Chapitre 4 Boucle de verrouillage de phase (PLL)

Prés requis

Equations reliant les phases et les fréquences instantanées :

( ) ( ) ( )
= ( )=2 ( ) ( )= =2

( ) ( ) ( )
= ( )=2 ( ) ( )= =2

Gain en boucle fermée

Si es faible alors ( )=

1
Chapitre 4 Boucle de verrouillage de phase (PLL)

La boucle de verrouillage de phase (PLL: Phase Locked Loops)

4.1. Introduction

Le principe de la PLL a été étudié en 1932, par Henri De Belliscise un ingénieur français afin
d’améliorer les conditions de réception des signaux radioélectriques noyés dans le bruit en
modulation d’amplitude.

4.2 Définitions

La boucle de verrouillage de phase est un système qui permet d’asservir la phase d’un
oscillateur local à celle d’un signal externe pris comme référence, est constituée
principalement de:

-un comparateur de phase (CP), qui fournit une tension de sortie Vd proportionnelle à la
différence des phases d’entrée.( = . )
– un filtre passe-bas. Le rôle de ce filtre est d’éliminer les fréquences ´élevées et de ne laisser
passer que la tension liée à la différence des phases. Ce filtre porte le nom de filtre de boucle
et détermine les plages de fréquences de capture de la boucle fermée.
-un oscillateur commandé en tension (V.C.O),(Voltage Controlled Oscillator), qui permet
d’obtenir des variations de la pulsation du signal de sortie  ( ) linéaires par rapport `a la
tension d’entrée.
- un diviseur de fréquence (souvent un compteur) inséré dans la boucle pour la synthèse de
fréquence (fractionnaire ou multiple).
φe(t) Δφ Comparateur de
KDΔφ
+ phase KD Filtre P-B
-
Vc(t)

Fosc(t)
Φosc(t)
VCO K’0=k0/2π

Fig5.1.Schéma de principe d’une boucle à verrouillage de phase

4.3 Principe de fonctionnement :

A la mise en marche de la PLL La valeur initiale de Φosc(t) est souvent égale à la fréquence
de l’oscillateur libre et par suite,  ( )≠  ( ), on dit que la PLL est déverrouillée.

2
Chapitre 4 Boucle de verrouillage de phase (PLL)

La différence de phase est détectée par le comparateur de phase induit une tension qui après
filtrage provoque un changement de fréquence de  ( ). Après quelques itérations les deux
phases sont synchrones ( ( ) =  ( ) )et la PLL est alors verrouillée.

ve (t) = ve sin (we t + e) vs (t) = vs sin (ws t + s)

 = (we t + e) - (ws t + s) = (we - ws) t + (e - s)

lorsque on a : w = w  −  = , alors, On dit que la PLL est verrouillée
4.4 Types de PLL

4.4.1 PLL analogique:

Le schéma de principe d’une PLL analogique est représenté dans la figure suivante

Ve(t)
Multiplieur k=0.1 VCO
Filtre P-B
Vosc(t) Vm Vc(t)

Il diffère de la PLL numérique par le circuit détecteur de phase qui est un simple circuit
multiplieur, représenté dans la figure ci-dessous
.
Ve (t)

Vosc (t)
X Vm(t)

( ) = A sin (w t +  )
( ) = B sin (w t +  )
Si la PLL est verrouillée, alors w = w et par suite la sortie du circuit multiplieur a pour
expression
K K
( )= A. B cos (w + w ) t +  +  + A. B. cos  − 
2 2

3
Chapitre 4 Boucle de verrouillage de phase (PLL)

A l’aide d’un filtre passe-bas, on élimine la composante we + ws . et par suite le terme restant est
cos  −  , qui est la tension de commande de l’oscillateur VCO.

Vc

Δϕ

π/2 π

L’évolution de la tension Vc en fonction de Δϕ est représentée sur la figure ci-dessus, Il est

claire que la tension de commande Vc peut être positive ou négative.
Autour du point la variation de Δϕ est linéaire pour Δϕ relativement petit

. cos  −  = cos(Δφ)

Si on pose Δφ = + ∆ alors . cos(Δφ) = cos +∆ = sin(∆ ) = ∆

Alors = ∆
Dans ce cas l’oscillateur peut être un oscillateur à haute fréquence (Hartley ou Colpitts)
auquel on ajoute une varicap.
Caractéristiques du VCO

Comme le montre la figure ci-dessous. La fréquence F0 obtenue à Vc=0 est appelée la

fréquence libre.

Et la fréquence de l’oscillateur
peut être déterminé à partir de la caractéristique de transfert fs en fonction de Vc. Elle est
donnée par la relation suivante :

4
Chapitre 4 Boucle de verrouillage de phase (PLL)

−
= +
−

4.4.2 PLL Numérique

Dans ce type de PLL le circuit détecteur de phase est un circuit numérique, plusieurs types de
circuit sont utilisés parmi lesquels nous étudions un circuit à base de portes logique XOR

4.4.2.1 Détecteur de phase de type 1 ou exclusif ‘XOR’

VDD étant la tension d’alimentation du circuit PLL

e1 E2 S
0 0 0
0 1 1
1 0 1
1 1 0
Le comparateur de phase détecte la différence

de phase des signaux d’entrée = −

Et fournit en sortie une tension directement proportionnelle à Δφ (Vd=Kd Δφ avec (Kd=

V/rad))

Calcul de la valeur moyenne de la tension de sortie

Δ = =2

= Δ = τ

〈 〉= ∫ =

Τ 0 T/4 T/2
Δφ 0 π/2 π
<Vd> 0 Kd π/2 Kd π

Noter bien que dans ce type de détecteur τ ne dépasse pas T/2 et par suite V =K π

5
Chapitre 4 Boucle de verrouillage de phase (PLL)

Plus le déphasage s’approche de π, plus la valeur moyenne s’approche de VDD.

Caractéristique du VCO (Voltage Controlled Oscillator)

Fig 5. 6. Schéma de principe d’un VCO ainsi que sa caractéristique de transfert

Le principe de fonctionnement du VCO est de délivrer un signal sinusoïdal ou carré de fréquence fosc
variant linéairement avec la tension appliquée ( ), il est régit par les équations suivantes :
: fréquence obtenue pour =0
: fréquence obtenue pour =
( )
: fréquence libre de l’oscillateur de la PLL, c’est la fréquence centrale définie par = ,

elle est obtenue pour =

′ ′
= + − en Hz en
′
= + − Avec =2

La fréquence de l’oscillateur varie de à lorsque la tension ( ) varie de 0 à

5 Les filtres passe-bas:

Il existe plusieurs type de filtre passe bas, parmi lesquels nous citons ;

5.1 Filtre passe bas RC du premier ordre

Sa fonction de transfert est donnée par :

= = , avec =

1+ 2 1+ 1
= = 1+( = , avec =( + ) =( )
2+ 1) 1+

On peut aussi selon le besoin utiliser des filtres actifs d’ordre supérieur à base
de circuits Sallen-key ou Rauch

6 Caractéristiques de la PLL

6
Chapitre 4 Boucle de verrouillage de phase (PLL)

6.1Plage de poursuite et plage de capture

En l’absence de signal à l’entrée de la boucle, ou si la fréquence du signal injectée est en

dehors de la plage de fonctionnement du VCO, la boucle est dite non verrouillée et fs = f0.
Maintenant appliquons un signal d’entrée de fréquence fe << fmin du VCO. Le VCO oscille à
la fréquence centrale f0.
Si on augmente la fréquence fe , à un certain moment fe = fCmin valeur appelée fréquence de
capture minimale, la PLL se verrouille et on aboutit au bout d’un temps bref (quelques ms en
général) à un état stable caractérisé par fs = fe. Si fe continue à augmenter, le verrouillage
reste (fe = fVCO ) jusqu’a la fréquence fe = fVH , à partir de fVH (fréquence de verrouillage
maximale ) le verrouillage s’interrompe et le VCO oscille à fO . Si fe croit encore, rien ne
change.
Si maintenant on fait décroître la fréquence fe >> fmax du VCO. Le VCO oscille toujours à la
fréquence centrale fo.

Si on diminue la fréquence fe, à un certain moment fe = fVCO=fCH valeur appelée fréquence

de capture maximale. la PLL se verrouille et on aboutit au bout d’un temps bref (quelques ms
en général) à un état stable caractérisé par fs = fe. Si fe continue à diminuer, le verrouillage
reste (fe = fVCO ) jusqu’a la fréquence fe = fVL , à partir de fVL (fréquence de verrouillage
minimale ) le verrouillage s’interrompe et le VCO oscille à fO . Si fe diminue encore, rien ne
change.
La plage de capture dépend de la fréquence de coupure du filtre passe bas.

.fs

fvmax

fcmax

.fvmin fcmin fo fcmax fvmax

fcmin
.PPc
fVmin
.PPv

7
Chapitre 4 Boucle de verrouillage de phase (PLL)

6.2Lexique : pour la plage de verrouillage, on utilise également les mots : plage de maintien,
plage de poursuite, tracking range et lock range. Pour la plage de capture, on utilise
également les mots : plage d'accrochage, capture range, acquisition range.

7 Etablissement des équations de la boucle PLL

Les grandeurs d’entrée sont la phase Φe(t) ou la fréquence instantanée fe(t), les grandeurs de sorties
peuvent être la phase Φosc(t) ou la fréquence de l’oscillateur fosc(t), la tension de commande du VCO
vc(t) ou la tension vd(t). Et par suite deux blocs peuvent être étudiés.

φe(t) KDΔφ
Δφ
+ Comparateur de phase KD
- R1 Vc(t)
C

2π/p VCO K’0=k0/2π

Φosc(t)
fosc(t)

( ) ( )
On sait que: ( )=2 ( )=2

Δφosc(p)
Entrée ∆ ( ) et la sortie ∆ ( ): Δφe(p) PLL en régime linéaire

Δfe(p) Δfosc(p)
∆ ( ) ( ) ( ) H1(p)
( )= = =
∆ ( ) ( ) ( )

Entrée ∆ ( ) et la sortie ∆ ( ):

∆ ( ) ( ) ( ) Δφe (p) PLL en régime linéaire H (p) ΔVC(p)

( )= = = 2
∆ ( ) ( ) ( )

Entrée ∆ ( ) et la sortie ∆ ( ):
2
∆ ( ) ( ) ( )
( )= = =2
∆ ( ) 1+2 ( )2 + ( )

Entrée ∆ ( ) et la sortie ∆ ( ):
∆ ( ) ( )
( )= =
∆ ( ) ( )

φe(t) KDΔφ
fe(t) Δφ
+ Comparateur de phase KD
- R1 Vc(t)
C

VCO K’0=k0/2π
Φosc(t) fosc(t)
8
 Chapitre 4 Boucle de verrouillage de phase (PLL)

8 Applications :

8.1Démodulation d’un signal FM

Remarque : lors que la PLL est verrouillée, elle est équivalente à un système linéaire, elle
travaille avec la variation de fréquence∆ ( ) = ( )− .
Le signal injecté à l’entrée est un signal modulé en fréquence par une information m(t)
ƒquand le VCO est verrouillé sur le signal d’entrée, la fréquence en sortie suit les variations
de fréquence à l’entrée, si la caractéristique du VCO est linéaire ,la tension de commande
vc(t) variera comme la fréquence, c’est-à-dire comme l’information m(t)
Dans le cas de démodulateur FM par circuit PLL on considère que l’entrée est fe(t) et la sortie
∆ ( )
est Vc(t) et par suite la fonction de transfert est ( )=
∆ ( )
K’ m(t)
φe(t) KDΔφ
fe(t) Δφ
+ Comparateur de phase KD
- R1 Vc(t)
fe(t)=f0+k m(t) C

VCO K’0=k0/2π
Φosc(t) fosc(t)

∆ ( ) ( ) ( )
( )= = =
∆ ( ) 1+2 ( )2 + ( )

∆ ( )
D’autre part on a :
∆ ( )
=

∆ ( ) ∆ ( ) ∆ ( )
( )= = .
∆ ( ) ∆ ( ) ∆ ( )

En remplaçant () et () dans () on obtient :

∆ ( ) ( ) 2 ( )
( )= = . =2
∆ ( ) + ( ) + ( )

Concluions :

9
Chapitre 4 Boucle de verrouillage de phase (PLL)

 Donc la fonction de transfert est d similaire à celle d’un filtre passe bas du premier
ordre de pulsation de coupure à -3db est égale = et par suite la fréquence
( = /2 ) définit la plage de capture de la PLL.
 Si l’ordre du filtre T(p) est n, alors H (p) est une fonction de transfert d’ordre n+1
(c’est l’ordre de la PLL)

Réponse de la boucle PLL du 1er ordre:

Dans ce cas ( ) = 1 et la fonction de transfert s’écrit

∆ ( )
( )= =2 qui peut être écrite sous la forme ( )= =
∆ ( )

avec =
Si on considère une variation de fréquence ( ) = ( − ) ( ) et par suite ( )=

2 2
∆ ( )=∆ ( ) ( )= =
+ ( + )

Don la réponse temporelle est définie par :∆ ( )=

( )

=?
( + )
En utilisant la méthode de décomposition en éléments simples

= + fe(t) Vc(t)
( + ) ( + )
( + )+ ( + )+ f0
+ = =
( + ) ( + ) ( + )
2π f0/k0
En identifiant ces deux relations on trouve

+ =0 =− =−
et par suite τ 2τ 3τ 4τ 5τ t
=1 =

Finalement ∆ ( )= −( )

Sachant que =1 −( )
=−

2
∆ ( )= (1 − )

Finalement ( )= +∆ ( )= + (1 − )

10
Chapitre 4 Boucle de verrouillage de phase (PLL)

Remarque le temps de réponse de la PLL est de 5 τ = (le temps d’établissement du

régime permanent) qui limite bien la fréquence d’utilisation de la PLL.

Démodulateur FM

On applique à l’entrée de la PLL un signal modulé en fréquence dont l’expression est

∆
S (t) = A cos φ (t) = A cos 2 + sin(2 )

Avec ( )= (2 )
Et par suite on a une variation de fréquence notée
∆ ( )=∆ (2 )= (2 )= ( )
On considère que la fonction de transfert du filtre est égale à l’unité (T(p)=1)
∆ ( )
= = =
∆ ( ) + +

Δfe(t)=Δf cos(2πfmt)
er
Δfosc(t)
PLL du 1 ordre
La variation de la fréquence et la phase instantanée du signal d'entré

( )= (2 )→ ( )= (2 )et = et par suite ∆ ( ) =

∆ ( )
= ⇒∆ ( ) = ∆ ( ). =
∆ ( ) + + + +

∆ ( )=
+ +
On sait que si on applique à un système linéaire de fonction de transfert H(p), un signal
d’entrée sinusoïdale d’amplitude A, on obtient à la sortie un signal de même nature et de
même fréquence, mais amplifié de A(ω) et déphasé de φ(ω) et par suite :
La variation de la fréquence instantanée du signal de sortie :
∆
∆ = (2 +∆ ) ∆ =−
1+

∆
De cette relation on peut déduire la tension ∆ ( ) :∆ ( ) = (2 +∆ )

La fréquence instantanée de l'oscillateur local 'écrit:

11
Chapitre 4 Boucle de verrouillage de phase (PLL)

∆
∆
= (2 +∆ ) ( )= + (2 +∆ )
2
1+ 1+

∆
Dans le cas où < ( )= + (2 + ∆ ), la sortie est proportionnelle

aux variations du signal message m(t) donc ce système est bien un circuit démodulateur FM
Synthétiseur de fréquence :

En associant un oscillateur à quartz à une boucle à verrouillage de phase il est possible de

générer une fréquence quelconque avec la même précision que celle de l'oscillateur à quartz.
Le circuit ainsi réalisé porte le nom de synthétiseur de fréquences, le schéma de principe d'un
synthétiseur de fréquence est donné sur la Fig

Signal de référence
Oscillateur
Comparateur Filtre passe-
à Quartz f0
÷M de phase bas

Vc(t)

.f2
Diviseur
fs
Programmable ÷N V.C.O
(N/M)fQ

Figure

Si la PLL est verrouillée, alors. f1= f2 , or f1=fQ/M et f2 =fs/N d’où : fs=(N/M). f0, et
par suite la fréquence fs est obtenue avec une précision égale à celle f0 du quartz

12