HHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHH PDF

Université Saad Dahleb de Blida
Faculté des Sciences

Département d’Informatique
Licence Génie des Systèmes Informatique (GSI)
Semestre 3 (2ème année)
CONCEPTION DE MACHINES DIGITALES
CHAPITRE II:
CIRCUITS COMBINATOIRES
Cours n°4-5: 20 Octobre 2013
AROUSSI Sana
Disponible sur https://sites.google.com/a/esi.dz/s-aroussi/

OBJECTIFS
 Apprendre la structure de quelques circuits
combinatoires souvent utilisés.
 Apprendre comment utiliser des circuits combinatoires

pour concevoir d’autres circuits plus complexes.
2
INTRODUCTION
 Les fonctions de sortie s’expriment selon des expressions logiques

des seules variables d’entrée.
3
PLAN DU CHAPITRE II
•Additionneur
Circuits •Soustracteur
•Multiplieur
arithmétiques •Diviseurs
• Comparaison
•UAL
Circuit •Multiplexeur
d’aiguillage •Démultiplexeur
Circuit de •Codeurs
•Décodeurs
transcodage •Transcodeurs
4
ADDITIONNEUR
 Un additionneur est un circuit capable de faire l’addition de deux
nombre de n bits. Une addition génère deux résultats : la somme et la
retenue
 Commençons par l’addition de deux bits Ai et Bi en entrée, avec en
sortie la somme Si et la retenue Ri.
Ai ( 1 bit) Si ( 1 bit)
Demi-Additionneur
Bi ( 1 bit) Ri ( 1 bit)
Rôle : Additionner Ai et Bi(Si = Ai + Bi) en conservant la retenue Ri
 Cela s’appelle le demi-additionneur, parce qu’il ne tient pas compte

de la retenue qui peut aussi arriver en entrée, provenant de calculs
précédents. 5
DEMI-ADDITIONNEUR
Demi-Additionneur
Rôle : Additionner Ai et Bi(Si = Ai + Bi) en conservant la retenue Ri
 La table de vérité  Le schéma du circuit
Ai
XOR Si
Bi
AND Ri
 Les équations Si = Ai Bi 6
Ri = Ai Bi,
ADDITIONNEUR COMPLET À UN BIT
 En binaire, lorsqu’on fait une addition, il faut tenir en

compte de la retenue entrante :
 L’additionneur complet à un bit permet de réaliser

l’addition de deux bits en tenant compte d’une retenue
7
Ri-1 en entrée.
Ri-1 ( 1 bit) Si ( 1 bit)
Ai ( 1 bit) Additionneur
Complet à un bit
Rôle : Additionner Ai et Bi en prenant en compte la retenue

d’entrée Ri-1 et en conservant la retenue de sortie Ri
 La table de vérité  Les équations
Si  Ai .Bi .Ri 1  Ai .Bi .R i 1  Ai .B i .R i 1  Ai .Bi .Ri 1

Si  Ai .( Bi .Ri 1  Bi .R i 1 )  Ai .( B i .R i 1  Bi .Ri 1 )
Si  Ai ( Bi  Ri 1 )  Ai .( Bi  Ri 1 )
Si  Ai  Bi  Ri 1
8
Complet à un bit

 La table de vérité  Les équations
Ri  Ai Bi Ri 1  Ai B i Ri 1  Ai Bi R i 1  Ai Bi Ri 1
Ri  Ri 1.( Ai .Bi  Ai .B i )  Ai Bi ( R i 1  i Ri 1 )
Ri  Ri 1.( Ai  Bi )  Ai Bi
9
Ri -1( 1 bit) Si ( 1 bit)
Complet à un bit

d’entrée Ri et en conservant la retenue de sortie Ri+1
 Le schéma
Ai
Bi
Si
Ri-1
Ri
10
ADDITIONNEUR COMPLET
Complet à un bit

 Exercice 1: Faire le circuit de l’additionneur complet à

un bit en utilisant deux demi-additionneurs
11
 Solution de l’exercice 1: Faire le circuit de l’additionneur complet
à un bit en utilisant deux demi-additionneurs
X et Y sont les sorties du

premier un demi
additionneur ayant comme
entrées A et B
Z et T sont les sorties du

deuxième additionneur
ayant comme entrées X et
Ri-1
12
 Exercice 1: Faire le circuit de l’additionneur complet à un bit en
utilisant deux demi-additionneurs
13
ADDITIONNEUR COMPLET À N BITS PAR PROPAGATION
DE LA RETENUE
A ( n bit) S ( n bit)
Additionneur
B ( n bit) Complet à n bits R ( 1 bit)
Rôle : Additionner A et B
14
ADDITIONNEUR COMPLET À N BITS PAR PROPAGATION
DE LA RETENUE
 En utilisant les additionneurs complets à un bit :
Bn An Rn-1 B3 A3 B2 A2 B 1 A1
R0= 0
ACn AC3 AC2 AC1
Rn Sn R3 S3 R2 S2 R1 S1
15
SOUSTRACTEUR À N BITS
 Exercice 2:
Faire le circuit du soustracteur à N bits
Sachant que: A-B = A + CA2 (B)
= A + CA1 (B) + 1
16
MULTIPLIEUR À 4 BITS
 Exercice 3:
Faire le circuit de multiplieur complet à 4 bits
17
COURS N°6-7: 27 OCTOBRE 2013
COMPARATEUR À UN BIT
Ai ( 1 bit) fi ( 1 bit)
Comparateur à un fe ( 1 bit)
bit
Bi ( 1 bit) fs ( 1 bit)
Rôle : Comparer entre deux bits (A et B):

fe : égalité ( A=B)
fi : inférieur ( A < B)
fs : supérieur (A > B)
 La table de vérité
A B fs fe fi
 Les équations
0 0 0 1 0 fs  A.B
0 1 0 0 1 fi  AB
1 0 1 0 0
fe  AB  AB  A  B  fs  fi
1 1 0 1 0
19
COMPARATEUR À UN BIT
Comparateur à un fe ( 1 bit)
bit
Rôle : Comparer entre deux bits (A et B):

fs  A.B
fi  AB
fe  AB  AB  A  B  fs  fi
A fs
fe
B fi
20
COMPARATEUR À 2 BITS
Comparateur à 2 fe ( 1 bit)
bit
Rôle : Comparer entre deux nombres à 2 bits (A et B):

 Exercice 4:
Réaliser un tel circuit en utilisant des minimum

de portes logiques.
21
A2 A1 B2 B1 fs fe fi
0 0 0 0 0 1 0
1. A=B si A2=B2 et
0 0 0 1 0 0 1
A1=B1
0 0 1 0 0 0 1
0 0 1 1 0 0 1 fe  ( A2  B2).( A1  B1)
0 1 0 0 1 0 0
0 1 0 1 0 1 0 2. A>B si A2 > B2 ou
0 1 1 0 0 0 1 (A2=B2 et A1>B1)
0 1 1 1 0 0 1
1 0 0 0 1 0 0
1 0 0 1 1 0 0 fs  A2.B2  ( A2  B2).( A1.B1)
1 0 1 0 0 1 0
1 0 1 1 0 0 1 3. A<B si A2 < B2 ou
1 1 0 0 1 0 0 (A2=B2 et A1<B1)
1 1 0 1 1 0 0 22
1 1 1 0 1 0 0
1 1 1 1 0 1 0
fi  A2.B2  ( A2  B2).( A122.B1)
Comparateur à 2 fe ( 1 bit)
bit
Rôle : Comparer entre deux nombres à 2 bits (A et B):

 Exercice 5:
Réaliser un tel circuit en utilisant des

comparateurs à 1 bit
23
a2 b2 a1 b1
Comparateur 1 bit Comparateur 1 bit
fs2 fe2 fi2 fs1 fe1 fi1
1. A=B si A2=B2 et A1=B1
fe  (A2  B2).(A1 B1)  fe2.fe1

2. A>B si A2 > B2 ou (A2=B2 et A1>B1)
fs  A2.B2  (A2  B2).(A1.B1)  fs2  fe2.fs1
3. A<B si A2 < B2 ou (A2=B2 et A1<B1)
fi  A2.B2  (A2  B2).(A1.B1)  fi2  fe2.fi1 24
a2 b2 a1 b1
Comparateur 1 bit Comparateur 1 bit
25
fs fe fi
COMPARATEUR AVEC DES ENTRÉES DE MISE
EN CASCADE
 On remarque que :
 Si A2 >B2 alors A > B
 Si A2<B2 alors A < B
 Par contre si A2=B2 alors il faut tenir en compte du résultat de la
comparaison des bits du poids faible.
 Pour cela, on rajoute au comparateur des entrées qui nous
indiquent le résultat de la comparaison précédente.

26
 Ces entrées sont appelées des entrées de mise en cascade.
COMPARATEUR À UN BIT AVEC DES ENTRÉES DE MISE
EN CASCADE
A B Es Eg Ei fs fe fi A B
A>B X X X 1 0 0
Comp Es ( >)
Eg ( =)
A<B X X X 0 0 1 Ei ( <)
fs fe fi
1 0 0 1 0 0
A=B 0 1 0 0 1 0
fs= (Ai>Bi) ou (Ai=Bi).Es
0 0 1 0 0 1
fi= ( Ai<Bi) ou (Ai=Bi).Ei
fe= (Ai=Bi).Eg 27
COMPARATEUR À DEUX BITS AVEC DES ENTRÉES DE MISE
EN CASCADE
 Exercice 6: Réaliser un comparateur à deux bits en

utilisant des comparateurs à un bit avec des entrées de
mise en cascade?
a2 b2 a1 b1
‘0’
Comp Comp
Es Es
Eg Eg ‘1’
Ei Ei
28
COMPARATEUR À N BITS AVEC DES ENTRÉES DE MISE EN
CASCADE
Bn An Bn-1 An-1 B1 A1
‘0’
Compn Esn
Compn-1 Comp1 ‘1’
Egn
fsn fen fin fsn-1fen-1fin-1 fs1 fe1 fi1
Ein
fs fe fi 29
CIRCUITS D'AIGUILLAGE
DÉFINITION
Multiplexeur Démultiplexeur
. sortie .
2n entrées entrée
. . 2n sorties
n commandes n commandes
Rôle : Aiguiller (ou sélectionner ) Rôle : Aiguiller (ou commuter)

une entrée parmi 2n vers une une entrée vers 2n sorties à
sortie à l’aide de n bits de l’aide de n bits de commandes30
commandes
MULTIPLEXEUR 2 BITS VERS 1
C0 S E1 E0
0 E0
C0 Mux 2 1
1 E1
S  C0 .E 0  C0 .E1
31
C1 C0 S
0 0 E0
E3 E2 E1 E0
0 1 E1 C0
C1 Mux 4 1
1 0 E2
1 1 E3
S
S  C1.C 0.( E 0)  C1.C 0.( E1)  C1.C 0.( E 2)  C1.C 0.( E3)
32
 Vérifier que le multiplexeur 41 peut aussi être obtenu

avec trois multiplexeurs 2 de la façon suivante :
C1 C0 S1 S2 S3 E3 E2 E1 E0
0 0 E0 E2 E0 C0 M1 M2
0 1 E1 E3 E1
S2 S1
C1 M3
1 0 E0 E2 E2
1 1 E1 E3 E3
33
APPLICATIONS DES MULTIPLEXEURS
 Conversion parallèle/série : aiguiller les informations
présentées en parallèle à l’entrée du MUX en des
informations de type série en sortie.
 „ Réalisation de fonctions logiques : toute fonction
logique de N variables est réalisable avec un multiplexeur
de 2N vers 1
34
 Exercice 7: Réaliser un additionneur complet à un bit

avec des multiplexeurs 8 bits vers 1.
Bi ( 1 bit) Additionneur
Complet à un bit
Ri-1 ( 1 bit) Ri ( 1 bit)
E7 E6 E5 E4 E3 E2 E1 E0
C0
C1 Mux 8 1
C2
S 35
C2 C1 C0 S
0 0 0 E0
0 0 1 E1
0 1 0 E2 E7 E6 E5 E4 E3 E2 E1 E0
C0
0 1 1 E3 C1 Mux 8 1
1 0 0 E4 C2
1 0 1 E5
1 1 0 E6
1 1 1 E7
S  C 2.C1.C 0.( E 0)  C 2.C1.C 0( E1)  C 2.C1.C 0( E 2)  C 2.C1.C 0( E 3) 

36
C 2.C1.C 0( E 4)  C 2.C1.C 0( E 5)  C 2.C1.C 0( E 6)  C 2.C1.C 0( E 7)
Ai Bi Ri-1 Si
0 0 0 0 E0
0 0 1 1 E1
0 1 0 1 E2
‘1’
0 1 1 0 E3
Si ‘0’
1 0 0 1 E4 E7 E6 E5 E4 E3 E2 E1 E0
Ri-1
1 0 1 0 E5 Bi Mux 8 1
Ai
1 1 0 0 E6
1 1 1 1 E7
C0 C1 C2
Si
S i  Ai .B i .R i 1 (0)  Ai .Bi .Ri 1 (1)  Ai .Bi .R i 1 (1)  Ai .Bi .Ri 1 (0)  Ai .B i .R i 1 (1)  Ai .B i .Ri 1 (0)
 Ai .Bi .R i 1 (0)  Ai .Bi .Ri 1 (1)
Ai Bi Ri-1 Ri
0 0 0 0 E0
0 0 1 0 E1
0 1 0 0 E2
‘1’
0 1 1 1 E3
Ri ‘0’
1 0 0 0 E4 E7 E6 E5 E4 E3 E2 E1 E0
Ri-1
1 0 1 1 E5 Bi Mux 8 1
Ai
1 1 0 1 E6
1 1 1 1 E7
C0 C1 C2
Ri
Ri  Ai B i R i 1 .(0)  Ai B i Ri 1 .(0)  Ai Bi R i 1 .(0)  Ai Bi Ri 1 .(1)  Ai B i R i 1 .(0)  Ai B i Ri 1 .(1)

 Ai Bi R i 1 .(1)  Ai Bi Ri 1 .(1)
DÉMULTIPLEXEUR
 Le démultiplexeur joue le rôle inverse d’un multiplexeur.

Il permet de faire passer une information dans l’une des
sorties selon les valeurs des entrées de commandes.
E1 S1
E2 S E S2
. MUX DEMUX .
. . .
.
. . . .
.
E 2n S2n
39
DÉMULTIPLEXEUR 4 BITS VERS 1
C1 C0 S3 S2 S1 S0
C0 DEMUX 1 4
C1
S3 S2 S1 S0
0 0 0 0 0 E
0 1 0 0 E 0
1 0 0 E 0 0 S 0  C1.C 0.( E )
1 1 E 0 0 0
S1  C1.C 0.( E )
S 2  C1.C 0.( E )
S 3  C1.C 0.( E ) 40
CIRCUIT DE TRANSCODAGE
DÉFINITION
 Un circuit de transcodage transforme une information

présente en entrée sous une forme donnée (code 1) en la
même information présente en sous une forme différente
(code 2).
Code 1 Code 2
Circuit de
Transcodage
41
CIRCUIT DE TRANSCODAGE
TYPES
42
CODEUR BINAIRE
 Le codeur (ou encodeur) binaire (ou élémentaire) possède

2n entrées dont une seule est activée à la fois. Il fournit en
sortie le numéro de l’entrée active (sur n bit).
 Exemple 1 : Codeur élémentaire à 2 bits
E0
E3 E2 E1 E0 S1 S0
COD 4 2
1 0 0 0 1 1 E1 S1
0 1 0 0 1 0
E2 S0
0 0 1 0 0 1
0 0 0 1 0 0 E3
43
CODEUR PRIORITAIRE
 Pour éviter les conflits, les codeurs fixent généralement
de priorité parmi les entrées. La priorité est
habituellement donnée au bit de poids le plus élevé
 Exemple 2 : Codeur prioritaire à 2 bits.
E3 E2 E1 E0 S1 S0 E0
COD-P 4 2
1 X X X 1 1
E1 S1
0 1 X X 1 0
0 0 1 X 0 1 E2 S0
0 0 0 1 0 0
E3
44
DÉCODEUR
 Le décodeur possède n entrées et 2n sorties dont une
seule sortie est activée à la fois. Il est souvent doté d’une
entrée de validation « V » qui sert à valider son
fonctionnement.
 Exemple 1 : Décodeur binaire (ou élémentaire) à 2 bits qui
active la sortie correspond au numéro de l’entrée.
S0
V E1 E0 S3 S2 S1 S0
DEC 2 4
0 X X 0 0 0 0 E1 S1
1 0 0 0 0 0 1
E0 S2
1 0 1 0 0 1 0
1 1 0 0 1 0 0 S3 45
1 1 1 1 0 0 0
V
DÉCODEUR 2  4
 Exemple 1 : Décodeur binaire (ou élémentaire) à 2 bits qui
active la sortie correspond au numéro de l’entrée.
S0
V E1 E0 S3 S2 S1 S0
DEC 2 4
0 X X 0 0 0 0 E1 S1
1 0 0 0 0 0 1
E0 S2
1 0 1 0 0 1 0
1 1 0 0 1 0 0 S3
1 1 1 1 0 0 0
V
S 0  ( E1.E0 ).V
S1  ( E1.E0 ).V
S 2  ( E1.E0 ).V 46
S 3  ( E1.E0 ).V
DÉCODEUR 3  8
S0
E0 S1
S2
E1 S3
S4
V E2 E1 E0 S0 S1 S2 S3 S4 S5 S6 S7 E2 S5
S6
0 X X X 0 0 0 0 0 0 0 0 S7
1 0 0 0 1 0 0 0 0 0 0 0 V
1 0 0 1 0 1 0 0 0 0 0 0
S 0  V ( E2 .E1.E0 )
1 0 1 0 0 0 1 0 0 0 0 0
S1  V ( E2 .E1.E0 )
1 0 1 1 0 0 0 1 0 0 0 0 S 2  V ( E2 .E1.E0 )
1 1 0 0 0 0 0 0 1 0 0 0 S 3  V ( E2 .E1.E0 )
1 1 0 1 0 0 0 0 0 1 0 0 S 4  V ( E2 .E1.E0 )
1 1 1 0 0 0 0 0 0 0 1 0 S 5  V ( E2 .E1.E0 )
1 1 1 1 0 0 0 0 0 0 0 1 S 6  V ( E2 .E1.E0 )
47
S 7  V ( E2 .E1.E0 )
DÉCODEUR 4  16
ACCROISSEMENT DE CAPACITÉ PAR ASSOCIATION DE CIRCUITS
 Exercice 8 : Réaliser un décodeur binaire à 4 bits en utilisant des

décodeur à 2 bits.
S0
E0 S1
E1 .
E2 .
E3 .
S15
48
V E3 E2 E1 E0 Sortie Activé
0 X X X X Aucune
1 0 0 0 0 S0
1 0 0 0 1 S1
1er décodeur
1 0 0 1 0 S2
1 0 0 1 1 S3
5ème
décodeur 1 0 1 0 0 S4
pour 1 0 1 0 1 S5
sélectionner 2ème décodeur
un des 1 0 1 1 0 S6
quatre 1 0 1 1 1 S7
décodeurs 1 1 0 0 0 S8
1 1 0 0 1 S9
3ème décodeur
1 1 0 1 0 S10
1 1 0 1 1 S11
1 1 1 0 0 S12
1 1 1 0 1 S13
4ème décodeur 49
1 1 1 1 0 S14
1 1 1 1 1 S15
DÉCODEUR 4  16

E2 E3
V Sélectionner un des 4 décodeurs

V0 V1 V2 V3
E1 E0 E1 E0 E1 E0 E1 E0
50
S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 S10 S11 S12 S13 S14 S15
DÉCODEUR 4  16

S0
E0 S1
E1 .
E2 .
E3 .
S15
51
V E3 E2 E1 E0 Sortie Activé
0 X X X X Aucune
1 0 0 0 0 S0
1 0 0 0 1 S1
1 0 0 1 0 S2
1 0 0 1 1 S3
Le bit E3 1er décodeur
1 0 1 0 0 S4
sélectionne
les sorties 1 0 1 0 1 S5
de décodeur 1 0 1 1 0 S6
qui doit être
1 0 1 1 1 S7
actif
1 1 0 0 0 S8
1 1 0 0 1 S9
1 1 0 1 0 S10
1 1 0 1 1 S11
2ème décodeur
1 1 1 0 0 S12
1 1 1 0 1 S13
52
1 1 1 1 0 S14
1 1 1 1 1 S15
DÉCODEUR 4  16

 Solution: deux décodeurs traitent en parallèle les bits E2, E1, E0.
Le bit E3 sélectionne les sorties de décodeur qui doit être actif
E3
E2 E1 E0 E2 E1 E0
S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 S10 S11 S12 S13 S14 S15 53

COURS N°8-9: 3 NOVEMBRE 2013
APPLICATIONS DES DÉCODEURS
U.A.L
 Un décodeur est un dispositif essentiel à l’entrée de
l’Unité Logique et Arithmétique (UAL) du processeur.
 Exemple d’une version simplifiée d’UAL à un bit:

Cette UAL possède deux entrées (A, B) à un bit sur
lesquelles quatre opérations sont faites:
 NON A,
 A ET B,
 A OU B
55
 A + B (addition arithmétique).
A B U.A.L
Non A
NOT
ET
A et B
ET
ET
S
OU
OU A ou B
ET
A+B
D-A
ET
S0 S1 S2 S3
Décodeur 56
C0 C1
MÉMOIRE PRINCIPALE
 Un décodeur est un dispositif essentiel à l’entrée de la
mémoire principale.
Mémoire Principale
2n sorties N° ligne Contenu
0 23
n entrées
1 21
2 12
Décodeur
d’adresse
. .
. .
.
Bus
2n-1 28
2n 31
Sélectionner 57
un mot
mémoire
MÉMOIRE PRINCIPALE
 Exemple: Sélectionner une cellule (colonne) [L, C] de la
mémoire principale.
0
1
2
Décodeur
. .
(L)2
. .
. .
2n-1
(1) 2n
Sélectionner
la ligne (2)
(C)2 Multiplexeur Sélectionner58
la colonne
TRANSCODEUR
 Un transcodeur est un dispositif qui permet de faire
passer une information écrite dans le code C1 à un autre
Code C2.
 Les deux importantes applications de transcodeurs sont:
 la conversion de code
 l’affichage par segment 59

TRANSCODEUR BCD/XS3
 Exercice 10: Réaliser un transcodage du code BCD vers

le code à excès de trois (SX3(N) = BCD(N) + 3). Les
nombres d’entrée et de sortie sont exprimés sur 4 bits, et
ce transcodeur pourra convertir tous les chiffres de 0 à 9.
60
TRANSCODEUR BCD/XS3
Chiffre Entrées (BCD) Sorties [XS 3]
converti E3 E2 E1 E0 S3 S2 S1 S0
0 0 0 0 0 0 0 1 1
1 0 0 0 1 0 1 0 0
2 0 0 1 0 0 1 0 1
3 0 0 1 1 0 1 1 0
4 0 1 0 0 0 1 1 1
5 0 1 0 1 1 0 0 0
6 0 1 1 0 1 0 0 1
7 0 1 1 1 1 0 1 0
8 1 0 0 0 1 0 1 1
9 1 0 0 1 1 1 0 0
- 1 0 1 0 x x x x
- 1 0 1 1 x x x x
- 1 1 0 0 x x x x
- 1 1 0 1 x x x x 61
- 1 1 1 0 x x x x
- 1 1 1 1 x x x x
TRANSCODEUR BCD/XS3
E1 E0 00 01 11 10 E1 E0 00 01 11 10
E3 E2 E3 E2
00 0 0 0 0 00 0 1 1 1
01 0 1 1 1 01 1 0 0 0
11 X X X X 11 X X X X
10 1 1 X X 10 0 1 X X
S3 = E3 + E2 E0 + E2 E1
S2 = E2 E1 E0 + E2 E0 + E2 E1
E1 E0 00 01 11 10 E 1 E0 00 01 11 10
E3 E2 E3 E2
00 1 0 1 0 00 1 0 0 1
01 1 0 1 0 01 1 0 0 1
11 X X X X 11 X X X X
10 1 0 X X 10 1 0 X X 62
S1 = E1 E0 + E1 E0 = E1  E0 S0 = E0
TRANSCODEUR HEXA/7 SEGMENTS
 Exercice 11: Les 16 chiffres 0-9 et A-F sont affichés au moyen d’un
dispositif appelé afficheur à 7 segments. Cet afficheur est un ensemble
de diodes électroluminescentes (D.E.L) disposés comme le montre la
figure suivante:
S0
S0
S1 S6
S1
E0 S2 S5
E1 Hexa/7 Segments S3
E2 S4
E3 S5 S2 S4
S6
S3
63
TRANSCODEUR HEXA/7 SEGMENTS
S0
S0
S1 S6
S1
E0 S2 S5
E1 Hexa/7 Segments S3
E2 S4
E3 S5 S2 S4
S6
S3
64
AFFICHEUR 7 SEGMENTS
Chiffre Entrées Sorties
converti E3 E2 E1 E0 S6 S5 S4 S3 S2 S1 S0
0 0 0 0 0 1 0 1 1 1 1 1
1 0 0 0 1 1 0 1 0 0 0 0
2 0 0 1 0 1 1 0 1 1 0 1
3 0 0 1 1 1 1 1 1 0 0 1
4 0 1 0 0 1 1 1 0 0 1 0
5 0 1 0 1 0 1 1 1 0 1 1
6 0 1 1 0 0 1 1 1 1 1 1
7 0 1 1 1 1 0 1 0 0 0 1
8 1 0 0 0 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 1 0 1 1
A 1 0 1 0 1 1 1 0 1 1 1
B 1 0 1 1 0 1 1 1 1 1 0
C 1 1 0 0 0 0 0 1 1 1 1
D 1 1 0 1 1 1 1 1 1 0 0 65
E 1 1 1 0 0 1 0 1 1 1 1
F 1 1 1 1 0 1 0 0 1 1 1
EXERCICES
 Exercice 12: En utilisant uniquement des additionneurs
complets à un bit, faire le schéma du circuit C de la figure
suivante qui permet de déterminer le nombre (S2 S1 S0)2
de bits à « 1 » de l’information (I5 .... I0) en entrée
I5 I4 I3 I2 I1 I0
S2 S1 S0 66
EXERCICES
 Exercice 13: On veut afficher le résultat de la
comparaison de deux nombre binaire A (4 bits) et B (4 bits)
avec un afficher 7 segment. Étudier le circuit qui permet de
rendre lumineux les segments de façon à écrire
S0 S0
S1 S1 S1
S5 S5
Si A > B Si A = B Si A < B
S4 S2 S2
67
S3 S3
EXERCICES
 Exercice 14: En se basant sur l’algorithme et les exemples donnés
en fin d’exercice, proposer à base d’un minimum de circuits
combinatoires et de portes logiques, le schéma de réalisation d’une
additionneur de deux nombres positifs A (4 bits) et B (4 bits) exprimés
en code BCD (Binary Coded Decimal).
68
EXERCICES
 Exercice 14: En se basant sur l’algorithme et les exemples donnés
en fin d’exercice, proposer à base d’un minimum de circuits
combinatoires et de portes logiques, le schéma de réalisation d’une
additionneur de deux nombres positifs A (4 bits) et B (4 bits) exprimés
en code BCD (Binary Coded Decimal).
69
SOURCES DE CE COURS
 Cours d’Architecture des ordinateurs, École nationale Supérieure d’Informatique
(ESI), Alger, Année universitaire 2011/2012.
 Michel Jézéquel, Cours 2 « Circuits combinatoires », 2009. Disponible sur
public.enst-bretagne.fr/~douillar/ELP304/Cours2.pdf
 Partie 3: logique Combinatoire . Disponible sur ensa-mecatronique.e-
monsite.com/medias/files/cours-elec-num-3.pdf
 Cours 4 : Circuits combinatoires. Disponible sur http://www.ief.u-
psud.fr/~roger/Enseigne/DUT_S2_Info_Instrum/09_C4_Logique_combinatoire.pdf
 Pierre Audibert, VII- Circuits combinatoires élémentaires, disponible sur
http://www.ai.univ-paris8.fr/~audibert/ens/7-CIRCUITS%20COMBINATOIRES.pdf
 Pierre Marchand, Unité 4: Logique combinatoire, 2001,

70
www.ift.ulaval.ca/~marchand/ift17583/Acetates/17583-Acetates04.pdf‎.

HHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHH PDF

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

HHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHH PDF

Transféré par

Droits d'auteur :

Formats disponibles

Université Saad Dahleb de Blida

Faculté des Sciences

CONCEPTION DE MACHINES DIGITALES

Disponible sur https://sites.google.com/a/esi.dz/s-aroussi/

 Apprendre la structure de quelques circuits

combinatoires souvent utilisés.

 Apprendre comment utiliser des circuits combinatoires

 Les fonctions de sortie s’expriment selon des expressions logiques

Rôle : Additionner Ai et Bi(Si = Ai + Bi) en conservant la retenue Ri

 Cela s’appelle le demi-additionneur, parce qu’il ne tient pas compte

Rôle : Additionner Ai et Bi(Si = Ai + Bi) en conservant la retenue Ri

 La table de vérité  Le schéma du circuit

 En binaire, lorsqu’on fait une addition, il faut tenir en

 L’additionneur complet à un bit permet de réaliser

Rôle : Additionner Ai et Bi en prenant en compte la retenue

 La table de vérité  Les équations

Si  Ai .Bi .Ri 1  Ai .Bi .R i 1  Ai .B i .R i 1  Ai .Bi .Ri 1

Rôle : Additionner Ai et Bi en prenant en compte la retenue

 La table de vérité  Les équations

Rôle : Additionner Ai et Bi en prenant en compte la retenue

Rôle : Additionner Ai et Bi en prenant en compte la retenue

 Exercice 1: Faire le circuit de l’additionneur complet à

X et Y sont les sorties du

Z et T sont les sorties du

 En utilisant les additionneurs complets à un bit :

ACn AC3 AC2 AC1

Faire le circuit du soustracteur à N bits

Sachant que: A-B = A + CA2 (B)

Faire le circuit de multiplieur complet à 4 bits

Rôle : Comparer entre deux bits (A et B):

Rôle : Comparer entre deux bits (A et B):

Rôle : Comparer entre deux nombres à 2 bits (A et B):

Réaliser un tel circuit en utilisant des minimum

Rôle : Comparer entre deux nombres à 2 bits (A et B):

Réaliser un tel circuit en utilisant des

Comparateur 1 bit Comparateur 1 bit

fs2 fe2 fi2 fs1 fe1 fi1

1. A=B si A2=B2 et A1=B1

fe  (A2  B2).(A1 B1)  fe2.fe1

Comparateur 1 bit Comparateur 1 bit

fs2 fe2 fi2 fs1 fe1 fi1

 Si A2 >B2 alors A > B

 Si A2<B2 alors A < B

 Par contre si A2=B2 alors il faut tenir en compte du résultat de la

comparaison des bits du poids faible.

 Pour cela, on rajoute au comparateur des entrées qui nous

indiquent le résultat de la comparaison précédente.

 Exercice 6: Réaliser un comparateur à deux bits en

Rôle : Aiguiller (ou sélectionner ) Rôle : Aiguiller (ou commuter)

 Vérifier que le multiplexeur 41 peut aussi être obtenu

 Conversion parallèle/série : aiguiller les informations

présentées en parallèle à l’entrée du MUX en des

informations de type série en sortie.

 „ Réalisation de fonctions logiques : toute fonction

logique de N variables est réalisable avec un multiplexeur

 Exercice 7: Réaliser un additionneur complet à un bit

S  C 2.C1.C 0.( E 0)  C 2.C1.C 0( E1)  C 2.C1.C 0( E 2)  C 2.C1.C 0( E 3) 

Ri  Ai B i R i 1 .(0)  Ai B i Ri 1 .(0)  Ai Bi R i 1 .(0)  Ai Bi Ri 1 .(1)  Ai B i R i 1 .(0)  Ai B i Ri 1 .(1)

 Le démultiplexeur joue le rôle inverse d’un multiplexeur.

 Un circuit de transcodage transforme une information

 Le codeur (ou encodeur) binaire (ou élémentaire) possède

 Exemple 2 : Codeur prioritaire à 2 bits.

 Exercice 8 : Réaliser un décodeur binaire à 4 bits en utilisant des