Université de Gabès TP2 Systèmes Logiques 

: Classes : 1ère année

FACULTE DES SCIENCES Les circuits combinatoires A.U. : 2019-2020
DE GABES Responsable de TP  : Hanen Rhayma

1. Demi-Additionneur

Soit le circuit combinatoire de demi -additionneur suivant :

 Le circuit réalise la somme arithmétique de deux nombres A et B chacun sur un

bit.
 A la sotie on va avoir la somme S et la retenu R.

A S

DA
B R

a. Donner la table de vérité du circuit ci-dessus.

b. Donner les expressions de S et R.
c. Schématiser le logigramme du circuit.
2. Additionneur complet 1 bit:
• L’additionneur complet un bit possède 3 entrées :
– ai : le premier nombre sur un bit.
– bi : le deuxième nombre sur un bit. ai Si
– ri-1 : la retenue entrante sur un bit.
bi
• Il possède deux sorties : DA
ri-1 Ri
– Si : la somme
– Ri : la retenue sortante
a. Donner la table de vérité du circuit.
b. Donner les expressions de Si et Ri.
c. Simplifier les expressions de Si et Ri et schématiser le logigramme du circuit.
 3. Le Multiplexeur:

Un multiplexeur est un circuit combinatoire qui permet de sélectionner une information

(1 bit) parmi 2 n valeurs en entrée.

• Il possède :

– 2n entrées d’information

– Une seule sortie

– N entrées de sélection (commandes)

Exemple :

Multiplexeur à 4 entrées, aussi appelé multiplexeur 4 vers 1. Ce multiplexeur dispose de:

 4 entrées de donnée E0, E1, E2 et E3

 2 entrées d’adresse A0 et A1
 1 sortie S
 1 entrée de validation V

Soit :

S=E0 si A0=0 et A1=0 et V=1

S=E1 si A0=1 et A1=0 et V=1

S=E2 si A0=0 et A1=1 et V=1

S=E3 si A0=1 et A1=1 et V=1

a. Donner la table de vérité de ce multiplexeur

b. Donner l’expression de S.
c. Schématiser le logigramme du circuit.
4. Demultiplexeurs

• Il joue le rôle inverse d’un multiplexeurs, il permet de faire passer une information dans
l’une des sorties selon les valeurs des entrées de commandes.

• Il possède :

– une seule entrée

– 2 n sorties

– N entrées de sélection (commandes)

Exemple :

Démultiplexeur 1 vers 4. Ce démultiplexeur dispose de:

 1 entrée de donnée E
 4 sorties S0, S1, S2 et S3
 2 entrées d’adresse A0 et A1
 1 entrée de validation V

Soit :

S0=E si A0=0 et A1=0 et V=1

S1=E si A0=1 et A1=0 et V=1

S2=E si A0=0 et A1=1 et V=1

S3=E si A0=1 et A1=1 et V=1

a. Donner la table de vérité de ce démultiplexeur.

b. Donner les expressions des différentes sorties.