Compte rendu n° 2:

Bascule JK

Réalisé par : Encadré par :

 Ait moussa Fatima  M. Mohammed Rafik
 Bhirta Mouad
 Dayif Mohammed
Sommaire :
OBJECTIF …………………………………………………………….3

I : description du circuit …………………………………………..4

1-le circuit 74LS73
2-L’étude d’une bascule JK

II-Partie pratique ……………………………………………………5

1-circuit interne
2-Table de vérité de la bascule JK
3-montage sur la carte ELVIS I++
4- La vérification

CONCLUSION…………………… ……….………………………..7

1
LISTE DE FIGURES :

Figure1 : circuit intégré 74LS73

Figure2 : table de vérité et équation de sortie

Figure3 : circuit interne

Figure4 : table de vérité sur le datasheet

Figure5: circuit réalisé sur la carte électronique

Figure6 : résultats sur l’ordinateur

2
Objectif :
Dans ce TP en veut vérifier la table de vérité du bascule synchrone JK en utilisant la
carte électronique ELVIS I++.

Dans les manipulations ci-dessous on a utilisé le circuit de référence 74LS73A qui

est un circuit de technologie TTL qui contient deux bascules JK.

On commence par l’alimentation de la bascule 1 par 5V et on relie la broche GND par la

masse

Après on réalise le montage de la bascule, puis on assure l’alimentation de la carte et la

connexion avec l’ordinateur pour qu’on puisse étudier notre circuit par le changement des
valeurs logiques des entrées et l’affichage de la sortie correspondante.

3
I : description du circuit :
1-le circuit 74LS73 :
Le circuit de référence 74LS73 contient deux bascules J-K indépendantes à déclenchement
sur front négatif avec des sorties complémentaires. Le J et K données sont traitées par les
bascules sur le front descendant de l’impulsion de l'horloge. Le déclenchement de l'horloge se
produit à une tension niveau et n'est pas directement lié au temps de transition du front
descendant de l'impulsion d'horloge. Les données sur le J et K entrées sont autorisées à
changer pendant que l'horloge est HAUTE ou LOW sans affecter les sorties tant que la
configuration et les temps d'attente ne sont pas violés. Un faible niveau logique en clair
l'entrée réinitialisera les sorties quels que soient les niveaux des autres entrées.

Figure1 : circuit intégré 74LS73

2-L’étude d’une bascule JK :

Contrairement à la bascule RS, la condition J=K=1, ne donne pas lieu à une condition indéterminée,
mais par contre la bascule passe à l’état opposé

Figure2 : table de vérité et équation de sortie

4
II-Partie pratique :
1-circuit interne :

Figure3 : circuit interne

Dans ce TP on s’intéresse à la première bascule

2-Table de vérité de la bascule JK :

Figure4 : table de vérité sur le datasheet

-H = niveau logique ÉLEVÉ
-L = niveau logique BAS
-X = Niveau logique BAS ou HAUT
-Q0 = Le niveau logique de sortie avant que les conditions
d'entrée indiquées ne soient établi.
-Toggle = Chaque sortie passe au complément de son
niveau précédent sur chaque front descendant de
l'impulsion d'horloge

5
3-montage sur la carte ELVIS I++ :
 Les entrées :

J1 K CLR / CLK
DIO 0 DIO 2 DIO 1 DIO 4
 Les sorties :

-On a utilisé l’affichage de la sortie sue l’ordinateur en utilisant les sorties qui suit :

Q1 Q1 /
DIO 13 DIO 14

-On a utilisé aussi les LEDs qui sont sur la carte électronique ELVIS I++ on reliant la
Sortie Q1 avec la LED1 et la sortie Q1/ sur la LED2

Figure5: circuit réalisé sur la carte électronique

6
4- La vérification :

On varie la valeur des entrées selon la table de vérité de la bascule JK on les mettant soit sur 0
ou sur 1 et on trouve les même résultats pour les sorties on les comparant avec les sorties qui
sont indiquées dans la table de vérité.

Figure6 : résultats sur l’ordinateur

CONCLUSION :
Ce TP était une opportunité pour assurer ce qu’on a déjà fait dans la théorie des bascules
synchrone JK, tout en observant la valeur de sortie on variant les entées logiques. La chose
qui nous permet de bien vérifier la table de vérité de ce circuit.