Seconde MPI

TP6

fiche de TP

Les portes logiques

1. Introduction aux oprateurs logiques
Consulter le site : http://www.ac-grenoble.fr/webcurie/pedagogie/physique/mpi/projet/portlog.htm
(lire les 1,2 et le dbut du 4)

2. Etude dun oprateur logique : linverseur

a. Schma On utilise pour cette tude une petite partie de la maquette cicontre qui est construite autour dun hexainverseur (=6 inverseurs )intgr 4049. Nous allons utiliser un seul inverseur, celui de gauche au bas de la maquette. Noter tout dabord quil est protg par une rsistance de 100 k pour limiter lintensit qui le traverse (il ne peut dissiper quune puissance de 100 mW) Alimenter la maquette sous une tension E = 15V (la tension dalimentation doit tre comprise entre 3 et 18 V). b. Etablissement de la table de vrit

b.1. Etude des tensions Brancher 2 voltmtres pour mesurer les tensions dentre Ue et de sortie Us de linverseur. Ue = 0 (relier lentre de linverseur la borne marque 0 , . Ue = E (relier lentre de linverseur la borne marque 1 , . b.2. Table de vrit Complter la table de vrit ci-dessous : e s Us Us

Seconde MPI

TP6

fiche de TP

Parmi les fonctions logiques proposes ( OU, NON, ET, ..) , quelle est celle ralise par loprateur que vous venez dtudier ? c. Caractristique de transfert c.1. Manipulation Rajouter un gnrateur de tension rglable (attention aux compatibilits de bornes avec lalimentation prcdente) Faire vrifier le montage avant de mettre le gnrateur de tension rglable sous tension. Faire varier la tension dentre Ue de 0 E (ne pas dpasser E = 15 V) et relever la tension de sortie Us. c.2. Rsultats Noter les rsultats dans un tableau et tracer la courbe Us = f (Ue) Pour quelle valeur de Ue y a-t-il basculement ? Visualiser avec une des diodes (protges par 470 ) ltat de la sortie lorsque Ue varie.

3. Synthse
a. Documents possibles consulter http://mpimichelet.free.fr/portes-logiques.html http://www.univ-lemans.fr/enseignements/physique/02/electro/portes.html http://ecolemontaigne.fr/enseignements/mpi/exercices/t_plogiq/p_logiq.htm
http://www.acrennes.fr/pedagogie/scphys/respeda/lyceegen/2nde/mpi_html/t_plogiq/p_logiq.htmhttp://eduscol.education.

fr/D0030/c0progdf.htm Progression D
Logique ( voir un peu de thorie ).

Fonctions logiques et portes logiques

Faire une synthse sur les portes logiques en essayant de dfinir ce quest une porte logique et en intgrant dans le texte que vous rdigerez les mots ou expressions : variable logique fonction logique oprateur logique porte logique - table de vrit.

b.

Travail demand :

Le texte sera crit avec vos propres phrases (donc ne pas recopier des phrases toutes faites). Le texte devra contenir 10 lignes minimum.

A la suite de ce texte vous ferez apparatre les noms et symboles, ainsi que leur table de vrit, des principales portes logiques ( soit 7). Pour cette partie , les lments graphiques peuvent tre imports partir des documents consults. Lensemble de votre travail ne devra pas dpasser une feuille recto-verso. Vous linsrerez dans votre site dans la partie sciences .

c.

Test

Pour vrifier .http://www.ac-orleans-tours.fr/physique/espely.htm

Seconde MPI

TP6

fiche de TP

4. Portes logiques 2 entres

a. Prsentation des portes logiques de la srie CMOS 4000
14 2 V+ 13 2 12 2 11 2 10 2 9 2 8

Les portes logiques de la famille CMOS 4000 sont des circuits intgrs 14 pattes. Un petit ergot permet un reprage correct des pattes. Dans toute la famille CMOS 4000, lalimentation doit tre comprise entre 3 et 18 V. Cette alimentation se fait toujours entre les pattes 7 (0V) et 14 (Vcc).

0V

3 1 2 4 5 6 7 Le circuit ci-contre comporte 4 portes logiques 2 2 2 2 2 2 2 entres et une sortie. Par exemple, les pattes 12 et 13 constituent les entres correspondantes la sortie 11.

Vous disposez de plusieurs circuits intgrs qui sont des portes logiques appartenant la famille CMOS 4000. Ils portent les numros : 4001 4011 4070 4071 4081 Lobjectif de la sance est dtablir leur table de vrit laide du montage dcrit ci-dessous et didentifier chaque porte en comparant sa table de vrit obtenue avec la base de donnes de la 1re sance.

b.

Objectif

Le montage sera aliment sous une tension de +15 V. On rservera sur la plaquette dessai P60 une ligne +15 V et une ligne 0 V. Chaque entre sera protge par une rsistance de 100 k. Ltat de la sortie sera donn par une diode protge par une rsistance de 470 . Exemple pour la porte : entres 13 et 12 - sortie 11 Ligne + 15 V

c.

Montage

100 k 100 k

14 2 V+

13 2

12 2

11 2

10 2

9 2

0V 1 2 2 2 3 2 4 2 5 2 6 2 7

Ligne 0 V

Seconde MPI

TP6

fiche de TP

Faire vrifier imprativement le montage avant de le mettre sous tension (au risque de dtriorer le circuit intgr). Ensuite, il suffira de changer seulement le circuit intgr, en prenant la prcaution de couper lalimentation lors du changement.

d.

Travail crit demand

Donner la table de vrit exprimentale pour chaque circuit intgr en indiquant son numro. En dduire la fonction logique associe et donner le symbole de la porte correspondante.

5. Association de portes logiques

A partir de la table de vrit de chaque porte logique, tablir celle des associations ci-dessous et donner de la fonction logique correspondante Vrifier chaque rsultat en utilisant le logiciel Crocodile Physics .

&

1 & & 1 1

& & &

& & & & 1

1 1 1 1