Académique Documents
Professionnel Documents
Culture Documents
Chapitre 5
Chapitre 5
Chapitre II:
IV.1. Introduction:
Dans les circuits combinatoires, l'état de la sortie ne dépend que de l'état présent des
entrées.
Dans les circuits séquentiels, l'état de la sortie dépend, en plus de l'état présent des entrées,
de l'état précédent de la sortie, ce qui veut dire qu'il faut intervenir le temps.
Si X n1 est la sortie d'un circuit séquentiel d'entrées e0, …, ep-1 à l'instant tn-1
R
Q
RS
S
Q
44
Mm0
ZARAI Omar- Belgacem LEILA-ISET Mahdia 2022/2023
Systèmes Logiques2
Soient:
Qn Q(t n ) : L'état de la sortie Q avant de mettre R et S
Qn1 Q(tn1 ) : L'état de la sortie Q après avoir mis R et S
R S Qn+1
0 0 Qn Conservation de l'état des sorties
0 1 1 Set: mise à "1"
1 0 0 Reset: mise à "0"
1 1 Indét Etat indéterminé
𝑄𝑛+1 = 𝑆 + 𝑅 𝑄𝑛
D’où le logigramme suivant
𝑆
Q
𝑅
Q
Q
R
45
Mm0
ZARAI Omar- Belgacem LEILA-ISET Mahdia 2022/2023
Systèmes Logiques2
S Q
H RSH
R Q
On note:
Si H=0 : la bascule conserve son état Qn1 Qn : on dit que la bascule est bloquée, la
sortie Q est indépendante des éventuels changements de R et S
Si H=1 : la bascule prend un nouvel état suivant la table suivante:
S S
Q
H=1
R
Q
R
S R S R Qn1
0 0 1 1 Qn
1 0 0 1 1
0 1 1 0 0
1 1 0 0 Indét
Ainsi:
S R Qn1
0 0 Qn
1 0 1
0 1 0
1 1 Indét
46
Mm0
ZARAI Omar- Belgacem LEILA-ISET Mahdia 2022/2023
Systèmes Logiques2
RAU
S Q
H RSH
R Q
RAZ
RAU
S
Q
Q
R
RAZ
La bascule RSH peut avoir deux entrées de forçage avec des inverseurs
Clear: RAZ: Remise A Zéro: cette entrée met Forçément la sortie Q à 1, quelque soient les
entrées R et S, quand elle passe à 1.
Preset: RAU: Remise A Un: cette entrée met Forçément la sortie Q à 0, quelque soient les
entrées R et S, quand elle passe à 0.
47
Mm0
ZARAI Omar- Belgacem LEILA-ISET Mahdia 2022/2023
Systèmes Logiques2
RAU
S Q
H RSH
R Q
RAZ
Remarque:
En fonctionnement normal, ces deux entrées sont maintenues à 1.
SD
- SD est RD sont des entrées asynchrones de
forçages.
J Q
H
- J et K sont des entrées synchrones qui
K Q
dépendent de H.
RD
J K Qn1
0 0 Qn
0 1 0
1 0 1
1 1 Qn
48
Mm0
ZARAI Omar- Belgacem LEILA-ISET Mahdia 2022/2023
Systèmes Logiques2
Qn JK 00 01 11 10
0 0 0 1 1
1 1 0 0 1
𝑄𝑛+1 = 𝐽𝑄𝑛 + 𝐾 𝑄𝑛
0 1
49
Mm0
ZARAI Omar- Belgacem LEILA-ISET Mahdia 2022/2023
Systèmes Logiques2
Qn Qn1 Jn Kn
0 0 0
0 1 1
1 0 1
1 1 0
IV.5. Bascule T:
T T
Q
H
1
Q
1
IV.6. Bascule D:
Une bascule D est obtenue à partir de la bascule JK en envoyant simultanément une donnée
sur l'entrée J et son inverse sur l'entrée K.
50
Mm0
ZARAI Omar- Belgacem LEILA-ISET Mahdia 2022/2023
Systèmes Logiques2
RAU
D J Q
H H JK
Q
K
RAZ
RAU
D Q
D
H Q
RAZ
J K Qn1
0 0 Qn
0 1 0
1 0 1
1 1 Qn
Ainsi, nous pouvons écrire:
Dn=1 Jn=1 ; Kn=0 Qn+1=1
Dn=0 Jn=0 ; Kn=1 Qn+1=0
51
Mm0
ZARAI Omar- Belgacem LEILA-ISET Mahdia 2022/2023
Systèmes Logiques2
Une bascule D agit comme une unité à retard pour laquelle la sortie suit l'entrée avec un
cycle de retard.
52
Mm0
ZARAI Omar- Belgacem LEILA-ISET Mahdia 2022/2023