Académique Documents
Professionnel Documents
Culture Documents
7 PLDs PDF
7 PLDs PDF
programmables
Eduardo Sanchez
Eduardo Sanchez
Page 2 Ecole Polytechnique Fdrale de Lausanne
Exemple de matrice OR non programme:
Eduardo Sanchez
Page 3 Ecole Polytechnique Fdrale de Lausanne
Eduardo Sanchez
Page 4 Ecole Polytechnique Fdrale de Lausanne
Les matrices AND sont, bien entendu, similaires
Exemple de matrice AND non programme:
Eduardo Sanchez
Page 5 Ecole Polytechnique Fdrale de Lausanne
Eduardo Sanchez
Page 6 Ecole Polytechnique Fdrale de Lausanne
Etant donn que toute fonction logique peut tre exprime
comme une somme logique d'impliquants, les circuits logiques
programmables les plus communs sont forms par une matrice
AND suivie d'une matrice OR. L'une des deux matrices, ou les
deux, est programmable
impliquants
Eduardo Sanchez
Page 7 Ecole Polytechnique Fdrale de Lausanne
Eduardo Sanchez
Page 8 Ecole Polytechnique Fdrale de Lausanne
Les circuits PAL
Les circuits PALs sont les PLDs les plus courants: les PROMs sont
utilises en tant que mmoires et les PLAs sont trs peu utilises
cause de leur nombre lev de fusibles, ce qui amne une grande
consommation de puissance et de longs dlais
La figure suivante est un exemple d'une PAL 3 variables d'entre et
3 portes AND. A l'aide de cette PAL, il est possible d'implmenter
toute fonction logique trois variables reprsentable par une
somme d'au maximum trois produits
Il est possible de choisir parmi diffrents types de PAL commerciales,
diffrencies par le nombre de sorties, de portes AND, longueur du
dlai, consommation, etc
Eduardo Sanchez
Page 9 Ecole Polytechnique Fdrale de Lausanne
Eduardo Sanchez
Page 10 Ecole Polytechnique Fdrale de Lausanne
Un circuit logique programmable est caractris par:
le nombre d'entres
le nombre de sorties
le nombre de termes produits par sortie
le retard de propagation (vitesse)
la consommation de puissance
la technologie
Eduardo Sanchez
Page 11 Ecole Polytechnique Fdrale de Lausanne
C22XP10 -30L
technologie (CMOS) puissance
retard (ns)
nombre d'entres
Eduardo Sanchez
Page 12 Ecole Polytechnique Fdrale de Lausanne
Il est courant de dessiner les PALs en simplifiant les connexions,
comme illustr par l'exemple suivant, o on emploie les
conventions suivantes:
est quivalent
est quivalent
Eduardo Sanchez
Page 13 Ecole Polytechnique Fdrale de Lausanne
Eduardo Sanchez
Page 14 Ecole Polytechnique Fdrale de Lausanne
Une fois brl, un fusible ne peut plus tre utilis. Les PLDs
fusibles ne sont donc pas reprogrammables (ou effaables)
Aujourd'hui, d'autres solutions technologiques remplacent les
fusibles, permettant l'effacement (lectriquement ou par UV) et la
reprogrammation des PLDs
Il peut y avoir un feedback des sorties: la sortie peut tre utilise
dans ces cas comme une entre supplmentaire.
En gnral, les sorties sont tri-state et cette proprit est
programmable
La programmation d'un PLD est trs complexe, cause du
nombre et de l'emplacement des fusibles, ainsi que des tensions
de programmation: un logiciel et un programmateur sont
ncessaires
Eduardo Sanchez
Page 15 Ecole Polytechnique Fdrale de Lausanne
fichier
d'entre
compilateur
fichier
de configuration
simulateur programmateur
Eduardo Sanchez
Page 16 Ecole Polytechnique Fdrale de Lausanne
Unprogrammed
device
Programmed
device
Eduardo Sanchez
Page 17 Ecole Polytechnique Fdrale de Lausanne
Eduardo Sanchez
Page 18 Ecole Polytechnique Fdrale de Lausanne
Les circuits CPLD
Eduardo Sanchez
Page 19 Ecole Polytechnique Fdrale de Lausanne
Programmable
Interconnect
matrix
SPLD-like
Input/output pins blocks
Eduardo Sanchez
Page 20 Ecole Polytechnique Fdrale de Lausanne
A lire dans Wakerly
Chapitre 5
5.3: PLDs combinatoires
Eduardo Sanchez
Page 21 Ecole Polytechnique Fdrale de Lausanne