École 

de technologie supérieure  Responsable(s) de cours : Lyne Woodward

Département de génie électrique 

PLAN DE COURS
Automne 2015
ELE140 : Conception des systèmes numériques (4 crédits)

Descriptif du cours
À la suite de ce cours, l’étudiant sera en mesure : de réaliser des systèmes numériques modernes.

Réorientation des connaissances vers la conception. Méthodes systématiques d'analyse et de
conception. Conception et réalisation à partir de circuits MSI et LSI. Étude des technologies et des
spécifications des circuits en regard des contraintes de conception. Adéquation des méthodes de
conception aux nouveaux circuits LSI et VLSI (exemple : PAL).

Utilisation d'outils DAO et IAO. Séances de laboratoire et travaux pratiques, utilisation des outils
informatiques de dessin et de conception.

Objectifs du cours
 À la fin de ce cours, l'étudiant(e) pourra :

Interpréter correctement le cahier des charges d'une nouvelle conception.
Appliquer les méthodes de conception de circuits.
Utiliser les outils modernes de conception de circuits numériques, de logique combinatoire et de
logique séquentielle synchrone.
Réaliser un sous‐système opérationnel à partir de diagrammes en blocs.
Réaliser des circuits avec la technologie FPGA.
Utiliser des outils CAO

Stratégies pédagogiques

Un (1) cours magistral par semaine. De nombreux exemples seront donnés en classe pour
permettre aux étudiant(e)s de bien assimiler la théorie et les techniques présentées en cours.
Quatre (4) heures de travaux de laboratoire aux deux (2) semaines permettront à l'étudiant(e)
d'appliquer la méthodologie de conception présentée en classe et d'utiliser les connaissances
acquises ainsi que les outils disponibles.
Deux (2) heures de travaux pratiques aux deux (2) semaines, en alternance avec les laboratoires,
pour solutionner des problèmes issus du livre de référence.
La lecture du manuel est essentielle pour compléter et pour assimiler la matière de ce cours.

Page 1 de 5       
Utilisation d’appareils électroniques
N/A

Coordonnées de l’enseignant
Groupe Nom Activité Courriel Local Disponibilité
François Activité de
01 Francois.Blanchard@etsmtl.ca A‐2479
Blanchard cours
Activité de
02 Lyne Woodward Lyne.Woodward@etsmtl.ca A‐2462
cours
Activité de
03 Lyne Woodward Lyne.Woodward@etsmtl.ca A‐2462
cours
François Activité de
04 Francois.Blanchard@etsmtl.ca A‐2479
Blanchard cours
Activité de
05 Pascal Giard cc‐Pascal.GIARD@etsmtl.ca A‐2560
cours

Page 2 de 5       
Cours
Date Contenu traité dans le cours Heures
Mise à jour des connaissances

Plan de cours
Niveaux logiques, portes logiques
Logique combinatoire à deux niveaux
Simplification par algèbre de Boole et par diagrammes de
Karnaugh (avec et sans variables insérées) pour la logique
  combinatoire 15 heures
Logique combinatoire à plusieurs niveaux
Élimination d’aléas statiques dans la logique combinatoire
Logique programmable (CPLD et FPGA)
Mémoires : RAM (SRAM, DRAM, VRAM) et ROM
Introduction au VHDL

Systèmes de nombre

Systèmes de nombre à position
  Addition et soustraction pour les différentes représentations 3 heures
Représentations de chiffres négatifs (signe et magnitude, biaisée,
complément à un et complément à deux)

Logique combinatoire et arithmétique : conception et analyse

Addition multibit
  3 heures
Circuits itératifs
Implémentation en VHDL

Machines à états finis (MÉF) synchrones : conception et analyse

Contraintes temporelles et métastabilité
Bascules D
Équations caractéristiques
  12 heures
Compteurs
Procédure de conception de machines de Mealy et de Moore
Optimisation des MÉF
Conception de MÉF en VHDL

Logique séquentielle asynchrone : conception et analyse  (6 heures)

Analyse de circuits avec boucles de rétroaction
Analyse de l’effet de course
  6 heures
Conception de circuits asynchrones sans effet de course critique
Analyse de l’impact d’aléas statiques dans un système de logique
séquentielle

39
  Total
 

Page 3 de 5       
Laboratoires et travaux pratiques
  Description Heures
Laboratoire Introduction au logiciel Quartus II de Altera  (une (1) séance de
4 heures
1 quatre (4) heures
Laboratoire
Électronique numérique  (une (1) séance de quatre (4) heures) 4 heures
2
Laboratoire
Logique combinatoire  (deux (2) séances de quatre (4) heures) 8 heures
3
Laboratoire
Logique séquentielle  (deux (2) séances de quatre (4) heures). 8 heures
4
  Total 24 heures
 
Travaux pratiques
Une (1) séance pour chaque groupe d’une durée de deux (2) heures aux (2) semaines

Utilisation d'outils d'ingénierie
Au premier laboratoire (4 heures), il y aura formation sur l’utilisation du logiciel Quartus II d’Altera.

Évaluation
Description Pondération Date de remise
Mini‐quiz 5 %  
Examen mi‐session 25 % Groupe 1: 22 octobre
2015
Groupe 2: 20 octobre
2015
Groupe 3: 22 octobre
2015
Groupe 4: 19 octobre
2015
Groupe 5: 19 octobre
2015
Examen final 30 %  
Laboratoires 30 %  
Devoirs 10 %  
 
Note : La qualité du français écrit (grammaire, orthographe et ponctuation) compte pour 10 % de
chaque évaluation du cours.
 
 

Politique de retard des travaux
À moins d’avis contraire, toute remise en retard d’un travail sera pénalisée de 10% par jour, jusqu’à
concurrence de 5 jours. Au‐delà de 5 jours, tout travail sera refusé.

Page 4 de 5       
Absence à un examen
• Pour les départements à l'exception du SEG : 
Dans les cinq (5) jours ouvrables suivant la tenue de son examen, l’étudiant devra justifier son
absence d’un examen durant le trimestre auprès de la coordonnatrice – Affaires départementales qui
en référera au directeur du département. Pour un examen final, l’étudiant devra justifier son absence
auprès du Bureau du registraire. Toute absence non justifiée par un motif majeur (maladie certifiée
par un billet de médecin, décès d’un parent immédiat ou autre) à un examen entraînera l’attribution
de la note zéro (0). 

• Pour SEG : 
Dans les cinq (5) jours ouvrables suivant la tenue de son examen, l’étudiant devra justifier son
absence auprès de son enseignant. Pour un examen final, l’étudiant devra justifier son absence auprès
du Bureau du registraire. Toute absence non justifiée par un motif majeur (maladie certifiée par un
billet de médecin, décès d’un parent immédiat ou autre) à un examen entraînera l’attribution de la
note zéro (0).

Plagiat et fraude
Les clauses du « Chapitre 10 : Plagiat et fraude » du « Règlement des études de 1er cycle » s’appliquent
dans ce cours ainsi que dans tous les cours du département. Afin de se sensibiliser au respect de la
propriété intellectuelle, tous les étudiants doivent consulter la page Citer, pas plagier !
http://www.etsmtl.ca/Etudiants‐actuels/Baccalaureat/Guichet‐interactif/Citer‐pas‐plagier

Documentation obligatoire
WAKERLY, John F., Digital Design, Principles and Practices, 4th Ed., Prentice Hall, 2006.
 

Ouvrages de références
FLOYD, Thomas L., Digital Fundamentals, 9nd Ed., Éditions R. Goulet, 2006.
KATZ, Randy H., BORRIELLO, Gaetano, Contemporary Logic Design, 2nd Ed, Prentice Hall, 2005.
KATZ, Randy H., Contemporary Logic Design, Prentice Hall, 1994.

Adresse internet du site de cours et autres liens utiles
http://ena.etsmtl.ca/

Page 5 de 5