Académique Documents
Professionnel Documents
Culture Documents
Réseau : 1 T0
Réseau : 2 T1
Réseau : 3 T2
Réseau : 4 T3
Page 1 de 5
SIMATIC TP1_alim--cis\SIMATIC 17/03/2020 13:23:22
300(1)\CPU 314C-2 DP\...\OB1 - <hors ligne>
Réseau : 5 T4
Réseau : 6 T5
Réseau : 7 T6
Réseau : 8 T7
Réseau : 9 T8
Réseau : 10 t9
Réseau : 11 etape 0
M2.4 M1.2
"int" "X0"
M1.0
"T8"
M1.2 M0.0
"X0" "T0"
Page 2 de 5
SIMATIC TP1_alim--cis\SIMATIC 17/03/2020 13:23:22
300(1)\CPU 314C-2 DP\...\OB1 - <hors ligne>
Réseau : 12 etape 1
M1.1 M1.3
"T9" "X1"
M0.0
"T0"
M1.3 M0.1
"X1" "T1"
Réseau : 13 étape 2
M0.1 M1.4
"T1" "X2"
M1.4 M0.2
"X2" "T2"
Réseau : 14 etpae 3
M0.2 M1.5
"T2" "X3"
M1.5 M0.3
"X3" "T3"
Réseau : 15 etape 4
M0.3 M1.6
"T3" "X4"
M1.6 M0.4
"X4" "T4"
Réseau : 16 etape 5
M0.4 M1.7
"T4" "X5"
M1.7 M0.5
"X5" "T5"
Page 3 de 5
SIMATIC TP1_alim--cis\SIMATIC 17/03/2020 13:23:22
300(1)\CPU 314C-2 DP\...\OB1 - <hors ligne>
Réseau : 17 etape 6
M0.5 M2.0
"T5" "X6"
M2.0 M0.6
"X6" "T6"
Réseau : 18 etape 7
M0.6 M2.1
"T6" "X7"
M2.1 M0.7
"X7" "T7"
Réseau : 19 étape 8
M0.7 M2.2
"T7" "X8"
M1.3 A0.0
"X1" "1V+"
M1.4 A0.2
"X2" "2V+"
M1.5 A0.3
"X3" "2V-"
Page 4 de 5
SIMATIC TP1_alim--cis\SIMATIC 17/03/2020 13:23:22
300(1)\CPU 314C-2 DP\...\OB1 - <hors ligne>
M1.6 A0.5
"X4" "3V-"
M1.7 A0.3
"X5" "2V-"
M2.0 A0.1
"X6" "1V-"
M2.1 A0.4
"X7" "3V+"
M2.2 A0.6
"X8" "4V+"
Réseau : 28
Page 5 de 5