Académique Documents
Professionnel Documents
Culture Documents
Electronique
Numérique
Par : Saïd ECH-CHADI
1
Donner les notions nécessaires pour la réalisation de systèmes électroniques
Objectifs
numériques simples, combinatoires et séquentiels. Le module intègre
également les bases théoriques et décrit quelques techniques de synthèse de
systèmes séquentiels.
4
Electronique Numérique - ENSA Safi
Le logique combinatoire
Algèbre booléenne et opérateurs
logiques
George Boole
2 nov. 1815. Lincoln, Royaume Uni.
Electronique Numérique - ENSA Safi 5
† 8 déc. 1864, Ballintemple, Irlande
Systèmes logique et mode binaire
Logique positive :
Niveau haut état logique 1
Niveau bas état logique 0
Logique négative :
Niveau haut état logique 0
Niveau bas état logique 1
Complémentation : NON « ഥ »
Tout circuit numérique peut être défini à l’aide d’une fonction logique (expression logique)
qui représente la variable de la sortie en fonction des variables d’entrées
7
Electronique Numérique - ENSA Safi
Variable binaire
• Contact
• Lampe
• Électrovanne
L’action sur un dispositif binaire sera noté a, b,… et la non action par 𝑎, ത …
ത 𝑏,
8
Electronique Numérique - ENSA Safi
Pratique : Réalisation d’un système à deux état 0 et 1
Algèbre booléenne : un cadre mathématique d’étude de propositions logiques portant sur des
ensembles E d’éléments.
12
Electronique Numérique - ENSA Safi
Algèbre binaire ou Algèbre de commutation
Le domaine de définition B2 de l’algèbre de commutation est B2 = {0,1}
Postulats de base
Si a est une variable logique on a :
P1 : a = 0 si et seulement si a ≠ 1
P1* : a = 1 si et seulement si a ≠ 0
Opération NON (complement) note " ഥ “ est définie par :
P2 : 0 = 1ത
P2* : 1 = 0ത
Opération OU (disjunction), note “+” est définie par :
P3 : 1 + 1 = 1 + 0 = 0 + 1 = 1
P4 : 0 + 0 = 0
Opération ET (intersection), notée “.” est définie par :
P3* : 0 . 0 = 0 . 1 = 1 . 0 = 0
P4* : 1 . 1 = 1
13
Electronique Numérique - ENSA Safi
Algèbre binaire ou Algèbre de commutation
Hiérarchie des opération
14
Electronique Numérique - ENSA Safi
Théorème monovariables
Complémentarité Deux fonctions sont complémentaires si l’une est l’inverse de l’autre pour tous les
combinaisons d’entrées possibles.
Si 𝐹 = 𝐴ഥ . 𝐵ത 𝑒𝑡 𝐺 = 𝐴 + 𝐵, alors F = 𝐺ҧ et on dit que F et G sont complémentaires
Dualité Deux expressions sont dites duales si l’on obtient l’une en changeant dans l’autre,
les ET par des OU, les OU par des ET, les « 1 » par des « 0 » et les « 0 » par des
«1»
Si on sait que 𝐴. 𝐵 = 𝐴ҧ + 𝐵ത alors on saura que 𝐴 + 𝐵 = 𝐴.ҧ 𝐵ത
19
Electronique Numérique - ENSA Safi
Théorèmes multivariables
Théorème de De Morgan
Le théorème est une forme du principe de dualité
Première forme : 𝐴 + 𝐵 + 𝐶 + ⋯ = 𝐴ҧ ∙ 𝐵ത ∙ 𝐶ҧ ⋯
Deuxième forme : 𝐴 ∙ 𝐵 ∙ 𝐶 ∙ ⋯ = 𝐴ҧ + 𝐵ത + 𝐶ҧ + ⋯
0 0 0 0 1 1 1 1 1 1 1
0 0 1 1 0 1 1 1 1 1 1
0 1 0 1 1 0 1 1 1 1 1
0 1 1 1 1 1 0 1 1 1 1
1 0 0 1 1 1 1 0 1 1 1
1 0 1 1 1 1 1 1 0 1 1
1 1 0 1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 1 1 1 0
22
Electronique Numérique - ENSA Safi
Théorèmes multivariables
Représentation d’une fonction sous forme de mintermes et maxtermes
ഥ ∙ (𝑨
Soit la fonction F telle que 𝑭(𝑨, 𝑩, 𝑪) = 𝑨 ∙ 𝑩 + 𝑩 ഥ)
ഥ+𝑪
Cette fonction peut être représentée sous sa :
23
Electronique Numérique - ENSA Safi
Théorèmes multivariables
Représentation d’une fonction sous forme de mintermes
Exemple :
24
Electronique Numérique - ENSA Safi
Théorèmes multivariables
Représentation d’une fonction sous forme de maxtermes
Exemple :
25
Electronique Numérique - ENSA Safi
Théorèmes multivariables
Résumé des propriétés des opérateurs OU et ET
Propriété OU ET
Identité a+0=a a.1 = a
Elément neutre a+0=a a .1 = a
Elément absorbant a+1=1 a .0 = 0
Idempotence a+a=a a.a=a
Complémentation 𝑎 + 𝑎ത = 1 𝑎 ∙ 𝑎ത = 0
Involution 𝑎ധ = 𝑎 𝑎ധ = 𝑎
Commutativité a+b=b+a a.b = b.a
Associativité a + (b + c) = (a + b) + c a.(b.c) = (a.b).c
Distributivité a + (b.c) = (a + b).(a + c) a.(b + c) = a.b + a.c
Absorption 1 a + a.b = a a.(a + b) = a
Absorption 2 𝑎 + 𝑎ത ∙ 𝑏 = 𝑎 + 𝑏 𝑎 ∙ 𝑎ത + 𝑏 = 𝑎 ∙ 𝑏
Consensus 𝑎 ∙ 𝑏 + 𝑎ത ∙ 𝑐 + 𝑏 ∙ 𝑐 𝑎 + 𝑏 ∙ 𝑎ത + 𝑐 ∙ 𝑏 + 𝑐
= 𝑎 ∙ 𝑏 + 𝑎ത ∙ 𝑐 = (𝑎 + 𝑏) ∙ (𝑎ത + 𝑐)
𝑎 + 𝑏 ∙ 𝑎ത + 𝑏 = 𝑎 ∙ 𝑏 + 𝑎ത ∙ 𝑏
De Morgan 𝑎 + 𝑏 = 𝑎ത ∙ 𝑏ത 𝑎 ∙ 𝑏 = 𝑎ത + 𝑏ത 26
Electronique Numérique - ENSA Safi
Opérateurs logiques élémentaires et
composés
29
1. 𝑎 ⨁𝑏 = 𝑎𝑏ത + 𝑎𝑏
ത = 𝑎 + 𝑏 ∙ 𝑎ത + 𝑏ത
2. 𝑎⨁𝑏 = 𝑎 ⨁𝑏ത = 𝑎ത ⨁𝑏 = 𝑎𝑏 + 𝑎𝑏 = 𝑎ത + 𝑏 ∙ 𝑎 + 𝑏ത
3. 𝑎 ⨁𝑎 = 0 𝑒𝑡 𝑎 ⨁𝑎ത = 1
4. 𝑎 ⨁1 = 𝑎ത 𝑒𝑡 𝑎 ⨁0 = a
30
1. 𝑎 𝑏 ⨁𝑧 = 𝑎𝑏 ⨁ 𝑎𝑧
2. 𝑎 + 𝑏 = 𝑎 ⨁𝑏 ⨁𝑎𝑏 = a ⨁𝑎b
ത (si ab = 0 𝑎𝑙𝑜𝑟𝑠 𝑎 + 𝑏 = 𝑎 ⨁𝑏 )
3. 𝑎 ⨁𝑏 = 𝑐 ⟹ 𝑐 ⨁𝑏 = a, 𝑐 ⨁𝑎 = b, a ⨁𝑏⨁𝑐 = 0
4. 𝑎 ⨁ 𝑎 + 𝑏 = 𝑎𝑏
ത
5. 𝑎 ⨁𝑎𝑏 = 𝑎𝑏ത
31
32
33
Conséquences
• Permet de simplifier les expressions booléennes
• Valable également si a ou b sont des expressions contenant plusieurs variables
Exemple :
34
35
36
Exercice :
• Réaliser la fonction X = AB + CD à l’aide du CI (circuit intégré) suivant :
37
Maurice Karnaugh
4 oct. 1924. New York, Etats Unis.
Electronique Numérique - ENSA Safi 38
Méthode de représentation des
fonctions logiques
La réaction d’un circuit logique aux divers combinaisons de niveaux logiques appliquées à ses entrées
Principal inconvénient : devient rapidement très encombrante avec l’augmentation des variables
40
Diagramme de Veitch
Une table où on représente les n variables d’entrées selon deux axes vertical et horizontal.
Pour n = p + q on porte sur les colonnes p variables où p = E(n/2), les q variables restantes sur les lignes.
Les lignes et les colonnes sont numérotées selon l’ordre binaire naturel.
41
Diagramme de Karnaugh
Outil graphique, méthodique. Il permet d’obtenir une solution optimale à la simplification
logique.
ത
Deux termes sont adjacents quand ils ne diffèrent l’un de l’autre que par une seule variable. A𝐵C
et ABC sont adjacents.
Un diagramme – ou tableau – de Karnaugh est une table d’implication logique disposée de telle
manière que deux termes logiquement adjacents soient également adjacents géométriquement.
Les cases sont ordonnées selon le code binaire réfléchi, au lieu du code binaire naturel.
42
Diagramme de Karnaugh
Chaque case du tableau représente une combinaison et une seule des variables de la fonction.
Dans cette case, on inscrit « 0 » ou « 1 » selon la valeur prise par la fonction. Cette combinaison
exclusive de variables peut être notée par un ET entre les variables représentées.
La représentation de la fonction sera alors la somme logique (OU) de toutes les combinaisons
pour lesquelles la fonction vaut « 1 ».
Diagramme de Venn
44
Diagramme de Johnston
45
L’image caractéristique d’une fonction F à n entrée est constituée des 2n valeurs de cette fonction,
ordonnées selon l’ordre binaire naturel.
Ainsi, soit la fonction F(x0,x1) suivante, définie par sa table de vérité :
Exemple :
Utile pour numéroter les cases des diagrammes de veitch et Karnaugh, et facilite la
47
représentation sous forme de diagramme
Electronique Numérique - ENSA Safi
Méthodes de représentation des fonctions logiques
Par convention, une entrée ou une sortie d’opérateur logique active à un niveau haut sera notée
a, b, sel, etc.
Une entrée ou une sortie d’opérateur logique active à un niveau bas sera notée 𝑐,ҧ 𝑑,ҧ 𝑀𝐸𝑀, etc.
48
50
Méthode algébrique
Il n’est pas facile de trouver le résultat minimal → application des théorèmes de DeMorgan,
factorisation, astuce, ...
Exemple :
𝑥 + 𝑥𝑦
ҧ = 𝑥 1 + 𝑦 + 𝑥𝑦 ҧ = 𝑥 + 𝑦 (théorème d’allègement)
ҧ = 𝑥 + 𝑥𝑦 + 𝑥𝑦
𝑥 𝑥 + 𝑦 = 𝑥 + 𝑥𝑦 = 𝑥 (théorème d’absorption)
𝑥𝑦𝑧 + 𝑥 𝑦𝑧
ത + 𝑥𝑦𝑧ҧ + 𝑥𝑦𝑧
ҧ = 𝑥𝑦 + 𝑥𝑧 + 𝑦𝑧
51
La méthode s’appuie sur l’adjacence entre les termes de la fonction pour en extraire la représentation
la plus simple possible.
Les diagrammes de Karnaugh contiennent des ensembles de termes (« 0 » ou « 1 ») nommés
implicants. Ces ensembles sont des :
52
53
4. pour tous les implicants majeurs essentiels et un des implicants majeurs non essentiels sélectionné
dans chaque ensemble, déterminer les termes de produits correspondant ;
Solution :
Solution :
ഥ𝑩
– les implicants majeurs essentiels sont 𝑨 ഥ 𝑒𝑡 𝑨𝑩
ഥ𝑪
– les implicants majeurs non essentiels sont 𝑩 ഥ 𝑒𝑡 𝑨𝑪
ഥ
4. pour tous les implicants majeurs essentiels et un des implicants majeurs non essentiels sélectionné
dans chaque ensemble, déterminer les termes de sommes correspondant;
57
Electronique Numérique - ENSA Safi
Simplification d’expressions logiques
• un octet de 0 permet d’éliminer les 3 variables qui se trouvent sous les deux formes
(complémenté et non complémenté) ;
• un quartet de 0 permet d’éliminer les 2 variables qui se trouvent sous les deux formes
(complémenté et non complémenté) ;
• un doublet de 0 permet d’éliminer la variable qui se trouve sous les deux formes (complémenté et
non complémenté) ;
58
Electronique Numérique - ENSA Safi
Simplification d’expressions logiques
Solution :
ഥ 𝑒𝑡 𝑨
– les implicants majeurs essentiels est 𝐀 + 𝑩 ഥ
ഥ+𝐁+ 𝑪
– il n’y a aucun implicant majeur non essentiel
ത 𝐴ҧ + 𝐵 + 𝐶)ҧ
La solution est F(A,B,C ) = (A + 𝐵)(
59
Solution :
Certaines fonctions logiques sont incomplètes (avec des états indéterminés) ou avec des états
indifférents (combinaisons de variables d’entrées n’influençant pas le résultat).
– les cases non définies d’un diagramme de Karnaugh peuvent être exploitées dans une simplification
par les « 1 » comme dans une simplification par les « 0 » ;
– en conséquence, une même case pourra avoir été utilisée à la fois dans la représentation directe de la
fonction, et dans sa représentation complémentée ;
– ainsi, si les deux représentations obtenues sont toutes deux justes, elles ne sont en aucun cas
identiques, ni même équivalente : les fonctions sont différentes, bien que correspondant toutes deux au
même diagramme de Karnaugh.
62
ഥ 𝑒𝑡 𝐵𝐶
– l’implicant majeur essentiel est 𝐵𝐷 ത
– il n’y a aucun implicant majeur non essentiel
ഥ + 𝐵𝐶
La solution σς est F(A,B,C ) = 𝐵𝐷 ത
63
64
Méthodes algorithmiques:
Algorithme de Quine-McCluskey
Exemple 2 :
65
Augustus De Morgan
27 juin 1806, Madura, Indes.
Electronique Numérique - ENSA Safi 66 Uni
† 18 mars 1871, Londres, Royaume
Circuits logiques combinatoires usuels
Circuit dont les sorties dépendent uniquement de la combinaison des
états des entrées à l’instant de l’observation
Codeur (encodeur)
Circuit à M=2N entrées et N sorties qui code en binaire le rang de la seule entrée active.
68
Décodeur
Le décodeur est un circuit qui établit la correspondance entre un code d’entrée sur N bits et M lignes
de sortie (M ≤ 2N).
Pour chacune des combinaisons d’entrée, une seule ligne de sortie est validée.
La plupart des décodeurs sont dotés d’une ou plusieurs entrées de validation qui commandent son
fonctionnement.
69
Codeur (encodeur)
Application : Codeur du clavier numérique
Les codeurs de priorités sont une version modifiée du codeur : quand deux entrées sont actives, c’est
l’entrée correspondant au nombre le plus haut qui est choisi.
70
Décodeur : Applications
Adressage d’une mémoire
71
Décodeur : Applications
Génération d’une fonction
Toute fonction logique peut être réalisée à partir d’une combinaison de décodeur.
Exemple :
ഥ +𝑪
𝑭 = 𝑨𝑩𝑪 + 𝑨𝑩𝑪 + 𝑨𝑩
72
Décodeur : Applications
Mise en cascade des décodeurs
Exemple :
Réaliser un décodeur à 3 entrées en utilisant 2 décodeurs à 2 entrées
Transcodeur (convertisseurs)
Circuit à p entrées et k sorties qui convertit un nombre écrit dans un code C1 en un nombre écrit dans
un code C2.
Exemple :
74
Multiplexeur (MUX)
Circuit à 2n entrées d’informations, n entrées de sélection, et une sortie. Il permet l’aiguillage de l’une
de ces entrées vers la sortie.
La table de vérité devient rapidement très importante (à partir de 4 entrées). On exprime alors la
fonction de sortie directement
76
Sélection de mots
le MUX est réalisé à partir de n MUX à 2 entrées
travaillant avec la même commande de sélection.
Exemple :
77
Démultiplexeur (DEMUX)
Circuit à 2n sorties, 1 entrée d’information, n entrées de commande. Il permet l’aiguillage de
l’information de l’entrée vers l’une des sorties.
Le MUX–DEMUX est un circuit programmable relations entre entrées et sorties sont modifiables.
78
Il détecte l’égalité entre deux nombres A et B. Certains circuits permettent également de détecter si A
est supérieur ou bien inférieur à B.
Comparateur de 2 éléments binaires
Comparateur de 2 nombres
79
Les demi-additionneurs (Semi-Adder) sont des circuits logiques qui effectuent l’addition de deux
chiffres binaires (ai et bi) sans rendre compte d’une retenue précédant
83
Les additionneurs complets (FA : Full Adder) sont des circuits qui permettent l’addition de
deux chiffres binaires (ai et bi) et une retenue précédente ri-1.
La réalisation du son circuit logique.
84