Faculté des sciences de Bizerte Université de Carthage

Département de physique A.U 2022/2023

TD 2
EXERCICE 1

1) Donner les sources d’horloge d’un microcontrôleur STM32.

2) Donner la fréquence maximale de chaque source d’horloge.
3) Donner la différence entre les signaux SYSCLk et HCLK.
4) Donner la relation entre la fréquence du signal à l’entrée de PLL et celui de sortie.
5) Donner la fréquence maximale à l’entrée et à la sortie de VCO.

EXERCICE II

Pour une application on désire faire fonctionner le cœur de microcontrôleur

STM32F407 avec une fréquence de 168Mhz on utilisant un quartz céramique de
fréquence 20Mhz.
1) Est-il nécessaire d’utiliser le PLL ? Expliquer.
2) Calculer les coefficients M, N et P du PLL nécessaire pour cette configuration.
3) Ecrire le code en C nécessaire pour cette configuration.

EXERCICE III

On désire faire tourner un microcontrôleur avec une fréquence de 80Mhz avec la

source HSI. Un périphérique qui est branché sur le bus APB1 nécessite une fréquence
de 40 MHz et un autre est branché sur le bus APB2 nécessite une fréquence de 10
MHZ.
1) Déterminer les valeurs des coefficients nécessaire pour faire la bonne
configuration.
2) Ecrire le code en C cour configurer cette horloge pour le cœur M4 et les deux
périphériques.

1
Faculté des sciences de Bizerte Université de Carthage
Département de physique A.U 2022/2023

RCC clock control register (RCC_CR)

2
Faculté des sciences de Bizerte Université de Carthage
Département de physique A.U 2022/2023

RCC PLL configuration register (RCC_PLLCFGR)

3
Faculté des sciences de Bizerte Université de Carthage
Département de physique A.U 2022/2023

RCC clock configuration register (RCC_CFGR)

4
Faculté des sciences de Bizerte Université de Carthage
Département de physique A.U 2022/2023

5
Faculté des sciences de Bizerte Université de Carthage
Département de physique A.U 2022/2023

Flash access control register (FLASH_ACR)

6
Faculté des sciences de Bizerte Université de Carthage
Département de physique A.U 2022/2023

RCC APB1 peripheral clock enable register (RCC_APB1ENR)