24/12/2014

Rapport de TP
microcontrleur
Encadr par M FAIL

BINOME :
IBBA ZAKARIYA

KHALLOUKI EL MAHDI

MAQUETTE UTILISE DURANT LES 3 TP

Filire : AII
10

I. TP1 : CLAVIER 12 TOUCHES :

Le clavier comporte 12 touche et forme une matrice 4 fois 3.
Les bits b2, b1, b0 reprsentent les colonnes de gauche droite. Les bits b6, b5, b4
reprsentent les lignes de bas en haut.
Pour dterminer si une touche du clavier est appuye, il faut mettre les colonnes 0
et lire les lignes. Si une des lignes est 0, il ya une touche enfonce ; on met alors les
lignes 0 et on lit les colonnes. Il ne doit y avoir quun seul bit 0 chaque lecture. Ce
principe est assur par un circuit PAL.la lecture des lignes se fait ladresse 8000H et la
lecture des colonnes se fait 8010H.
Pour viter les rebonds, il faut, aprs avoir dtect une touche enfonce marquer une
temporisation.

1) Donner un organigramme permettant le codage dune touche :

Filire : AII
10

DEBUT
DPTR#8010
A#00H
(DPTR)A
DPTR#8000H
A (DPTR)

ETQ1

AA and #78H

A=#78H

ETQ2
R0A
DPTR#8000
A#00H
(DPTR)A

ETQ4

DPTR#8010H
ADPTR
AA AND #07H

ETQ3
A=#07H

FIN
AA OU R0

ORG 2000H
MOV DPTR,#8010H
MOV A,#00H
MOVX @DPTR,A
MOV DPTR,#8000H
MOVX A,@DPTR
ANL A,#78H
CJNE A,#78H,ETQ2
SJMP ETQ1
MOV R0,A
MOV DPTR,#8000H
MOV A,#00H
MOVX @DPTR,A
MOV DPTR,#8010H
MOVX A,@DPTR
ANL A,#07H
CJNE A,#07H,ETQ3
SJMP ETQ4
ORL A,R0
MOV R0,A
SJMP FIN
END

R0A

END

2) La gnration dun signal triangulaire :

Filire : AII
10

DEBUT
Le DPTR pointe sur le convertisseur

A#80H

(DPTR)A

AA+1

ORG 2000H
MOV DPTR,#0E000H
MOV A,#7FH
ETQ1 MOVX @DPTR,A
DEC A
CJNE A,#80H,ETQ1
ETQ2 MOVX @DPTR,A
INC A
CJNE A,#7FH,ETQ2
SJMP ETQ1
END

A=#7F

A=A-1

DPTRA

A=#7F

3) La gnration dun signal sinusodale :

Filire : AII
10

TABLEAU=[00,33,5 E ,78 ,7F,6D,4A,1A,FF,CE,52,88,81,93,B6,E2,80]

DPTRADRESS TAB
R217

R1DPH
R0DPL

DPTR#0 E 000H
DPTRA

DPHR1
DPLR0

DPTRDPTR+1
R2R2-1

R2=00H

ORG 2000H
TABLEAU=[00,33,5 E,78,7F,6D,4A,1A,FF,CE,52,88,81,93,B6,E2,80]
ETIQ2 MOV R2 #17H
MOV DPTR,#TABLEAU
ETIQ1 MOVX A,@DPTR
PUSH DPH
PUSH DPL
MOV DPTR,#0E000H
MOVX @DPTR,A
POP DPH
POP DPL
INC DPTR
DEC R2
CJNE R2,#00 ETIQ1
SJMP ETIQ2
NOP
END

FIN

II. TP2 : PANNEAU DAFFICHAGE :

Filire : AII
10

Le panneau daffichage est organis en 8 lignes de 24 leds chaque sortie du

circuit UDN-2585 commande les 24 leds dune ligne. Les entres de ce circuit se situent
ladresse 8060H.
Les 24 colonnes sont commandes travers des rsistances en sries, par les
sorties des trois circuits ul-n2803.les entres de ces circuits sont commandes par trois
registres dcalages 4094.avec le chainage de la sortie srie dun registre dcalage sur
lentre du registre suivant, les trois registres sont vus comme un seul registre de 24 bits.
Lorsquon crit ladresse 8080H, les bits de poids fort du bus de donnes sont
utiliss pour piloter les registres dcalage.
Le signal chip select cette adresse sert dhorloge dcalage.

Bus de donnes Action :

b4=DATA : donne sur un bit entrer dans le premier Lach du registre dcalage.
b5=LOAD : commande de Latcher le bit DATA.
b6=STRB : transfrer le contenu des latchs du registre vers les sorties
b7=OENB : active les sorties du registre dcalage

Pour allumer une led Lxy (led de la colonne x, ligne y), il faut :

-Mettre le bit n du circuit UDN-2585 0.

- Mettre le bit x (de0 23) du registre dcalage 1
- Mettre le signal OENB 1.

PRINCIPE

DE LAFFICHAGE

Laffichage se fait par le multiplexage temporel des 8lignes du panneau. A un instant

t, on allume une ou plusieurs leds dune seule ligne. Apres une certaine temporisation on
passe la ligne suivante.
Pendant la temporisation dune ligne, on peut modifier le contenu du registre
dcalage avec la configuration de la ligne suivante. Durant cette modification le signal
STRB doit tre 0 et OENB 1.
1- Configurer les 24 bits du registre des colonnes :
a- mettre DATA 0 ou 1 suivant la valeur de la colonne, LOAD 1, STRB 0 et
OENB inchang par rapport ltat prcdant.
b-crire cette valeur ladresse 8080H.
Rpter a) et b) autant de fois que de colonne configurer.

Filire : AII
10

La 1ere donne sortie correspond la dernire colonne a configurer

2-Slectionner la ligne afficher :
Ecrire ladresse 8060H un octet avec le bit de la ligne allumer gal zro et tous
les autres bits 1-par exemple la valeur #FEH allume la 1ere ligne (en haut du panneau) ;
la valeur #BFH allume la 7eme et avant dernire ligne.
a- Activer les sorties du registres dcalage.
b- Mettre les deux signaux STRB et OENB 1.Ceci active le transfert de la nouvelle.
c- configuration des latchs du registre vers les sorties.
d- Marquer une temporisation pour assurer la rmanence.
Rpter 1, 2, 3, et 4 pour la ligne suivante.

1) Organigramme permettant laffichage dun point (1 led) :

Filire : AII
10

DEBUT

ORG 2000H
R024
DPTR#TABLE
A (DPTR)

AA OU #60H

R1DPL
R2DPH
DPTR#8080H

DPTRA

DPLR1
DPHR2
DPTRDPTR+1

R0R0-1

TABLE DB00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,
00H,00H,00H,00H,00H,00H,00H,01H,00H,
00H,00H,00H,00H
MOV R0,#24
MOV DPTR,#TABLE
ET2
MOVX A,@DPTR
ORL A,#0E0H
MOV R1, DPH
MOV R2,DPL
MOV DPTR,#8080H
MOVX @DPTR,A
MOV DPL,R1
MOV DPH,R2
INC DPTR
DEC R0
CJNE R0,#25,ET2
MOV DPTR,#8060H
MOV A,#0FBH
MOVX @DPTR,A
FIN
SJMP FIN
END

R0=#00
H
(8060)#FEH

FIN

2) Organigramme permettant laffichage du message ENSEM :

Filire : AII
10

DEBUT
R1#01H
R0#01H
A#0FFH

DPTR#8060H
A(DPTR)
DPTR#TABLE
A(DPTR)
AA AND#10H
AA OR #0E0H
PILEDPL ,DPH
DPTR#8080H

DPTRA
DPH, DPLPILE
DPTRDPTR+1

R0R0+1

R2=00H

DPTR#8060H
A#0EFH
(DPTR)A

DPL EQU 82H

DPH EQU 83H
ORG 2000H
MOV R1,#0EFH
DEB MOV R0,#01H
MOV A,#0FFH
ET1
MOV DPTR,#8060H
MOVX @DPTR,A
MOV DPTR,#TABLE
ET2
MOVX A,@DPTR
ANL A,#10H
ORL A,#0E0H
PUSH DPH
PUSH DPL
MOV DPTR,#8080H
MOVX @DPTR,A
POP DPL
POP DPH
INC DPTR
INC R0
CJNE R0,#25,ET2
MOV A,R1
MOV DPTR,#8060H
MOVX @DPTR,A
MOV R0,#06H
MOV R2,#0FFH
ET6
DJNZ R2,ET6
DJNZ R0,ET6 MOV R0,#01
MOV DPTR,#TABLE
ET5
MOVX A,@DPTR
RR A
MOVX @DPTR,
INC DPTR
INC R0
CJNE R0,#25,ET5
MOV A,R1
RL A
MOV R1,
LJMP DEB
TABLE DB 0FFH,50H,40H,20H,00H,52H,60H,7BH,8FGH,00H,46H,89H
0EEH,50H,40H,20H,00H,52H,60H,7BH,8FGH,00H,46H,89H

VISUALISATION

Filire : AII
10

III. TP3 : MICROCONTROLEUR MOTOROLA :

Filire : AII
10

La carte microcontrleur 68705 dialogue avec le pc configur en

HyperTerminal. Les paramtres de la communication srie sont les suivantes : 1200bauds
,8bits de donns, 1bit darrt pas de contrle de la parit ni de flux.
Suites lappui sur le bouton reset avec le up, on va se servir dun convertisseur
NA, ralis laide dun rseau chelle R-2R, et connect au port pour gnrer diffrent
type de signaux, la valeur minimale correspond $FF.
1) Gnration dun signal triangulaire :
DEBUT
AFFH
DDRAA
PORTA
AA-1

A=#00H

PORTAA

AA+1

CPU 6805
PORTA EQU 00H
DDRA EQU 04H
ORG 48H
LDA #0FFH
STA DDRA
ETQ1 STA PORTA
DECA
CMP #00H
BNE ETQ1
ETQ2 STA PORTA
INCA
CMP #0FFH
BNE ETQ2
BRA ETQ1

A=FFH

Filire : AII
10

2) Gnration dun signal sinusodale :

DEBUT
A#FFH
DDRAA
X#48H

A (X)
PORT AA
XX+1

X=52H

PORTA EQU 00H

DDRA EQU 04H
TAB
DB 7FH, 0CAH, 0F8H, 0F8H
,0C9H, 7FH, 34H, 6H, 6H, 34H
CPU 6805
ORG 52H
LDA #0FFH
STA DDRA
ETQ1 LDX #48H
ETQ2 LDA 0,X
LDA PORTA
INCX
CPX #52H
BNE ETQ2
BRA ETQ1

Filire : AII
10