Académique Documents
Professionnel Documents
Culture Documents
Automatismes Logiques
Circuits Numériques
I- Systèmes de numération……………………………...…………………….....14
I-1- Système décimal…………………………….………………………………14
I-2- Système binaire…………………………….……………………………….15
II- Changement de base…………………….……………………………………16
II-1- Nombres entiers positifs…………………….……………...…………………16
II-2- Nombres fractionnaires…………………….……………..……… .………18
III- Nombres à virgule flottante………………….…………...………...……….19
IV- Arithmétique binaire……………………………………..……….………..21
IV- 1- Addition binaire………………………………………………....……….21
1
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
2
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
I- Méthodes algébriques……………………………………….……………….47
II- Méthodes graphiques……….…………………………….…………………48
II-1- Tables de Karnaugh…………………………………......…..………….....48
II-2- Exemples……………………………………..…………...……..………..50
I- Additionneur de base………………………………..……………………….54
I-1- Demi-additionneur……………………………..…………………………..54
I-2- Additionneur complet………………………………...……………………54
II- Additionneurs binaires parallèles………..…………….……………………56
III- Comparateur……………………………………………………….………58
IV- Décodeurs……………………………………...………………….……….62
V- Codeurs………………………………………...…………………..………66
VI- Multiplexeurs………………………………………………………………68
VII- Démultiplexeurs…………………………….………………….…………70
VIII- Unité arithmétique et logique (UAL)……………………...……………..71
I- Définitions– Généralités………………..……………………………………86
II- Les compteurs asynchrones…..………...….………………………………..86
N
II-1- Les compteurs modulo 2 asynchrones………...………………….………...86
II-1-1- Diviseur par deux ………………………………...….……….………...87
N
II-1-2- Réalisation d’un compteur asynchrone modulo 2 …………………...….87
II-1-3- Décompteurs asynchrones………………………………………..…….89
n
II.2. Compteur asynchrone modulo N < 2 (à cycle régulier)………...…………..89
III- Les compteurs synchrones………..………………………………...……...91
N
III-1- Les compteurs modulo 2 synchrone……………………………..………..91
n
III-2- Compteur synchrone modulo N < 2 (à cycle régulier)………...…………..93
IV- Exemple de CI………………………………………………….………..…94
BIBLIOGRAPHIE………………………………………………………………..108
4
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
A- INTRODUCTION A L’AUTOMATISME
I- Définition :
Un automatisme est un sous-ensemble de machine(s) destiné à remplacer de façon
automatisée une action ou décision habituelle et prédéfinie sans intervention de l'être
humain. Il consiste en l’étude de la commande de systèmes industriels. Les
techniques et méthodes d’automatisation sont en continuelle évolution ; elles font
appel à des technologies : électromécaniques, électronique, pneumatique,
hydraulique. Les automatismes sont présents dans tous les secteurs d’activité
(automobile, médecine, menuiserie, textile, alimentaire, …).
II- Structure d’un système automatisé
Un système automatisé est un système, qui après avoir reçu des informations fournies
par un opérateur peut décider et agir de façon autonome. Un tel système possède une
structure générale composée de trois parties fondamentales qui sont la partie contrôle,
la partie commande et la partie opérative.
5
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
♦ Les actionneurs qui sont des éléments mécaniques : moteur électrique pour
actionner une pompe, vérin hydraulique pour actionner fermer un moule,
vérin pneumatique pour déplacer une tête de marquage.
♦ Les capteurs qui sont des éléments de détection et qui donnent des
informations à la partie commande : détecteurs de passage, capteur de niveau,
capteur de température, capteurs de position sur une vanne.
● La partie commande élabore les ordres pour les actionneurs en fonction des
informations issues des capteurs et des consignes. Cette partie commande peut
être réalisée par des circuits câblés (Circuits intégrés, relais), ou par des
dispositifs programmables (automates programmables industriels (API),
calculateurs, circuits logiques programmables (CLP), microcontrôleurs (µC)).
Elle coordonne trois types de dialogue :
♦ Dialogue avec le processus : commande des actionneurs via les pré-
actionneurs (contacteurs et distributeurs) et acquisitions des signaux des
capteurs rendant compte de l’évolution du processus.
♦ Dialogue avec l’opérateur via le pupitre.
♦ Dialogue avec d’autres parties commandes à travers un réseau.
La partie commande attend l’information (et elle seule) qui doit entraîner l’ordre
suivant, d’où la séquence : Information – ordre – information – ordre - …….
III- Objectifs de l'automatisation
II1-1- Généralités
Les productions industrielles sont de plus en plus automatisées. Les progrès
concernent :
● L’automatisation d’opérations autrefois entièrement manuelles, par exemple les
emballages, les contrôles, etc.
● L’automatisation plus poussée d’opérations déjà partiellement automatisées, par
exemple :
♦ Le passage en automatique de machines semi-automatiques,
6
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
7
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
8
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
9
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
exemple, permet un stockage plus compact et une reproduction plus précise et plus
claire que sous forme analogique. Le bruit, produit par des fluctuations de tension
non désirées, affecte peu les données numériques comparativement aux signaux
analogiques.
Système électronique analogique :
Exemple 1 : Système de sonorisation
Un système de sonorisation, utilisé pour amplifier le son et le transmettre à un vaste
auditoire, est un exemple d'application d'électronique analogique. Le diagramme
d'ensemble de la figure 4 illustre que les ondes sonores, retrouvées dans la nature
sous forme analogique, sont recueillies par un microphone et converties en un signal
de faible tension appelé signal audio. Cette tension varie continuellement alors que
l'intensité et la fréquence du son changent à l'entrée de l'amplificateur linéaire. La
sortie, une reproduction augmentée de la tension d'entrée, est dirigée vers le(s) haut-
parleur(s). Le haut-parleur transforme le signal audio amplifié en ondes sonores
d'intensité largement supérieure à celles captées par le microphone.
11
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Un système optique à diode laser capte les données numériques à partir du disque en
rotation pour les transférer vers le convertisseur numérique-analogique (CNA). Le
CNA transforme les données numériques en un signal analogique, c'est-à-dire une
reproduction électrique de la musique d'origine. Ce signal est amplifié et dirigé vers
le haut- parleur. Un procédé inverse, impliquant l'utilisation d'un convertisseur
analogique- numérique (CAN), est employé pour enregistrer la musique sur le disque
compact.
Exemple 2 : Téléphonie mobile (GSM)
13
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
SYSTEMES DE NUMERATION –
ARITHMETIQUE BINAIRE -CODES
I- Systèmes de numération
Le système de numération binaire est le plus important de ceux utilisés dans les
circuits numériques, bien qu'il ne faille pas pour autant négliger l'importance
d'autres systèmes. Le système décimal revêt de l'importance en raison de son
acceptation universelle pour représenter les grandeurs du monde courant. De ce
fait, il faudra parfois que des valeurs décimales soient converties en valeurs
binaires avant d'être introduites dans le circuit numérique. Par exemple, lorsque
vous composez un nombre décimal sur votre calculatrice (ou sur le clavier de
votre ordinateur), les circuits internes convertissent ce nombre décimal en une
valeur binaire.
De même, il y aura des situations où des valeurs binaires données par un circuit
numérique devront être converties en valeurs décimales pour qu'on puisse les
lire. Par exemple, votre calculatrice (ou votre ordinateur) calcule la réponse à un
problème au moyen du système binaire puis convertit ces réponses en des
valeurs décimales avant de les afficher.
I-1- Système décimal
Le système décimal comprend 10 nombres ou symboles qui sont 0, 1, 2, 3,4, 5,
6, 7, 8, 9 ; en utilisant ces symboles comme chiffres dans un nombre, on parvient
à exprimer n’importe quelle grandeur. Le système décimal, appelé aussi système
à base 10, s’est imposé tout naturellement à l’homme puisque ce dernier possède
dix doigts.
Le système décimal est dit à poids positionnels, en ce sens que la valeur d’un
chiffre dépend de sa position (rang) dans le nombre. Par exemple, le nombre
3 2 1 0
3567 est le résultat de la somme 3. 10 + 5. 10 + 6. 10 + 7. 10 alors le nombre
3567 est écrit dans le système de numération décimal ou encore système à base
10.
14
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
où a i est un chiffre tel que 0 ai b 1, les i sont des entiers positifs et n est
l’exposant de b du chiffre de poids fort. Les bi sont appelés poids ou rang et
indique la grandeur de la quantité représentée.
3 2 1 0
Exemple : (3567)10 310 5 10 6 10 7 10
On note que le chiffre 3 est celui qui a le poids le plus élevé (MSB) et le chiffre
7 a le poids le plus faible (LSB).
I-2- Système binaire
Le système de numération binaire n’est qu’une autre façon de représenter les
quantités. A première vue, ce système semble plus complexe que le décimal ; il
est pourtant plus simple puisqu’il ne possède que deux chiffres. Le binaire est
donc un système à base de 2 dont les deux chiffres binaires, ou bits, sont le 1 et
le 0.
La position du 1 ou du 0 dans un nombre binaire indique son poids positionnel
et détermine sa valeur dans le nombre, tout comme nous l’avons vu pour le
système décimal. Dans un nombre binaire, les poids positionnels correspondent
à des puissances de deux.
Exemple : (1101,011)2 1 23 1 22 0 21 1 20 0 21 1 22 1 23 ;
avec 23 le poids le plus fort et 23 le poids le plus faible.
Ils existent deux autres systèmes de numération très répandus dans les circuits
numériques. II s'agit des systèmes de numération octal (base de 8) et
hexadécimal (base de 16) qui servent tous les deux au même but, soit celui de
constituer un outil efficace pour représenter de gros nombres binaires. Comme
nous le verrons, ces systèmes de numération ont l'avantage d'exprimer les
nombres de façon que leur conversion en binaire, et vice versa, soit très facile.
15
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Pour chacun des systèmes décimal, binaire, octal et hexadécimal, l’ensemble des
symboles possibles est :
* {0, 1, 2, 3, 4, 5, 6, 7, 8, 9} pour le décimal,
* {0, 1} pour le binaire,
* {0, 1, 2, 3, 4, 5, 6, 7} pour l’octal,
* {0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F} pour l’hexadécimal.
Dans un système numérique, il peut arriver que trois ou quatre de ces systèmes
de numération cohabitent, d’où l’importance de pouvoir convertir un système
dans un autre.
II- Changement de base
II-1- Nombres entiers positifs
Conversion d’un nombre de base décimale en un nombre de base b
quelconque
La méthode la plus simple de conversion d’un nombre entier décimal en un
nombre de base b est celle de la division par la base b répétée. Par exemple,
pour convertir le nombre décimal N dans la base b, on commence par diviser N
par b. Chaque nouveau quotient est ensuite divisé par b jusqu’à ce que le
quotient soit 0. Les restes générés par chacune des divisions forment le nombre
N dans la base b. Le premier reste produit devient le bit de poids le plus faible
(LSB) du nombre N dans la base b, alors que le dernier reste produit devient le
bit de poids le plus fort (MSB).
Exemple :
* Convertissez le nombre (45)10 en son équivalent binaire.
16
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
(1101110011)2 = (1563)8
Conversion hexadécimal – binaire et binaire - hexadécimal
La conversion hexadécimal – binaire s’effectue en transformant chaque chiffre
du nombre hexadécimal en son équivalent binaire de quatre chiffres. L’opération
inverse consiste à faire avec le nombre binaire des groupes de quatre bits en
partant du chiffre de poids le plus faible, puis on substitue à chaque groupe son
chiffre hexadécimal équivalent ; au besoin on ajoute des zéros à gauche pour
obtenir un dernier groupe de 4 bits.
Exemple :
* Convertissez (376)16 en binaire.
3 7 6 Chiffre hexadécimal
0011 0111 0110 Equivalent binaire
(376)16 = (001101110110)2
* Convertissez (11101110011)2 en hexadécimal.
0111 0111 0011 Nombre binaire
7 7 3 Equivalent hexadécimal
(11101110011)2 = (773)16
II-2- Nombres fractionnaires
Exemple : Convertissez le nombre décimal 24,3125 en binaire.
Pour convertir la fraction décimale 0,3125 en binaire, on commence par
multiplier 0,3125 par 2. Nous multiplions ensuite la partie fractionnaires de
chaque nouveau produit ainsi crée par 2, jusqu’à ce que le produit fractionnaire
soit 0 ou que le nombre de décimales désiré soit atteint. Les parties entières
générées par les multiplications, forment le nombre binaire. La première retenue
produite devient le MSB et la dernière retenue devient le LSB.
18
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Partie entière
0,3125 × 2 = 0,625 0 MSB
0,625 × 2 = 1,25 1
0,25 × 2 = 0,50 0
0,50 × 2 = 1,00 1 LSB
L’équivalent binaire de (24)10 est (11000)2
L’équivalent binaire de (24,3125)10 est (11000, 0101)2
III- Nombres à virgule flottante
Il faut beaucoup de bits pour représenter des nombres entiers de très grande
valeur. Un autre problème surgit lorsqu’il faut représenter des nombres
possédant une partie entière et une partie fractionnaire, comme 23,5618. Le
système des nombres à virgule flottante, qui repose sur le principe de notation
scientifique, permet de représenter des nombres de très grande ou de très petite
valeur et/ou des nombres possédant une partie entier et une partie fractionnaire
sans augmenter le nombre de bits.
Un nombre à virgule flottante, également appelé nombre réel, comprend deux
parties et un signe. La mantisse est la partie qui représente la grandeur du
nombre à virgule flottante. L’exposant est la partie qui désigne la quantité de
rangs avec laquelle la virgule décimale ou binaire est décalée. Exemple : Soit le
nombre entier décimal 241506800.
La mantisse est 0,2415068 et l’exposant est 9. Un entier exprimé en nombre à
virgule flottante doit être normalisé, en ce sens qu’il faut déplacer la virgule
décimale à la gauche de tous les chiffres afin que la mantisse devienne un
nombre fractionnaire. L’exposant devient alors une puissance de 10. De cette
façon, le nombre à virgule flottante s’écrit :
9
0,2415068 × 10
Pour les nombres à virgule flottante binaires, le format est défini par la norme
ANSI/IEEE 754-1985 selon trois notations : précision simple, précision double
et précision étendue. Leur format est fondamentalement identique, à l’exception
19
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Pour déterminer la valeur d’un nombre binaire déjà écrit en notation à virgule
flottante, on utilise l’approche générale exprimée dans la formule suivante :
S E - 127
Nombre = (-1) (1+F)(2 )
Exemple :
1 10010001 10001110001000000000000
1 145 - 127
Nombre = (-1) (1,10001110001) (2 ) = - 1100011100010000000
V- Arithmétique binaire
IV- 1- Addition binaire
L’addition binaire s’effectue avec les mêmes règles qui s’appliquent à l’addition
des nombres décimaux. Cependant, il n’y a que quatre cas qui peuvent survenir
lorsqu’on additionne deux chiffres binaires et cela quel que soit le rang (cf. table
1). On commence par additionner les bits correspondant au plus petits poids, les
1 de retenue sont considérés comme des nouveaux bits et additionnés avec ceux
de la colonne de poids juste supérieur.
Table 1 :
A B Somme Retenue
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
21
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Pour une machine, par exemple, qui travaille sur 4 bits, elle peut représenter
4
16=2 nombres différents. Deux possibilités s'offrent:
• Les 16 nombres seront considérés comme des entiers non signés. On aura donc
16 nombres positifs allant de 0 à 15.
• Les 16 nombres seront considérés comme des nombres signés. On aura donc 8
nombres positifs allant de 0 à 7 et 8 nombres négatifs allant de -8 à -1.
22
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
n
Machine n bits ≡ 2 Nombres différents
Nombres non signés Nombres signés
n
2 Nombres 2n-1 Négatifs 2n-1 Positifs
n
0→2 -1 -1 → - 2n-1 0 → 2n-1 - 1
Bien que cette notation signe-grandeur soit directe, les calculateurs numériques
n’y ont généralement pas recours, en raison de la complexité des circuits qui
matérialisent cette notation d’où l’utilisation dans ces machines de la notation en
complément à 2 pour représenter les nombres signés.
IV- 3- Notation en complément à 1
Le complément à 1 d’un nombre binaire s’obtient en changeant chaque 0 par 1
et chaque 1 par 0. Autrement dit, en complémentant chaque bit du nombre.
Exemple :
1 0 1 1 0 0 1 0 Nombre binaire
0 1 0 0 1 1 0 1 Complément à 1
IV-4- Notation en complément à 2
Le complément à 2 d’un nombre binaire s’obtient en prenant le complément à 1
de ce nombre et en ajoutant 1 au bit de son rang de poids le plus faible. Exemple
:
10110010 Nombre binaire
01001101 Complément à 1
+ 1 Addition de 1
01001110
Grâce à la notation en complément à 2, les opérations de soustraction deviennent
des opérations d’addition, c’est le cas dans les calculateurs numériques puisqu’
avec les mêmes circuits s’effectuent des soustractions et des additions.
23
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
24
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
ème
4 cas : les deux nombres sont négatifs
C’est le même cas que précédemment, le résultat de la somme codée sera négatif
d’où sa complémentation à 2 pour avoir le résultat final.
Exemple :
-3 1.1101 Complément à 2 de 0011
-7 + 1.1001 Complément à 2 de 0111
-10 1.0110
Le résultat final de l’opération d’addition codée est le complément à 2 de 1.0110
qui est 1.1010
Dans chacun des exemples d’addition et de soustraction que l’on vient d’étudier,
les nombres que l’on a additionnés étaient constitués à la fois d’un bit de signe et
de 4 bits de grandeur. Les réponses aussi comportaient un bit de signe et 4 bits
de grandeur. Toute retenue faite sur le bit de sixième rang était rejetée. De
même, il faut que le résultat de l’opération reste inférieur strictement à (16) 10
pour ne pas avoir un dépassement de capacité.
9 0.1001
+ 80.1000
1.0001
bit de signe
Le bit de signe de la réponse est celui d’un nombre négatif, ce qui est
manifestement une erreur. La réponse devrait être +17. Etant donné que la
grandeur est 17, il faut plus de 4 bits pour l’exprimer, et il y a donc un
dépassement sur le rang du bit de signe.
V- Les principaux codes
Les circuits numériques fonctionnent avec des nombres binaires exprimés sous
une forme ou sous une autre durant leurs opérations internes, malgré que le
monde extérieur soit un monde décimal. Cela implique qu’il faut effectuer
25
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Dans ce code chaque chiffre du nombre décimal doit être codé séparément par
un groupe de 4 bits.
Exemple : 2571 s’écrit dans ce code : 0010 0101 0111 0001
Exemple d’opération arithmétique dans ce code :
27
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Exemple 1 : 47 + 35 = 82
0100 0111
+ 0011 0101
0111 1100
+ 1 0110
1000 0010
On rencontre ici un mot codé qui ne correspond pas à une valeur connue ; il
s’agit des six représentations codées de 4 bits interdites ou non valides. Cette
représentation est apparue parce qu’on a additionné deux chiffres dont la somme
dépasse 9. Pour résoudre ce problème, on ajoute (6)10 = (0110)2 à ce mot codé
inconnu afin de prendre en considération le fait qu’on saute six représentations
codées non valides. Si un report est produit, il sera ajouté à la somme DCB des
chiffres du rang suivant.
Exemple 2 : 95 + 83 = 178
1001 0101
+ 1000 0011
1 0001 1000
+ 0110
0001 0111 1000
Dans le cas où l’addition de deux chiffres donne un report (celui-ci est
additionné avec le chiffre de rang immédiatement à gauche), on ajoute une
correction de (0110)2 au résultat de la somme.
♦ Code majoré de trois (DCB+3)
Le code majoré de trois d’un nombre décimal se trouve de la même manière que
le code DCB, sauf qu’on ajoute trois à chaque chiffre décimal avant d’opérer la
conversion.
28
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Nombre Nombre
8 4 2 1 8 4 2 1
décimal décimal
0 0 0 1 1 5 1 0 0 0
1 0 1 0 0 6 1 0 0 1
2 0 1 0 1 7 1 0 1 0
3 0 1 1 0 8 1 0 1 1
4 0 1 1 1 9 1 1 0 0
29
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Nombre 2 4 2 1 Nombre 2 4 2 1
0 0 0 0 0 5 1 0 1 1
1 0 0 0 1 6 1 1 0 0
2 0 0 1 0 7 1 1 0 1
3 0 0 1 1 8 1 1 1 0
4 0 1 0 0 9 1 1 1 1
30
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
parité paire, chaque groupe de bits reçu est contrôlé pour s’assurer que le total
de 1 dans ce groupe correspond à un nombre pair. Si ce nombre est impair, une
erreur s’est produite.
Le tableau suivant illustre comment les bits de parité sont associés aux nombres
codés en DCB pour les parités paire et impaire.
Parité paire Parité impaire
Bit de parité DCB Bit de parité DCB
0 0000 1 0000
1 0001 0 0001
1 0010 0 0010
0 0011 1 0011
1 0100 0 0100
0 0101 1 0101
0 0110 1 0110
1 0111 0 0111
1 1000 0 1000
0 1001 1 1001
32
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
33
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
a.a 0 (5’)
I- 3- Conséquences directes des axiomes
Idempotence
a E aaa (6)
a.a a (6’)
a 1 1 , a .0 0 (7)
L’élément neutre 1 et l’élément neutre 0 sont uniques.
Loi d’absorption :
- Dans une somme booléenne, un terme absorbe ses multiples.
- Dans un produit booléen, un facteur absorbe tous les facteurs
composés de sommes qui le contiennent.
34
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
L=f(K1, K2)
L=1 si K1=1 et K2=1
Pour réaliser toutes les fonctions logiques, on a besoin de trois fonctions
logiques de base : négation, intersection et la réunion.
Ces fonctions sont représentées par des schémas appelés logigrammes. Ils sont
représentés soient par :
- Les symboles européens actuels (norme CEI : commission
d’électronique internationale)
- Anciens symboles américains (norme MIL)
- Symboles DIN (Deutch Industrie Normes)
II- 2- Table de vérité
L’ensemble des valeurs prises par une fonction logique pour toutes les
combinaisons possibles de ses variables est rangé dans un tableau, appelé table
35
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Ainsi : F a b F a b
FabFab
Dans le cas général de n variables :
n n
a i a i
i1 i1
n n
a
i a i
i1 i1
36
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Remarque :
Concernant la recherche de l’expression d’une fonction à partir du tableau de
vérité de celle-ci. Reprenons l’exemple de la fonction S = a + b
Lorsque la fonction comporte un plus grand nombre de 1 que de 0, il peut être
plus simple de passer par l’intermédiaire de la fonction complémentaire.
Ainsi, pour éviter d’avoir à effectuer la simplification de S, nous pouvons écrire
la fonction complémentaire S puis l’inverser en appliquant le théorème de De
Morgan.
Soit : S a b
Puis : S S a b
II- 4- Formes canoniques
Toute fonction F de n variables prend l’état 1 pour certaines combinaisons des
états de ces variables. Cette fonction peut être représentée dans E par un sous-
ensemble F, union des sous-ensembles élémentaires correspondants chacun à
une combinaison donnant la valeur 1 à la fonction.
II-4-1- Première forme canonique
Ainsi, par correspondance, l’expression algébrique de la fonction F de n
variables pourra toujours se présenter sous la forme de la somme d’un certain
nombre de termes (mintermes) constitués de produit de n variables (pouvant être
complémentées), chacun de ces mintermes étant l’expression correspondant à un
sous-ensemble élémentaire.
Evidemment, la somme sera composée au maximum de C mintermes (avec C =
n
2 ).
Cette expression sera dite première forme canonique de la fonction F.
Exemple :
Soit la fonction F définie par sa table de vérité.
37
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Remarque : une fonction F peut ne pas apparaître sous la forme canonique. Nous
pouvons nous y ramener en homogénéisant l’expression de F.
Ainsi pour :
F a b c a (b b ) (c c ) b c (a a )
Fabcabcabcabcabc
38
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
a f0 f1 f2 f3
0 0 1 0 1
1 0 0 1 1
Le buffer
- Fonction booléenne : a f (a) a
- Table de vérité :
a f (a)
0 0
1 1
- Logigramme :
La construction d’un logigramme est une première étape vers la
réalisation de fonctions logiques sous forme électronique, pneumatique ou
hydraulique.
Les fonctions élémentaires sont représentées par des cellules (portes
logiques) et l’information d’entrée (à gauche) est traitée pour fournir la
sortie (à droite). Le temps de propagation de l’information dans les portes
est supposé infiniment court.
Le circuit intégré 7407 fait partie de la série des circuits intégrés 7400 utilisant
la technologie TTL. Ce circuit est composé de six buffers indépendants
possédant chacun une sortie à collecteur ouvert d'une protection de 30 Volts.
39
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
L’inverseur
- Fonction booléenne : a f (a) a
- Table de vérité :
a f (a)
0 1
1 0
- Logigramme
D’une façon générale, pour les fonctions de n variables les colonnes des fi
comporte C lignes. Il y aura donc N fonctions différentes avec :
C
N=2
Mais C n’est rien d’autres que le nombre de combinaisons des états des
variables, soit :
n
C=2
40
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
41
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
- Logigramme
Produit logique
Elle s’appelle aussi fonction ET, AND, intersection.
- Fonction booléenne : (a, b) f (a, b) a b
- Table de vérité :
a b f
0 0 0
0 1 0
1 0 0
1 1 1
- Logigramme
42
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
L’opérateur NOR
- Fonction booléenne : (a, b) f (a, b) a b a b
- Table de vérité :
a b f
0 0 1
0 1 0
1 0 0
1 1 0
- Logigramme
L’opérateur NAND
43
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
L’opérateur coïncidence
C’est l’opérateur XOR complémenté. Il donne un 0 logique à sa sortie si
exclusivement une seule des entrées est à l’état 1.
44
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
- Logigramme :
Notez que ces portes logiques représentées peuvent avoir plus de deux entrées.
Le nombre de portes dans un circuit intégré dépend du nombre d’entrées dans
ces portes. Dans un circuit intégré, on trouve :
- 4 portes logiques à deux entrées
- 3 portes à trois entrées
- 2 portes à quatre entrées
- 1 porte si plus de quatre entrées
Exemple :
45
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Chronogramme de l’opérateur ET
Chronogramme de l’opérateur ET
46
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Afin d’assurer la réalisation physique d’une fonction logique d’une façon plus
simple, économique, il est nécessaire de chercher l’expression la plus simple de
cette fonction.
Simplifier une expression booléenne revient à réduire :
Le nombre des opérateurs, ou le nombre des entrées sur les opérateurs
réalisant la fonction logique.
La place disponible pour les opérations.
Le nombre des interconnexions (réduire les aléas).
Le temps de propagation de l’information à travers les circuits.
y ab ab ab ab
y a(b b) b(a a)
y a b
y b(a c) ac
47
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
y b(a c) ac aa
y b(a c) a(c a)
y (a c) (a b)
y c a(a b) c aa ab
y c ab
y = c(a+b)
5. Utilisation des distributivités
Ex : y a ab
y (a a)(a b)
yab
II- Méthodes graphiques
II-1- Tables de Karnaugh
La table de Karnaugh est un outil graphique qui permet de simplifier de manière
méthodique des expressions booléennes. Elle ressemble à une table de vérité en
ce sens qu’elle présente toutes les valeurs possibles des variables d’entrée et la
sortie résultante pour chaque valeur. Au lieu d’un arrangement de colonnes et de
lignes comme dans une table de vérité, la table de karnaugh est un tableau de
carrés (cases). Chacun d’entre eux représente une valeur binaire des variables
d’entrée. L’arrangement des cases est conçu pour permettre la simplification
d’une expression donnée en groupant ceux-ci selon des règles précises.
Le nombre de cases d’une table de Karnaugh est égal au nombre total de
combinaisons possibles des variables d’entrées. Pour n variables, le nombre de
n
cases est égal à 2 .
48
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Soit à des cases qui seraient voisines si on rapprochait les bords parallèles
qui limitent le rectangle. C'est-à-dire que chaque case de la ligne du haut
est adjacente à la case correspondante de la ligne du bas et chaque case de
la colonne la plus à gauche est adjacente à la case correspondante de la
colonne la plus à droite. Par exemple, la case a b cd est adjacente à la case
a b cd et à la case a b cd .
Soit encore à des cases symétriques par rapport aux frontières qui
délimitent des carrés de 4 × 4 cases dans le cas d’un nombre de variables
supérieur à 4.
Le but essentiel des tables de Karnaugh est la minimisation des expressions
logiques. Cette minimisation consiste à supprimer les termes superflus, à réduire
le plus possible le nombre des termes utiles ou à réduire le nombre de variables
49
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
50
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Pour simplifier la fonction booléenne, on regroupe les cases "1" pour former
les boucles les plus grandes possibles jusqu’à ce que tous les "1" soient
entourés (un "1" peut être entouré plusieurs fois).
On obtient, après simplification, la fonction suivante :
F(A, B, C, D) B A C C D
ème
3 exemple : il arrive parfois que des combinaisons de variables d’entrées
ne soient pas permises dans une application. Dans le premier chapitre, nous
avons vu que six combinaisons ne sont pas valides dans le code DCB : 1010,
1011, 1100, 1101, 1110, 1111. Comme ces états ne sont pas permis et qu’ils
ne se produiront jamais dans une application fonctionnant avec le code DCB,
51
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
ils peuvent être traités comme des conditions "indifférentes". Ces états
prennent indifféremment la valeur 0 ou 1.
Les termes indifférents peuvent être utilisés pour simplifier d’avantage une
expression booléenne. En effet, on place un X pour chaque terme indifférent
dans la table de Karnaugh. Lorsque les 1 sont groupés, les X qui sont
adjacents à ces 1 peuvent être considérés comme des 1 pour permettre un
groupement de plus grande taille (constitué des 1 et des X). Plus la taille du
groupe est grande, plus le terme qui en découle est simple. Les X non utilisés
sont considérés comme égales à 0.
Soit la fonction F(A, B, C,D) définie par la table de vérité suivante :
Sinon : F(A,B,C,D) = B C D B D A D
52
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Nous rappelons qu’un système combinatoire est caractérisé par le fait qu’à une
combinaison des variables d’entrée correspond une et une seule combinaison des
variables de sortie, qui apparaît après un intervalle de temps appelé temps de
propagation.
53
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
I- Additionneur de base
I-1- Demi-additionneur
Rappelons les règles de base de l’addition binaire :
A B Somme Retenue
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
Equations logiques :
SAB RAB
Logigramme :
54
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Symbole logique :
Table de vérité :
A B Ci S Co
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Equation logique :
S A B Ci Co A B (A B) Ci
Logigramme :
55
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Symbole logique :
56
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Table de vérité :
Cn-1 An Bn Sn Cn
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
57
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Exemple :
A=A1A0, B=B1B0
La sortie de la porte Et indique l’égalité (1) ou l’inégalité (0) de deux nombres.
58
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Inégalité :
En plus de la sortie d’égalité, la plupart des comparateurs à circuit intégré sont
munis de sorties additionnelles indiquant quel nombre binaire est le plus grand.
Une sortie indique la condition lorsque le nombre A est plus grand que le
nombre B (A>B) et une autre sortie indique si le nombre A est plus petit que le
nombre B (A<B), comme l’indique le symbole logique du comparateur de 4 bits
suivant :
Symbole logique :
60
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Si l'on souhaite que la sortie A = B passe à l'état 1 chaque fois que les deux
nombres binaires sont égaux, il suffit de porter l'entrée A = B à l'état 1, l'état
des entrées A < B et A > B étant indéfini.
Si l'on souhaite que la sortie A > B passe à l'état 1 également dans le cas où les
deux nombres binaires sont égaux, il suffit de porter l'entrée A > B à l'état 1 et
de porter les entrées A < B et A = B à l'état 0.
Dans cette configuration de l'état des entrées A > B, A < B et A = B, la sortie A
> B est à l'état 1 lorsque le nombre binaire A est supérieur au nombre binaire B
ou quand ces deux nombres sont égaux. Elle indique donc si A > B.
De même, en portant l'entrée A < B à l'état 1 et les entrées A > B et A = B à
l'état 0, la sortie A < B indique le nombre binaire A est inférieur au nombre
binaire B.
En mettant en série deux comparateurs 7485, on peut comparer deux nombres de
8 bits. Il suffit de relier la sortie A = B du premier comparateur à l'entrée
correspondante du second et de faire de même avec les sorties A > B et A < B.
Les liaisons à effectuer sont indiquées sur la figure suivante :
Comparateur LSB Comparateur MSB
62
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Symbole logique :
Table de vérité :
Entrées Sorties
0 1 A3 A2 A1 A0 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 1 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1
0 0 0 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1
0 0 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1
0 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1
0 0 1 0 0 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1
0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1
0 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1
0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1
0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1
0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1
0 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1
0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0
0 1 X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
1 0 X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
1 1 X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
63
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Brochage :
Décodeur DCB-décimal :
C’est un décodeur 4 lignes d’entrée et 10 lignes de sortie ou décodeur 1 parmi
10.
Exemple : 74HC42 est un décodeur DCB décimale.
64
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
65
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
V- Codeurs
Un codeur est un circuit logique combinatoire effectuant la fonction inverse du
n
décodeur. C’est un circuit à 2 entrées dont une seule est active et qui délivre sur
n sorties le numéro codé de cette entrée.
Codeur décimal-DCB :
Ce type de codeur possède 10 entrées (un pour chaque chiffre décimal) et 4
sorties qui correspondent au code DCB. Il s’agit d’un codeur 10 lignes de sorties
et 4 lignes de base.
Le numéro de l’entrée active est codé en DCB sur 4 bits, sa table de vérité est la
suivante :
Entrées Sorties
E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 S0 S1 S2 S3
1 0 0 0 0 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 0 0 0 0 0 1
0 0 1 0 0 0 0 0 0 0 0 0 1 0
0 0 0 1 0 0 0 0 0 0 0 0 1 1
0 0 0 0 1 0 0 0 0 0 0 1 0 0
0 0 0 0 0 1 0 0 0 0 0 1 0 1
0 0 0 0 0 0 1 0 0 0 0 1 1 0
0 0 0 0 0 0 0 1 0 0 0 1 1 1
0 0 0 0 0 0 0 0 1 0 1 0 0 0
0 0 0 0 0 0 0 0 0 1 1 0 0 1
L’état de sortie pour la valeur 0 codée par 0000 s’obtient dans le cas où aucune
entrée n’est activée et dans le cas où l’entrée E0 qui est activée, alors pour faire
la différence entre les deux, on ajoute un signal supplémentaire de contrôle qui
est active à 1 si l’une des 10 entrées passe au niveau 1.
Codeur de priorité :
C’est un codeur qui produit la même fonction de codage de base discuté
précédemment. Un codeur muni d’une fonction de priorité produit une sortie
66
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
binaire ou DCB qui correspond à l’entrée du chiffre décimal le plus élevé d’état
valide et ignore toutes les autres entrées valides des valeurs inférieures.
Exemple : Codeur de priorité 74F148 (8 vers 3).
C’est un codeur possédant 8 entrées d’état valide au niveau Bas et 3 sorties
binaires d’état valide au niveau Bas. Il possède une entrée de validation E1 qui
est active au niveau Bas. Le circuit comporte aussi une sortie de validation E0
utilisée comme extension dans certains montages et une sortie GS qui indique
qu’au moins une entrée est valide.
Symbole logique :
Table de vérité :
Entées Sorties
E1 e0 e1 e2 e3 e4 e5 e6 e7 A2 A1 A0 GS E0
1 X X X X X X X X 1 1 1 1 1
0 1 1 1 1 1 1 1 1 1 1 1 1 0
0 X X X X X X X 0 0 0 0 0 1
0 X X X X X X 0 1 0 1 1 0 1
0 X X X X X 0 1 1 0 0 0 0 1
0 X X X X 0 1 1 1 0 1 1 0 1
0 X X X 0 1 1 1 1 1 0 0 0 1
0 X X 0 1 1 1 1 1 1 1 1 0 1
0 X 0 1 1 1 1 1 1 1 0 0 0 1
0 0 1 1 1 1 1 1 1 1 1 1 0 1
67
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
VI- Multiplexeurs
Un multiplexeur est un composant permettant d’acheminer les informations
numériques de plusieurs sources sur une seule ligne, afin de les transmettre vers
n
une destination commune. C’est un circuit à 2 entrées d’information, n entrées
d’adresses et une sortie. L’entrée d’information sélectionnée à la sortie est celle
dont le rang correspond à l’équivalent binaire de l’adresse sélectionnée.
Exemple : multiplexeur 1 parmi 4
Symbole logique :
Table de vérité :
Entrées de sélection Sortie
S1 S0 Y
0 0 D0
0 1 D1
1 0 D2
1 1 D3
Expression logique :
68
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Logigramme :
Multiplexeur MSI :
Parmi les multiplexeurs disponibles en circuit intégrés, il existe le 74HC157,
tout comme sa version LS, contient quatre multiplexeurs à deux entrées
séparées, de même pour le 4019, le 74HC150 à seize entrées de données, le
74HC153 qui est un double multiplexeur à quatre entrées et le 74HC151 à huit
entrées de données.
Symbole logique du 74HC151 :
Table de vérité :
Val S2 S1 S0 Y
1 X X X 0
0 0 0 0 D0
0 0 0 1 D1
0 0 1 0 D2
0 0 1 1 D3
0 1 0 0 D4
0 1 0 1 D5
0 1 1 0 D6
0 1 1 1 D7
69
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Brochage du 4019 :
VII- Démultiplexeurs
Le démultiplexeur réalise la fonction inverse d’un multiplexeur : il aiguille une
seule entrée vers une sortie parmi plusieurs.
Exemple :
Le circuit intégré 74LS139 contient deux démultiplexeurs à 4 voies. Chacun
d'eux possède 2 entrées de sélection A et B, une entrée de données G et 4 sorties
(Y0 à Y3). Le brochage et la table de vérité de ce circuit sont représentés ci-
dessous.
70
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
71
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
72
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
73
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Les systèmes séquentiels synchrones : dont l’évolution est contrôlée par un
signal d’horloge externe. On connaît les instants où l’on peut lire les sorties et
on connaît le temps de réponse du système. Les éléments de mémorisation sont
des bascules.
Les systèmes séquentiels asynchrones : le changement d'état des sorties
n'est contrôlé par aucune entrée particulière à l'inverse d'un circuit synchrone.
La fonction de mémorisation est réalisée par de simples boucles de rétroaction.
L'évolution des états ne dépend donc que des modifications intervenant sur les
entrées Xi de la machine.
Comme illustré sur les deux figures ci-dessous, ces systèmes séquentiels
peuvent donc être représentés par deux modèles différents :
74
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
75
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
LES BASCULES
Les bascules sont des circuits logiques séquentiels à deux états de sortie qui
dépendent de l’état des entrées et éventuellement de l’état antérieur lorsqu’il y’a
changement d’état. On les appelle aussi mémoire élémentaire. La bascule
possède deux sorties complémentaires Q et Q . Par convention l’état de la
bascule est l’état de la sortie Q.
- Lorsque Q = 1, on dit que la bascule est à 1 et qu’on a stocké
l’information 1.
- Lorsque Q = 0, on dit que la bascule est à 0 et qu’on a stocké
l’information 0.
I- La bascule élémentaire R S
Table de vérité :
La bascule RS a deux états stables Q=1 ou Q=0.
Si on applique aucun signal sur les entrées R et S (R=S=0), la bascule
conserve son état précédent.
Si on applique un signal sur l’entrée S (S=1), en maintenant R=0, la
bascule passe à 1 quelque soit son état antérieur, et y reste après
disparition de S.
Si on impose R=1 avec S=0, la sortie Q de la bascule passe à 0 quel que
soit son état antérieur et y reste après disparition de R.
Enfin, l’application simultanée d’un signal sur les deux entrées R et S, ce
qui correspond à vouloir mettre simultanément la bascule à 1 et à 0, est
sans signification et normalement interdit.
Le cahier des charges de la bascule RS ainsi défini conduit à la table de
vérité ci-dessous :
76
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
S R Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 Interdit
R S Q- Q+ Fonction RS Q- 0 1
0 0 0 0 Mémoire 00 0 1
0 0 1 1 Mémoire 01 1 1
0 1 0 1 Mise à 1 11 Φ Φ
0 1 1 1 Mise à 1 10 0 0
1 0 0 0 Mise à 0
1 0 1 0 Mise à 0
1 1 0 Φ Interdit
1 1 0 Φ Interdit
Equation logique : Q+ = S + RQ−
Q+ = S + RQ−
Q+ = S . RQ−
77
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Logigramme :
78
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
0 0 Qn
0 1 Qn
1 0 0
1 1 1
79
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Symbole logique :
80
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Table de vérité :
H D Qn+1
0 Φ Qn
1 Φ Qn
0 0
1 1
Exemple :
II- 3- La bascule JK
C’est une bascule synchrone (le plus souvent sur front) disposant de deux
entrées respectivement appelées J et K. J sert à la mise à 1 et l’entrée K à la mise
à 0.
81
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Table de vérité :
H J K Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 Qn
82
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Exemple :
II-4- Bascule T
C’est une bascule qui change d’état à chaque impulsion de la commande du
signal d’horloge. Elle est réalisée à partir d’une bascule D en reliant l’entrée D à
la sortie Q . Ou à partir de la bascule JK en reliant les entrées J et K avec le Vcc
comme représenté sur la figure ci-dessous.
83
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Remarque :
Si le signal de commande est périodique de période tH, le signal de sortie est
également périodique mais de période 2 tH.
Ce mode de fonctionnement réalise un diviseur de fréquence. L’équation de
fonctionnement est donnée par : Qt+ = Q t
II. 5. Bascule RSH maître-esclave
La structure maître-esclave est une structure à deux bascules synchrones. Le
maître qui reçoit les entrées et l’esclave qui délivre les sorties complémentaires
Q et Q .
Le maître reçoit le signal d’horloge H et l’esclave reçoit le signal d’horloge
complémentaire H .
Quand H=1, les sorties X et X du maître prennent les valeurs imposées par
l’état de S et R. A ce moment H =0, l’esclave est déconnecté du maître et
garde sur Q, en mémoire, l’information reçue précédemment.
Dès que H tombe à zéro, X et X n’évoluent plus, mais comme H =1,
l’esclave inscrit en sortie les valeurs déterminées par X et X .
Schéma symbolique avec deux bascules JK :
84
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Exemple :
85
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
LES COMPTEURS
I- Définitions– Généralités
Les compteurs sont des assemblages d’une ou plusieurs bascules et d’un
système combinatoire comportant une seule variable indépendante : le signal
d’horloge H. Ce sont donc des systèmes à mémoire car ils se souviennent de
nombre d’impulsions d’horloge qui ont été appliquées à leurs entrées.
Un compteur modulo N est un système séquentiel possédant N états stables, et
pouvant passer de l’un à l’autre sous l’influence d’impulsions appliquées à son
entrée. Un compteur modulo N passera donc successivement par N états. Un
compteur binaire naturel comptera donc de 0 à N−1.
Le graphe suivant présente les différents états parcourus par un compteur
modulo 8.
Nous avons vu dans le chapitre précédent comment réaliser une division par
deux à l’aide de bascules JK et de bascule D qui n’est autre que le
fonctionnement de la bascule T. En cascadant des bascules JK ou des bascules D
montées en diviseurs de fréquence, on peut donc réaliser un compteur dont le
modulo dépendra du nombre de bascules.
* Avec les bascules JK, on connecte les entrées JK des bascules à 1,
pratiquement avec le Vcc.
* Avec les bascules D, on connecte, pour toutes les bascules l’entrée D avec Q.
N
II-1-2- Réalisation d’un compteur asynchrone modulo 2
On obtient un tel compteur en mettant en série N diviseurs par deux tel que seule
la première bascule est attaquée par le signal d’horloge H, et la sortie de la
bascule de rang i-1 sert d’horloge à la bascule de rang i.
Exemple : N=4, Compteur asynchrone modulo 16 à 4 bits (compte de 0 à
15). a/ Réalisation à l’aide de bascules JK
Fonctionnement :
– J=K=1 ; toutes les bascules commutent sur des fronts descendants ;
– la bascule A commute à chaque front descendant du signal d’horloge ;
– la sortie de la bascule 1 sert d’horloge pour la bascule 2. B commute chaque
fois que A passe de 1 à 0 ;
87
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
N° D C B A
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
. . . . .
. . . . .
. . . . .
14 1 1 1 0
15 1 1 1 1
ème
Après la 15 impulsion, les bascules sont dans la condition 1111. Quand la
ème
16 impulsion arrive, le compteur affiche 0000 : un nouveau cycle commence.
c/ Chronogramme
88
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Chronogramme :
n
II.2. Compteur asynchrone moduloN < 2 (à cycle régulier)
Méthode :
Pour réaliser un compteur ou un décompteur dont le cycle n’est pas une
puissance de 2, la seule solution est d’agir sur l’entrée « Clear » lorsque la
89
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
0 1 0 1 Q1Q0 00 01 11 10
Q2
0 1 1 1 0 1 1 1 1
1 0 0 1 1 1 1 X 0
1 0 1 1 F= 2 1
1 1 0 0 ► RAZ
1 1 1 x
Après avoir réalisé le compteur modulo 8, il faut donc lier les sorties Q 1 et Q2
des bascules 1 et 2 aux entrées d’une porte NAND et la sortie de la porte aux
entrées « Clear » des bascules. Dès que la sortie de la porte NAND passe à 0
(Clear active à 0), les bascules sont forcées à 0 : le compteur se remet à compter
à partir de 0.
90
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Au cas où les entrées Clear des bascules ne sont pas inversées, on utilise
une porte ET logique (AND) au lieu du NON ET(NAND).
Q2Q1Q0 = 110 est un état temporaire. Il existe mais pendant une durée très
courte. C’est un état indésirable que l’on nomme parfois glitch.
Chronogramme :
91
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Qn Qn+1 J K
0 0 0 X
0 1 1 X
1 0 X 1
1 1 X 0
J0 = K0 =1
92
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Bascule 1 :Q1
Q1Q0 00 01 11 10 Q1Q0 00 01 11 10
Q2 Q2
0 0 1 X X 0 X X 1 0
1 0 1 X X 1 X X 1 0
J1 = K1 = Q0
Bascule 2 : Q2
Q1Q0 00 01 11 10 Q1Q0 00 01 11 10
Q2 Q2
0 0 0 1 0 0 X X X X
1 X X X X 1 0 0 1 0
J2 = K2 = Q0Q1 = J1Q1
Réalisation :
93
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Méthode de synthèse directe utilisant les tableaux de karnaugh.
Pour réaliser un compteur synchrone modulo 13 par exemple, les états 13, 14 et
15 seront représentés par des états indéfinis.
Méthode d’interruption par les entrées « Clear » des bascules.
Schéma interne :
94
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
REGISTRES A DECALAGE
95
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Exemple :
Illustrez les états d’un registre de 5 bits en réponse aux formes d’onde de
l’entrée et du signal d’horloge. Le registre est initialement à l’état 0.
Symbole logique :
Exemple :
Illustrer les états d’un registre de 4 bits (SRG4) en réponse aux formes d’onde
d’entrée et de signal d’horloge suivants :
96
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Exemple :
L’élément 74HC164 est un exemple de CI contenant un registre à décalage à
deux entrée série et huit sorties parallèles ayant une entrée d'horloge (CK) et
une entrée asynchrone de remise à zéro générale prioritaire (CLR).
Les appellations Q1n, Q2n, Q3n, etc... signifient que la sortie considérée
possède l'état que possédait la bascule précédente avant l’impulsion d'horloge.
Par exemple, dans la 3ème ligne de la table (lorsque A et B sont à 1), nous lisons
dans la colonne Q2 l'état Q1n, cela signifie donc que Q2 est à l'état où était Q1
avant l’impulsion d'horloge qui a fait passer Q1 à 1.
IV- Registres à décalage de type entrées parallèles / sortie série
Dans un registre à entrées de données parallèles, les bits sont simultanément
placés dans leurs étages respectifs à partir de lignes parallèles et non l’un après
l’autre sur une seule ligne comme avec une entrée série. Une fois toutes les
données stockées, elles peuvent être retirées en série de la même façon que celle
décrite au §.II.
97
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Symbole logique :
Exemple :
Illustrer la forme d’onde de sortie du registre de 4 bits en réponse aux formes
d’onde des entrées de données parallèles, du signal d’horloge et de Décalage /
INIT, représentées à la figure suivante :
98
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
100
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
101
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
102
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
5- Quels sont les circuits intégrés à proposer pour chaque bloc pour une
réalisation pratique
Exemple 2 : Volets roulants
Soit un système qui permet de gérer automatiquement la montée ou la descente
de volets roulants. Il peut fonctionner en mode automatique (A=0) ou manuel
(A=1).
En mode automatique, les volets roulants sont montés ou descendus
en fonction de l’éclairement détecté (Jour ou Nuit). S’il y a
103
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
104
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
Exemple 4 : Monte-charge
- pour les charges comprises entre 20 et 80 kg, les contacts a et b sont activés
et le monte-charge peut fonctionner ;
- pour les charges supérieures à 80 kg, les trois contacts sont activés et le
monte-charge ne peut fonctionner.
1- Déterminer les entrées et sortie.
2- Donner la table de vérité
3- Donner le logigramme
107
Université Mohammed V de Rabat
Ecole Supérieure de Technologie de Salé
Professeur Mohamed SBIHI
BIBLIOGRAPHIE
ème
Systèmes numériques, concepts et applications, 7 Edition, Thomas L.
Floyd.
ème
Introduction aux circuits logiques, 2 Edition, Letocha.
Analyse et synthèse des systèmes logiques, Dunod, D. Mange.
Cours et problèmes d’électronique numérique, Ellipses, Jean-Claude Lafont,
Jean-Paul Vabre.
Pratique de l’électronique numérique, Dunod, Pierre Pelloso.
108