Académique Documents
Professionnel Documents
Culture Documents
Cours Num1
Cours Num1
NOTIONS FONDAMENTALES
Conditions de sécurité
D = f(P, C, F, L)
1
Nous pouvons exprimer la fonction D par un texte comportant des ET et
des OU
ET
si les feux sont allumés ET qu'il fait nuit
OU
si les feux sont éteints ET qu'il fait jour
Algèbre de Boole
(détermination des fonctions logiques)
X Y OU
0 0 0
0 1 1
1 0 1
1 1 1
2
Table de vérité de la fonction OU
Vs = Ve si I1 ou I2 est fermé
Vs = 0 si I1 et I2 sont ouverts
x s
X Y ET
0 0 0
0 1 0
1 0 0
1 1 1
Table de vérité de la fonction ET
I1 I2
Ve Vs
3
x s
+5V
X = 0 NON X = 1
X = 1 NON X = 0
X NON X
0 1
1 0
La fonction NON ne peut pas être réalisée avec des diodes. Considérons un
transistor et le diagramme de sortie Ic = f(Vce):
4
E
RB RC
IC
E/Rc Saturation
Blocage
E VCE
Cherchons alors la valeur de Rb pour laquelle le transistor est saturé. Pour ce faire
on confond le point de saturation avec le point d'intersection de la droite de charge
et de l'axe Ic.
Rb = ßRc
Donc pour tout Rb tel que Rb ≤ ßRc on a Vce = 0
Dans ces conditions le transistor se comporte comme un interrupteur ouvert.
5
A l'inverse, si Ib = 0 c'est à dire si l'on déconnecte Rb de l'alimentation E, alors Ic =
0 et par conséquent Vce = E. On est au point de blocage. Le transistor se comporte
alors comme un interrupteur fermé.
RC
RB
S = X (5V ou 0V)
X = 0V ou 5V
X Y Z ET OU
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 0 1
1 0 0 0 1
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
A partir des fonctions ET, OU et NON on peut définir n'importe quelle fonction
aussi complexe soit elle.
6
Pour simplifier les montages d'autres fonctions ont été définies et existent
précablées, ce sont :
X Y OU NOR
0 0 0 1
0 1 1 0
1 0 1 0
1 1 1 0
Table de vérité de la fonction NOR
X Y ET NAND
0 0 0 1
0 1 0 1
1 0 0 1
1 1 1 0
Table de vérité de la fonction NAND
7
La fonction OU EXCLUSIF
f(X,Y)= X⊗Y
X Y OU EXCLUSIF
0 0 0
0 1 1
1 0 1
1 1 0
X Y Z f(X,Y,Z)
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 0
8
X Y Z f(X,Y,Z)
0 0 0 0
0 0 1 *
0 1 0 1
0 1 1 0
1 0 0 *
1 0 1 1
1 1 0 0
1 1 1 1
9
Propriétés des opérateurs ET, OU et NON.
X=X
X+0 =X
1 variable X•0 =0
X+1 =1
X•1 =X
X+X=X
X•X=X
X+X=1
X+X=1 X.X=0
2 variables X + Y = Y + X COMMUTATIVITE
X•Y =Y•X
3 variables X+Y+Z=(X+Y)+Z = X+(Y+Z) ASSOCIATIVITE
X•Y•Z= (X•Y)•Z = X•(Y•Z)
3 variables X•(Y+Z) = X•Y + X•Z DISTRIBUTIVITE
X+ (Y•Z) = (X+Y)•(X+Z)
Il existe d'autre part des théorèmes généraux qui permettent la manipulation des
fonctions logiques:
Théorème de De Morgan
X+Y+Z+....=X.Y.Z....
X.Y.Z....=X+Y+Z+...
Théorème de Shannon
f(X,Y,Z,+,.)=f(X,Y,Z,.,+)
f(X,Y,Z,+,•) = f(X,Y,Z,•,+)
11
Une fonction quelconque peut s'exprimer avec les seuls opérateurs ET, OU et NON.
1 - ECRITURE CANONIQUE
2 - METHODE DE KARNAUGH
1 - ECRITURE CANONIQUE
Cela peut se faire en utilisant des fonctions produits ou des fonctions sommes. Nous
allons traiter cette méthode dans le cas de trois variables X, Y et Z, ce qui nous
donne 8 combinaisons possibles.
a) Fonctions produits
Pour chacune des 8 combinaisons possibles on définit une fonction Pi égale au ET
des variables X ou X, Y ou Y et Z ou Z. On a donc 8 fonctions Pi qui sont :
P0 = X.Y.Z, P1 = X.Y.Z, P2 = X.Y.Z, P3 = X.Y.Z, P4 = X.Y.Z, P5 = X.Y.Z,
P6 = X.Y.Z, P7 = X.Y.Z
On obtient alors le tableau suivant :
P0 P1 P2 P3 P4 P5 P6 P7
12
=P1+P3+P4=X.Y.Z+X.Y.Z+X.Y.Z
= Somme canonique des produits
b) Fonctions sommes
Pour chacune des 8 combinaisons possibles on définit une fonction Si égale au OU
des variables X ou X, Y ou Y et Z ou Z. On a donc 8 fonctions Si qui sont :
S0 S1 S2 S3 S4 S5 S6 S7
F X Y Z X +Y + Z X +Y + Z X +Y + Z X + Y + Z X + Y + Z X + Y + Z X + Y + Z X + Y + Z
0 0 0 0 0 1 1 1 1 1 1 1
1 0 0 1 1 0 1 1 1 1 1 1
0 0 1 0 1 1 0 1 1 1 1 1
1 0 1 1 1 1 1 0 1 1 1 1
1 1 0 0 1 1 1 1 0 1 1 1
0 1 0 1 1 1 1 1 1 0 1 1
0 1 1 0 1 1 1 1 1 1 0 1
0 1 1 1 1 1 1 1 1 1 1 0
C'est en général la première forme canonique (somme des produits) qui est la
plus utilisée.
Cependant le résultat n'est pas sous la forme la plus simple. Il faut donc simplifier
l'expression de la fonction.
13
La simplification à l'aide de l'algèbre de Boole est en général malaisée car elle
suppose des astuces de calcul.
1 - METHODE DE KARNAUGH
a.X + a.X = a
Il s'agit d'une méthode graphique qui consiste à mettre en évidence tous les termes
produits d'une fonction qui ne diffèrent que par l'état d'une seule variable. On
appelle ces termes les termes adjacents. Par exemple, dans le cas de 4 variables les
deux produits
X.Y.Z.T et X.Y.Z.T
14
a) Exemples
00 01 11 10 XY
0
1
Z
Il faut noter que l'on ne change q'une seule variable en passant d'une case à la
suivante.
00 01 11 10 XY
00
01
11
10
ZT
15
b) Passage au tableau de Karnaugh
Le passage est très simple. Il consiste à écrire des 1 dans les cases du tableau de
Karnaugh qui correspondent aux combinaisons où la fonction vaut 1. Dans toutes
les autres cases on mettra des 0.
Pour mieux comprendre réalisons un exemple d'une fonction de 4 variables.
Soit la table de vérité de la fonction, F, suivante:
X Y Z T F
0 0 0 0 1
0 0 0 1 0
0 0 1 0 1
0 0 1 1 0
0 1 0 0 0
0 1 0 1 1
0 1 1 0 0
0 1 1 1 0
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 0
1 1 1 1 0
00 01 11 10 XY
00 1 0 0 1
01 0 1 1 1
11 0 0 0 1
10 1 0 0 1
ZT
16
On procède ensuite de la manière suivante :
a) on réalise les groupements de termes adjacents égaux à 1. Attention on ne peut
les grouper q'en un multiple de 2. On essaie d'avoir le minimum de groupements.
Les mêmes termes peuvent participer à plusieurs groupements (car x + x + x = x)
2. Dans un groupement de deux termes on élimine la variable qui a changé d'état.
On ne conserve alors que le produit des variables qui n'ont pas changé
3. idem pour les groupement de 4 termes ou de 8 termes.
4. L'expression logique finale de la fonction F est la réunion (OU) des groupements
après l'élimination des variables qui avaient changé d'état.
00 01 11 10 XY
00 1 0 0 1
01 0 1 1 1
11 0 0 0 1
10 1 0 0 1
ZT
17
SYMBOLES GRAPHIQUES DES FONCTIONS LOGIQUES
NON, NOT x x
a
ET, AND ab
b
a
OU, OR a+b
b
a
NON ET, NAND ab
b
a
NON OU, NOR a+b
b
SEPARATEUR,
BUFFER x x
a
OU EXCLUSIF, ⊕b
a⊕
XOR b
18
LES DIFFERENTES FACONS DE REPRESENTER
LES NOMBRES
Base 2
Base 8
Base 10
Base 16
BCD (Décimal codé binaire)
En base 2 il s'écrira ;
On voit bien qu'en base 2 on ne pourra pas représenter tous les nombres et que la
précision dépendra du nombre de bit utilisés pour représenter l'information. Par
ailleurs, il n'y a pas que les nombres à représenter. Il y a aussi toutes sortes de
caractères , alphabet, symboles de calculs divers (+,-,x, ÷, ...) , signes de
ponctuation (, ; : ! ? .....)ainsi que des caractères dits de service.
Il existe un certain nombre de codes mais il en est un qui est très utilisé, c'est le
code ASCII (= CCITT N° 5) qui est un code à 7 bits.
b6 b5 b4 b3 b2 b1 b0
chiffre 1 1 1 0 0 0 0 1
chiffre 9 1 1 0 1 0 0 1
•
•
lettre e 0 1 1 1 0 1 0
signe + 0 1 0 1 1 0 1
•
•
Un des problèmes qui se pose souvent est le changement de code. Nous allons
indiquer la procédure en utilisant l'exemple de la conversion de binaire en BCD. Le
BCD est un code qui permet de gérer les afficheurs.
20
Décimal Binaire BCD
b3 b2 b1 b0 d7 d6 d5 d4 d3 d2 d1 d0
0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 0 0 0 0 0 0 1
2 0 0 1 0 0 0 0 0 0 0 1 0
3 0 0 1 1 0 0 0 0 0 0 1 1
4 0 1 0 0 0 0 0 0 0 1 0 0
5 0 1 0 1 0 0 0 0 0 1 0 1
6 0 1 1 0 0 0 0 0 0 1 1 0
7 0 1 1 1 0 0 0 0 0 1 1 1
8 1 0 0 0 0 0 0 0 1 0 0 0
9 1 0 0 1 0 0 0 0 1 0 0 1
10 1 0 1 0 0 0 0 1 0 0 0 0
11 1 0 1 1 0 0 0 1 0 0 0 1
12 1 1 0 0 0 0 0 1 0 0 1 0
13 1 1 0 1 0 0 0 1 0 0 1 1
14 1 1 1 0 0 0 0 1 0 1 0 0
15 1 1 1 1 0 0 0 1 0 1 0 1
Pour résoudre ce changement de code (transcodage) nous allons utiliser la méthode
de Karnaugh.
Dans ce système les variables sont les colonnes b0 à b3 et chaque colonne d0 à d7
est une fonction qu'il faut évaluer.
00 01 11 10 b3b2
00 0 0 1 0
01 0 0 1 0
11 1 1 0 0
10 1 1 0 0
b1b0
21
d1 = b1 b 3 + b1 b2 b 3
b3
b1 d1
b2
De même:
d 2 = b 2 b 3 + b1 b 2
d 3 = b1 b 2 b 3
d 4 = b 2 b3 + b1 b 3
•
•
•
22
OPERATIONS ARITHMETIQUES
A - Représentation des nombres
On voit tout de suite que pour représenter un grand nombre entier on aura besoin
d'un très grand nombre de bits
A2 - Nombre signés : ± N
Il va falloir attibuer 1 bit pour le signe. Le nombre signé sera donc sous la forme:
• Signe + valeur 0
• Signe - valeur 1
23
Signe Binaire Décimal
0 0 0 +0
0 0 1 +1
0 1 0 +2
0 1 1 +3
1 0 0 -0
1 0 1 -1
1 1 0 -2
1 1 1 -3
A' + A = 2n - 1
Cela équivaut donc pour trouver le nombre A' à inverser tous les bits du nombre A.
24
A →→ a n−1a n− 2 .......a 1a 0
+
A' →→ a n−1 a n −2 ......a1 a 0
1 1 .... 1 1
A + A" = 2n
= 2n 0 0 .... 0 0
25
Vérification :
+1 -1
+2 -2
+2 est représenté par: 010
Son inverse (complément à 2) est: 110 (c.à.d. 101 + 1)
Ce qui est important c'est que le 0 n'a plus qu'une seule représentation.
S 22 21 20 2-1 2-2
0 1 1 0 1 0
⇓ ⇓ ⇓ ⇓
+ 6 0,5
Le bit de signe étant égal à 1 il s'agit d'un nombre négatif. Afin de trouver sa valeur
absolue je cherche son opposé c'est à dire que je calcule son complément à 2.
C'est: 000011
S 22 21 20 2-1 2-2
0 0 0 0 1 1
⇓ ⇓ ⇓ ⇓
+ 0 0,75
S Nombre
2 ⇒ 0 010
3 ⇒ 0 011
5 ⇐ 0 101
S Nombre
2 ⇒ 0 010
-3 ⇒ 1 101 Compl. à 2 de +3
-1 ⇐ 1 111
27
REALISATION ELECTRIQUE DES FONCTIONS LOGIQUES
Les fonctions logiques, comme nous l'avons déjà vu, peuvent être réalisées avec des
résistances, des diodes et/ou des transistors.
+5V
S
E1
E2
+5V
E1
E2
S
28
Si elle est réalisée en éléments discrets, une porte logique a une taille de plusieurs
centimètres carrés.
En 1965, sont apparus les premiers circuits intégrés. Il s'agit de boitiers qui
comportent un certain nombre de broches. Les boitiers les plus courants comportent
14, 16, 18, 20, 24, 28, 40 broches disposées en deux rangées parallèles.
Un boitier 14 broches (très courant) mesure 20 x 8 mm2.
+ Vcc
14 8
Repère
1 7
Masse
Série standard Famille Type de boitier
}
}
}
SN 74 LS 00 N
}
29
On classe les circuits selon leur densité d'intégration. C'est donc quelquechose qui a
évolué avec le temps.
Ce sont :
La famille TTL
Pendant longtemps la plus développée. Elle cosntitue un standard. Ses
caractéristique s moyennes sont :
30
La famille ECL (Emitter Coupled Logic)
Les transistors ne travaillent pas dans le régime bloqué-saturé. Ils travaillent dans le
régime linéaire. C'est une logique extrêmement rapide (≤ 1 ns) mais elle pose de
gros problèmes d'interconnexions.
La famille MOS (Metal Oxyde Semiconductor)
Du fait de la petite taille des transistors l'échelle d'intégration est extrêmement
élevée. La consommation est aussi très faible. Elle est cependant un peu plus lente
que la TTL la plus rapide.
Convention logique
2 possibilités
0V 0 logique
Logique positive
5V 1 logique
0V 1 logique
Logique négative
5V 0 logique
31
Différents types de portes
+5V
E1
E2
S
+ V 5V
(potentiel de charge)
Etage de sortie
de la porte
32
Le potentiel de charge peut être soit le potentiel d'alimentation (5V) soit une
tension plus élevée (≤ 30V). Un courant assez important peut être débité (~ 40-100
mA).
Fonction ET cablée
On connecte toutes les sorties entre elles et l'on met en commun le circuit de charge.
a b Sortie
bloqué bloqué Vcc
saturé bloqué 0
bloqué saturé 0
saturé saturé 0
S
a
Etage de sortie
de la porte 1
b
Etage de sortie
de la porte 2
33
Porte à sortie 3 états
A Y
C
Utilisation
Y
A
C
34
Portes à entrées trigger de Schmitt
Signal d'entrée
Zone de basculement de
Zone de basculement de Signal d'entrée l'état 1 vers l'état 0
l'état 1 vers l'état 0
Zone de basculement de
l'état 0 vers l'état 1
Signal de sortie
Signal de sortie
35
LES SYSTEMES LOGIQUES
1 - Systèmes combinatoires
On ne regarde que les états des sorties à l'équilibre, c'est à dire indépendamment du
temps. On s'arrange simplement pour que les données aient le temps de se propager
à travers les portes.
L'état des sorties ne dépend que de l'état des entrées.
2 - Systèmes séquentiels
Le fonctionnement dépend du temps. L'état final qui est stable dépend de l'ordre
dans lequel les signaux sont appliqués.
15 A3
13 A2 85
12 A1
10 A>B 5
A0
A=B 6 Résultats
1
B3 A<B 7
14 B2
11 B1
9 B0
A>BIN
A<BIN
A=BIN
4 3 2
Entrées de cascadage
Ce circuit peut être utilisé seul ou associé avec d'autres boitiers identiques
pour comparer des mots de plus de 4 bits. Dans le cas ou le boitier est
isolé (c'est à dire que l'on ne compare que des mots de 4 bits) les entrées
de cascadage doivent être connectées comme suit :
1
A0
A=B 6
} Sortie comparée
de A et de B
}
B3 A<B 7
14 B2
B 11 B1
9 B0
A>BIN
A<BIN
A=BIN
4 3 2
15
}
A3
13 A2 85
A 12 A1
10 A>B 5
A0
A=B 6
Bits de poids faibles 1
B3 A<B 7
B } 14
11
9
B2
B1
B0
A>BIN
A<BIN
A=BIN
4 3 2
+5V
}
Y1
2 A 13
B Y2
d’adressage 3
C Y3
12
11 Sorties
5
138 Y4 10
Entrées
de validation } 4 G2B
6
Y5
G2A Y6
G1 Y7
9
7
Entrées
Validation Adresse Sorties
G1 G2A+G C B A
2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
x 1 x x x 1 1 1 1 1 1 1 1
1 x x x x 1 1 1 1 1 1 1 1
1 0 0 0 0 0 1 1 1 1 1 1 1
1 0 0 0 1 1 0 1 1 1 1 1 1
1 0 0 1 0 1 1 0 1 1 1 1 1
1 0 0 1 1 1 1 1 0 1 1 1 1
1 0 1 0 0 1 1 1 1 0 1 1 1
1 0 1 0 1 1 1 1 1 1 0 1 1
1 0 1 1 0 1 1 1 1 1 1 0 1
1 0 1 1 1 1 1 1 1 1 1 1 0
37
3.3 Décodage BCD - 7 segments
a
b
c
d
e
f
g
Rb0
Afficheur 7 segments
7 13
BCD
} 1
2
6
A
B
C
D
A
B
C
D
E
12
11
10
9 }
Commande
des
Effacement
3
5
LT
F
15 segments
RBI 14
4 G
BI/RBO
des entrées 247
Effacement
des sorties
3.4 Multiplexage
Validation 7
12
EN
13
7 151
{
6
14
5
{ Sorties
15 5
Entrées 1
2
4
3
Y
W
6
2
3
1
4
0
9
Adresse { 10
11
C
B
A
38
Entrées
Adresse Val Sorties
C B A S Y W
* * * 1 0 1
0 0 0 0 d0 d0
0 0 1 0 d1 d1
0 1 0 0 d2 d2
0 1 1 0 d3 d3
1 0 0 0 d4 d4
1 0 1 0 d5 d5
1 1 0 0 d6 d6
1 1 1 0 d7 d7
3.5 Démultiplexage
C'est l'opération inverse du multiplexage. On peut utiliser le circuit décodeur
binaire 74LS138.
Entrée 46 G1 Y7
7
9 {
G2A Y6
5 G2B 10
Y5
3
138 Y4
11
12
Sorties
Adresse { 2
1 A
C
B
Y3
Y2
Y1
Y0
13
14
15
L'information présente sur G1 sera transmise à une des sorties Yi, l'indice i étant
défini par le mot de trois bits ABC. Ex: ABC = 000 l'information présente en
G1 sera transmise en Y0.
13 82
Entrée A {
{
B1
3 12
14 B0 1 1 Sortie A+B
Entrée B { 2
A1 0
A0
Retenue entrante 5 10 Retenue sortante
Cin Cout
39
3.7 Multiplieur
Multiplicateur
{
A6
A5
A4
A3
A2
A1
A0
B7
Y15
Y14
Y13
Y12
Y11
Y10
Y9
Y8
Y7
{ Sorties
{
B6 Y6
B5 Y5
Multiplicande B4
B3
Y4
Y3
B2 Y2
B1 Y1
B0 Y0
Validation
382
A3 F3
A { A2
A1
A0
F2
F1
F0
{ Résultat de
l’opération
B { B3
B2
B1
{ Débordement et
retenue sortante
B0
Co S0 S1S2
{
Code de
fonction
S2 S1 S0 Opération
0 0 0 F = 0000
0 0 1 F=B-A Opérateurs
0 1 0 F=A-B
0 1 1 F=A+B arithmétiques
1 0 0 F=A∪B Opérateurs
1 0 1 F=A⊕B
1 1 0 F=A∩B logiques
1 1 1 F = 1111
40
LES FONCTIONS SEQUENTIELLES SIMPLES
a) Le bistable
b) La bascule
c) Le monostable
d) L'astable (ou multivibrateur ou oscillateur)
• Le bistable RS
Mise à 1
Entrées { Mise à 0
S
R
Q
Q
{ Sorties
Le fonctionnement se décrit par une table de vérité qui présente la particularité
d'avoir en entrée non seulement les variables d'entrée R et S mais aussi la fonction
Q. cette table donnela nouvelle valeur de la sortie Q+ à partir des valeurs de R, S et
Q.
S Q
R Q Q+
Cas 0 :
R = S = Q = 0
Q+ = S +Q = 0 +0 = 1
Q+ = Q+ + R = 1 +0 = 0
41
Si un bistable RS se trouve dans l'état 0, il conserve cet état si les entrées R et S
sont maintenues à 0
Cas 1 :
R = S = 0 Q = 1
Q+ = S +Q = 0 +1 = 0
Q+ = Q+ + R = 0 +0 = 1
Si un bistable RS se trouve dans l'état 1 il conserve cet état si les entrées R et S sont
maintenues à 0.
Les cas O et 1 sont les cas de maintien.
Cas 2 :
R = 0 S = 1 Q= 0
Q+ = S +Q = 1 +0 = 0
Q+ = Q+ + R = 0 +0 = 1
Etc …
Cas n° R S Q Q+ Commentaires
0 0 0 0 0 Maintien
1 0 0 1 1 Maintien
2 0 1 0 1 Mise à 1
3 0 1 1 1 Mise à 1
4 1 0 0 0 Mise à 0
5 1 0 1 0 Mise à 0
6 1 1 0 * Non exploité
7 1 1 1 * Non exploité
42
S Q
R Q Q+
R
tPLH ~ 30 ns
Q
tPHL1 tPLH1
Q
tPLH2 tPHL2
tPLH ~ 30 ns
Remarque :
Le bistable RS peut aussi être réalisé avec des pôrtes NAND.
• Le bistable D
Comme dans le cas du bistable RS il y a deux entrées et deux sorties. Dans le cas du
bistable D les entrées sont appelées D (pour data) et CK (pour clock) et les sorties
Q et Q.
43
Données
Horloge
D
Ck Q
Q
{ Sorties
D Q
CK Q
D CK Q Q+
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
Q tPHL
tPLH
44
Problème de l'utilisation du bistable D
Réseau
combinatoire
d’entrée
D Q D Q
Ck Q Ck Q
Réseau
combinatoire
d’entrée
45
• Les bascules
• La bascule JK
K R/ Q
{ Sorties (agit sur le flanc
J
C
Q
K R/ Q
{ Sorties
montant) descendant)
Mise à 0 Clear Mise à 0 Clear
(synchrone) (synchrone)
(asynchrone) (asynchrone)
46
Clear
Preset
Mode asynchrone
Horloge
Commutation Mise à 0
Maintien Mise à 1
Mode synchrone
• La bascule D
47
Preset
(mise à 1)
Donnée S
Horloge
D
CRQ
Q
{ Sorties
Clear
(mise à 0)
Horloge
48
3.Le monostable
123
2
Entrées { 1
B
A 13
Q
{
{
+5V 3 Q 4
CLR
14
CX
15
R/C Sorties
10
B
9 5
A
11
CLR
Q
Q
12 {
6
CX
7
R/C
Entrées Sorties
Clear A B Q Q
0 * * 0 1
* 1 * 0 1
* * 0 0 1
1 0
1 1
0 1
49
b) Deux monostables
1
0
123
+5V 2 B
1 A
Q 13
3 CLR Q 4
14 CX
15 R/C
10 B
9 A
Q 5
11 CLR Q 12
6 CX
7 R/C
50
FONCTIONS SEQUENTIELLES COMPLEXES
Informations
d’entrée
Commande
des Réseau d’entrée
entrées
Commande
des
bascules
Horloge Bascules
Sorties
51
Le fonctionnement du registre se décrit par une table de vérité qui comporte:
• En entrée
• En sortie
• Fonction de mémorisation
• Fonction de comptage
• Fonction de décalage.
52
LES COMPTEURS
+5V
S S S S
D Q D Q D Q D Q
1
0
X Y Z T
Horloge
X
Y
Z
T
53