TP CAO Circuits Intégrés / 4 GSE

Utilisation de PSPICE pour la CAO des Circuits intégrés analogiques :

Remarque : SPICE = Simulation Program with Integrated Circuit Emphasis

P c’est pour dire Personal computer

La simulation d’un circuit analogique (ou numérique) avec Pspice peut se faire de deux
façons :
En mode texte : les composants et les interconnexions qui les relient sont décrits dans un
fichiers xxx.cir écrit par l’utilisateur par un quelconque éditeur de texte
En mode schématique : dans ce cas le fichier xxx.cir est généré automatiquement par l’outil
à partir du schéma saisi sur la page schématique

La description du circuit :
A chaque composant dans SPICE est attachée une lettre qui est la première de son nom ;R
pour résistance C pour condensateur etc. ,
Son fonctionnement est décrit dans un modèle qui est un programme utilisant un plus ou
moins grand nombre de paramètres. Ces modèles ont également des noms, RES pour
résistance, D pour les diodes, NPN, PNP pour des transistors bipolaires. Dans la version
complète du logiciel il est possible d’intervenir sur les modèles et même d’en écrire d’autres,
en C le plus souvent. Il s’agit là d’une opération délicate que nous n’aborderons pas, par
contre il est très facile de modifier les paramètres des modèles pour simuler par exemple un
MOS faible courant à partir d’un MOS de puissance

Dans ce qui suit nous allons abordé l’utilisation de Pspice dans la conception des CI. Pour ce
faire, nous allons présenter deux exemples comme illustration.
Dans Orcad ( ou cadence pour les nouvelles version Orcad), il y’a différents modèles de MOS
qui peuvent être utilisés pour la simulation des CAO. Ces modèles sont fournis (comme les
autres modèles de composants) par les constructeurs ou les fabricants de ces circuits déjà
encapsulés. Dans notre cas on va utiliser des modèles de transistors BSIM3V3 récupérés chez
AMS-Microsystems.
Pour nos deux illustrations On va utiliser les modèles level 1, le but, dans un premiers temps
est de connaître la procédure avec laquelle on peut changer les modèles des composants
utilisés.

El Mourabit Aimad
TP CAO Circuits Intégrés / 4 GSE

On va utiliser les transistors MbreakN3 ou MbreakP4 de la librairie BreakOut. dans spice la

lettre M fait référence au transistor MOS, le mot Break pour dire que le composant est détaché
des autres pour pouvoir définir un modèle. Les lettres N et P pour dire que c’est un NMOS ou
PMOS. Le nombre à la fin pour dire le nombre de connexion ( 3 ou 4). En général le MOS a 4
connexion (D,G,S,B), si S=B alors on a 3 connexions. (C’est une façon de nommer les choses
propre à ORCAD, ce n’est pas une convention)

Le modèle Spice pour un NMOS est donné par :

.model MbreakN3 VTO=1.4 KP=0.05e-3 lambda=0.05.

On a représenté seulement 3 paramètres : la tension de seuil, KP=µnCOX et lambda (l’effet de

la modulation). En général, il y’a différents modèles qui peuvent utilisés dans la simulation.
Ces modèles sont :
LEVEL=1 Shichman-Hodges model
LEVEL=2 geometry-based, analytic model
LEVEL=3 semi-empirical, short-channel model
LEVEL=4 BSIM model
LEVEL=5 EKV model version 2.6
LEVEL=6 BSIM3 model version 2.0
LEVEL=7 BSIM3 model version 3.1

La différence entre ces modèles est la précision de la représentation physique. Ces modèles
évoluent Au fur et à mesure des technologies submicroniques pour mieux modéliser tous les
aspects de chaque génération. Aujourd’hui le modèle utilisé pour modéliser des transistors de
très faibles dimensions sont les modèles BSIMV4. ces modèles contiennent plus qu’une
centaine de paramètres. (voir annexe)
Alors dans le modèle, si un paramètre n’est pas spécifié, il est mis à sa valeur par défaut.
Quand on place le transistor MbreakN3 dans le schématique, chaque transistor peut avoir ses
propres dimensions géométriques (W et L). Si on a besoin d’utiliser des transistors avec
d’autres paramètres VT et COX il faut définir d’autres modèles.

Application 1 : amplificateur SC avec charge passive

R1
5k

V1
V
5Vdc
M1
V2 W = 10u
0Vdc MbreakN
L = 1u
0

0
0

El Mourabit Aimad
TP CAO Circuits Intégrés / 4 GSE

Créer un nouveau projet (NMOS inverter) et saisissez le schéma suivant. Le transistor

MbreakN3 est dans la librairie ”Breakout”. Changez la valeur de R en 5 K, vous avez pas
besoin de spécifier la valeur de la tension d’entrée puisque on va tracer la fonction de transfert
DC.
Maintenant il faut donner le modèle du transistor MOS en suivant la procédure suivante :
sélectionnez le transistor, allez dans edit menu puis Pspice model. Le programme model
editor est alors lancé. Ce programme permet de changer ou de créer les modèles spice des
composants. Vous pouvez alors naviguer puis sélectionnez le, modèle MbreakN3. Si c’est la
1ere fois que vous lancé ce programme le modèle de MbreakN3 contient seulement une ligne
".model Mbreakn NMOS". Compléter alors le modèle par :

.model Nbreakn NMOS VTO=1 KP=5e-5 lambda=0.1.

Soyez sûrs de l’orthographe (VT « oh » et non « zéro »). Cette ligne fait que les transistors de
la famille MbreakN ont une tension de seuil de 1V, µnCox = 5x10-5 A/V2 (= 50 µA/V2) et
lambda égal à 0.1 V-1. enregistrer (File->Save) et quittez l’éditeur de modèles.

On a besoin maintenant de specifier W et L du transistor. Double-click sur le transistor (ou le

sélectionner puis Edit->Properties). Il apparaît alors une fenêtre de propriétés. Cliquer sur W
puis display ( name and value). Faites la meme chose pour L. ces deux paramètres
apparaissent alors sur la schématique. Entrez W= 10u et L=1u (c’est à dire K=(unCox)W/L =
0.5 mA/V2)

Notre circuit est alors prêt pour la simulation. créer un profil de simulation DC. (PSpice-
>New Simulation Profile)

Vous pouvez alors faire tourner la simulation et visualiser la fonction de transfert de

l’inverseur.

El Mourabit Aimad
TP CAO Circuits Intégrés / 4 GSE

Interpréter les résultats obtenus

Remarque : Pour voir tous les paramètres de simulations, il faut partir dans menu
Pspice puis view output file

** Maintenant, On va étudier l’effet de la modulation sur la fonction de transfert. Pour se faire

on va faire une simulation paramétrique.

Dans l’éditeur du profil de simulation, sélectionner Parametric Sweep, model parameter, puis
entrer NMOS dans model type, MbreakN dans model name et lambda dans parameter name
Puis choisir l’intervalle de variation ( entre 0 et 0.1 avec un pas de 0.05, on peut également
faire entrer ces valeurs dans value list.)

Vous pouvez alors lancer la simulation et visualiser la fonction de transfert pour différentes
valeurs de lambda.
Interpréter les résultats obtenus

Application 2 :
Maintenant on va réaliser un autre type de simulation. On va utiliser spice pour obtenir le
temps de commutation de l’inverseur. On apporte trois changements à notre circuit inverseur :
1) charger l’inverseur par une capacité de 10 pF
2) changer la source DC d’entrée) par un voltage Pulse
3) changer en simulation transitoire.

Vpulse a sept paramètres la signification des ces derniers est donné ci-dessous
parameter explanation value for this example
V1 The starting voltage (at t = 0) for the pulse. 0
V2 The second voltage for the pulse. 5
The delay time. At t=0, the input is at V1 and stays at V1
TD 0.15u (0.15?s)
until time TD, at which time it begins to switch to V2

El Mourabit Aimad
TP CAO Circuits Intégrés / 4 GSE

1p (1picosecond. We aren't
The rise time. This is how long it takes to make the
interested in rise and fall time
TR transistion from V1 to V2. (This can be very small but
at the input, so we make it
should not be set to 0.)
very short.)
The fall time. How long it takes to transition back to V1
TF 1p
from V2. The same comments regarding TR apply to TF.
The pulse width. The time that the pulse stays at V2 before
PW 0.15u
dropping back to V1.
The period. The pulse repeats after this amount of time. By
setting the analysis time to about 1 period, we will see just
PER one pulse. That's sufficient for our purposes. By setting the 0.6u
analysis time to much longer than one period, we can view
many pulses.

El Mourabit Aimad
TP CAO Circuits Intégrés / 4 GSE

Faire tourner la simulation et Calculer alors les temps de montée et de descente de

l’inverseur NMOS. Avec les deux curseurs.

Applications 3 : MOS BSIMv3

Récupérer le modèle du MOS du design kit de AMS-0.8 µm qui se trouve dans l’annexe (sous
format électronique). Ouvrer l’éditeur de modèle, puis importer la bibliothèque CYX (fichier
pspice puis cmos7tm (tm pour dire Typical Mean Condition ). Puis créer parts avec la
commande file→create parts.

Tracer les caractéristiques, Ids=f(Vds) pour différentes valeurs de VGS, du transistor MOS en
utilisant les deux modèles LEVEL1 et BSIM3v3, c’est quoi la différence ?

En prenant la caractéristique du MOS BSIM3v3, localiser les modes de fonctionnement du

transistor MOS.

L’effet de la température :
Tracer la caractéristique du transistor MOS Ids = f(vgs) en fonction de la température.
Interpréter le résultat Obtenu

Autres Effets secondaires :

Faire une simulation qui fait apparaître les effets secondaires suivants :
Effet de la modulation du canal
Effet du substrat

El Mourabit Aimad
TP CAO Circuits Intégrés / 4 GSE

Spice Level 1 Model Parameters For A Typical Bulk Cmos PROCESS (0.8mm). These
values are based on a 0.8 mm silicon-gate bulk CMOS n-well process.

Utilisation du modèle BSIM3V3 dans la simulation

El Mourabit Aimad
TP CAO Circuits Intégrés / 4 GSE

Le modèle spice du MOS est présenté sur la figure ci-dessus. Les diodes représentent les
jonctions pn entre source-bulk et drain-bulk . ces diodes doivent êtres polarisés en inverse
pour un fonctionnement normal. Leurs présences dans le modèle est pour représenter les
courants de fuite (leakage currents). Les résistances rd, rs sont les résistances Ohmiques drain,
source. Typiquement leurs valeurs sont de l’ordre de 50 à 100 Ohms et peuvent être négligées
à des très faibles courant de drain. Les autres paramètres ont été déjà présentés dans le cours.

Le modèle BSIM3 modélise mieux les effets de la réduction de l’échelle. Ces effets modélisés
sont les suivants :

• Threshold voltage reduction

• Mobility degradation do to a vertical field
• Velocity saturation effects
• Drain-induced barrier lowering (DIBL)
• Channel length modulation
• Subthreshold (weak inversion) conduction
• Parasitic resistance in the source and drain
• Hot-electron effects on output resistance

Pour connaître tous les paramètres, referez-vous à l’annexe qui vous a été fournis sous format
électronique.

Drain area and periphery (AD and PD)

Source area and periphery (AS and PS)
Drain and source resistance in squares (NRD and NRS)
Multiplier designating how many devices are in parallel (M)

El Mourabit Aimad