S4 : CCIA

Conception des Circuits Intégrés Analogiques

LUNDI 29 JANVIER 2024

 PROGRAMME
 Chapitre I : Introduction à la conception des circuits intégrés analogiques

 Chapitre II : Composants de base en technologie CMOS

 Chapitre III : Amplificateurs de base en CMOS

 Chapitre IV : Miroir de courant

 Chapitre V : Analyses en bruit et fréquentielle des amplificateurs de base en

CMOS

 Chapitre VI : Amplificateurs différentiels

 Chapitre VII : Technique de dessin physique (Layout) de circuits intégrés

analogiques
 CHAPITRES I:

Introduction à la conception des circuits

intégrés analogiques

CIRCUITS INTEGRES :TECHNOLOGIE D’INTEGRATION

 OBJECTIFS
L'objet de ce cours est d'aborder :

 Les caractéristiques générales des circuits intégrés

 La technologie des circuits analogiques
 la technologie des circuits logiques.
 La technologie des circuits programmés PLD,
 La technologie des circuits spécifiques ASIC
 PARTIE I

 Le domaine de la microélectronique a connu un

développement considérable ces dernières décennies.

 Dans une seule puce, on peut intégrer des systèmes

électroniques très complexes et très denses,
remplaçant, un nombre important de cartes
électroniques.
 Introduction
 La miniaturisation de plus en plus poussée a permis d'augmenter la densité
d'intégration qui se définit comme le rapport du nombre de transistors par unité de
surface.

 Les circuits intégrés appelés circuits VLSI (Very Large Scale Integration) pouvant abriter
des centaines de millions de composants. Pour l’ordinateur, la puissance de calcul est
passée de quelques centaines d'opérations élémentaires par seconde à près d'un
milliard aujourd'hui.

 Les circuits intégrés sont exploités dans de nombreux domaines, notamment dans le
contrôle de processus physiques pour des applications industrielles, industrie
automobile, spatiale, télécommunications, médicales et domestiques.

 Actuellement, la grande fiabilité des circuits intégrés et leur faible consommation

d'énergie ont permis d'étendre leur champ d'utilisation dans tous les secteurs de
l'activité humaine à savoir IoT (Internet of Things).
 Circuits intégrés
 Le besoin de miniaturisation et de réduction des coûts ont depuis longtemps poussé
les chercheurs à développer des circuits reproduisant une ou plusieurs fonctions
électroniques plus ou moins complexes

 Maximum d’intégration des structures / fonctions électroniques donne un circuit

intégré (C.I.), appelé puce électronique, qui devient un composant électronique

 Les circuits intégrés intègrent souvent plusieurs types de composants électroniques de

base dans un volume réduit, rendant le circuit facile à mettre en œuvre

 Si à l'heure actuelle tout ne peut pas encore être intégré, chaque jour de nouveaux pas
sont franchis dans la miniaturisation

 Les circuits intégrés sont classés selon leurs caractéristiques et leur domaine d'emploi.
 Il existe une très grande variété de circuits intégrés, divisés en deux grandes catégories
numériques et analogiques
 L’émergence de l’industrie de la microélectronique a eu un impact profond sur
l’évolution de l’économie mondiale.
 L’évolution des circuits intégrés a été considerable au sein des pays industriels et
a été accélérée par les progrés technologiques.
 Le rythme de croissance de la téchnologie des circuits intégrés est représenté par
loi de MOORE:
 Types fondamentaux des C.I.

Il existe trois types de Circuits Intégrés :

 Circuits analogiques : ce sont des circuits intégrés qui mettent

en forme des informations analogiques.

 Circuits logiques : les opérateurs logiques élémentaires et les

opérateurs logiques complexes

 Circuits logiques programmables : circuits µprogrammables et

les mémoires
CLASSIFICATION DES CIRCUITS INTEGRES
ASICs

CIRCUITS CIRCUITS CIRCUITS

ANALOGIQUES
NUMERIQUES INTEGRES

- AMPLI. OP.
CIRCUITS : CIRCUITS - MULTIVIBRATEURS
- COMBINATOIRES - VCO
- SEQUENTIELS PROGRAMMABLES - Etc..

(Simples et
complexes)
- µCONTROLEURS
- µPROCESSEURS
- PLDS
- FPGA
- MÉMOIRES
- etc..
 Définitions des circuits intégrés
 Circuits numériques : regroupent les structures logiques intégrées non programmées (
portes logiques NAND , OR, NOR, AND, XOR, Inverseur, multiplexeur…..

 Circuits programmés : ils nécessitent un programme, des informations virtuelles,

régissant leur fonctionnement. Ce sont généralement des circuits logiques
microprogrammés tels que µProcesseur, µcontroleurs, PLD (Programmable Logic
Device), mais d’autres peuvent avoir aussi une fonction analogiques tels que les
circuits DSP (Digital Signal Processing ).

 Circuits analogiques : amplificateurs, régulateurs, comparateurs, oscillateurs

commandés en tension, régulateurs de tension….

 ASIC : Application Specific Integrated Circuit ou circuit intégré spécifique à une

application, ce sont des circuits intégrés "fabriqués à la demande" . Ils peuvent
intégrer des structures analogiques et logiques mais sont d'un coût élevé à petite
échelle.
 Technologies des C.I.

 Caractéristiques d’utilisation des circuits intégrés

 Fonctions de transfert en tension, courant, performances

 Boîtier

 Brochages et mode d’emploi

 Caractéristiques internes relatives à la constitution interne
des circuits intégrés
 Technologies des C.I.
1. Technologie externe
 Correspond aux caractéristiques d’utilisation des circuits
intégrés
 Fonctions de transfert en tension, courant, performances
 Type de boîtier
 Mode de brochages

2. Technologie interne
 Correspond à la constitution interne des circuits intégrés
technologie MOS, Bipolaires, BICMOS;
 Architecture du circuit;
 Permet de déterminer les caractéristiques externes.
 Caractéristiques Générales des C.I.
 Caractéristiques mécaniques : types de boîtiers ou Packaging, Compatibilité,
Soudabilité ou brasage
 Caractéristiques électriques;
 Statiques et dynamique ;
 Caractéristiques électromagnétiques, radiatives;
 Caractéristiques fonctionnelle: la fonction logique réalisée, fonction analogique
réalisée
 Gammes de température d’utilisation :
 La gamme commerciale (0, 70 ˚C)
 La gamme militaire (– 55 ˚C, 125 ˚C)
 La gamme industrielle (0˚C, 70 ˚C)
 Gamme automobile (-25°C/70°C)
 Mode d’emploi
 Boitier
Fonctions du boîtier

1. Support Physique
2. Assurer la jonction électrique avec l'extérieur par des Interconnections :
Utilisation de pins qui vont être brasés au circuit imprimé
3. Assurer la dissipation thermique
4. Protéger la puce de l'environnement hostile : chocs, poussière, rayonnements
5. Adapter le composant aux contraintes de fabrication : le passage d'un pas entre pins de
l'ordre de la centaine de µm au 1 ou 2 mm. (température de brasure plus élevée, procédés
standard de brasage par refusion/brasage à la vague).

Contraintes du boîtier
1. Performances
2. Taille
3. Poids
4. Optimisation du brasage
5. Testabilité
6. Fiabilité
7. Coût
Types de boitiers et des broches

Dual D
Single S Dual (D, sur 2 côtés opposés) Quad Q
(S, un seul côté) quad (Q, sur les 4 côtés du boîtier)

Zig-zag Z
zig-zag (Z, en quinconce sur un côté),
Boitiers DIL, DIP: Dual In Line Package (DIP Dual Inline Package)
 (DIL Dual In Line )

 Application : petits circuit uniquement, en voie de disparition

 Avantages : Soudable manuellement
 Inconvénients :
 Boîtier important pour un grand nombre de connexion
 Nécessite de traverser la carte
 Mauvaise liaison en HF (inductance parasite)
 PDIP : Plastic DIP
 CDIP : Ceramique DIP
Les boitiers SOP –SOIC : Small Outline Package Integrated
circuit

 Applications : Circuits intégrés de petite densité (AOP, petit

ASIC, CAN, CNA, transistors, …). Remplaçant du DIP.
 Avantages : Soudable manuellement, pas besoin de traverser la
carte. Bon comportement HF. Existe en plusieurs densités.
 Inconvénients : Surface boîtier importante pour une grand
nombre de connexion

 Types de DIP
 SOT : Small Outline Transistor

 SSOP, TSOP, MSOP : Shrink SOP, Thin SOP, Micro SOP

 Boitier PGA: Pin Grid Array
 Application : Circuit de haute intégration avec possibilité de remplacement
(Microprocesseur, capteur CMOS, …)

 Avantages : Forte intégration, support ZIF (Zero Insertion Force) permettant de

remplacer le circuit facilement

 Inconvénients :
 Coûteux : support + CI
 Nécessite une carte multicouche
 Conception des Circuits Intégrés

 Le domaine de la microélectronique a connu un

développement considérable ces dernières
années décennies.

 Dans une seule puce, on peut intégrer des

systèmes électroniques très complexes et très
denses, remplaçant, un nombre important de
cartes électroniques.
 Conception des Circuits Intégrés

la méthodologie de base et les aspects sont liés :

À l'analyse;
À la conception des circuits;
 Au flot de conception allant des spécifications
au dessin physique des circuits
 OBJECTIFS

L'objet de ce cours est d'aborder :

La Technologie Des Circuits

Analogiques
 Conception de circuits intégrés
La conception de circuits intégrés consiste à réaliser les
nombreuses étapes de développement nécessaires pour concevoir
correctement et sans erreurs une puce électronique.

 La conception (ou le design) de circuits intégrés (ou puces électroniques) consiste à réaliser
de nombreuses étapes de développement (flot de conception ou design flow) nécessaires
pour concevoir correctement et sans erreurs une puce électronique.

 Le point d'entrée est une spécification fonctionnelle qui décrit le fonctionnement voulu de
la puce, mais aussi des contraintes non fonctionnelles (surface, coût, consommation.. ).

 Le point de sortie est la représentation sous forme d'un fichier informatique des dessins des
masques (layout) de la puce. Ce fichier permet la fabrication des masques (généralement en
quartz). Ces masques serviront alors lors de la fabrication de la puce dans les unités de
fabrication de semi-conducteurs (fab ou fonderie) pendant les étapes de photolithographie.
Flot de conception
 Point d’entré est une spécification fonctionnelle qui décrit le
fonctionnement voulu de la puce ainsi que des contraintes non
fonctionnelles telles que la surface ,le cout , consommation..)
 Point de sortie est la representatiobn sous forme de fichier informatique,
des dessins d masques (layout) de la puce. Ce fichier permet la fabrication
de masques generalement en quartz (verreà . Ces masques serviront à la
fabricationde la puce
Design d'un circuit analogique
 Saisie d'un schéma
1. La saisie du schéma est la première étape du design d'un circuit analogique.
2. Elle se fait en CAO (conception assistée par ordinateur) en utilisant des
logiciels spéciaux, très souvent Virtuoso de Cadence dans le milieu industriel.
3. La conception de circuits analogiques repose sur la technologie CMOS, et de ce
fait, les schémas obtenus contiennent en grande partie des transistors,
assemblés avec des composants plus classiques (résistors, condensateurs,
diodes, ...).
4. Lors de la saisie du schéma, il est préférable de procéder par bloc afin
d'alléger la création. En effet, il est possible de transformer un étage d'un
circuit en un bloc afin de pouvoir le réutiliser dans le projet complet.
5. Les schémas complets d'un circuit intégré sont donc une accumulation de
blocs qui contiennent chacun un montage précis à transistors.
Simulation analogique
1.La simulation analogique permet de tester le bon
fonctionnement théorique du circuit en utilisant un
environnement de simulation contenu dans le logiciel de
design.
2.Ces outils de simulation permettent d'obtenir des courbes
(ou waveform) qui représentent les tensions ou les courants
que le designer a choisi de tester sur son schéma.
3.Cette étape est très importante dans la conception car elle
permet de valider le schéma avant de passer au layout.
 Layout (dessin des masques)

 Extraction des parasites

 Simulation analogique avec parasites

Vérifications physiques (DRC et LVS, antennes)
1. Le DRC pour Design Rule Check est une étape de validation qui permet de vérifier que
le circuit dessiné (ou layout) peut effectivement être fabriqué. Ces règles de dessin
sont définies par les capacités des machines de fabrication à créer sur silicium des
motifs plus ou moins proches, plus ou moins fins, et qui autorisent un rendement de
fabrication élevé. Par exemple, deux fils de métal ne doivent pas être trop proches,
au risque de se retrouver court-circuités lors de la fabrication.
2. Les procédés de fabrication des circuits intégrés peuvent produire des accumulations
de charges électriques sur les circuits. Ces charges électriques peuvent être
destructrices pour certains composants. On parle d'effet d'antenne. Le respect de
règles de dessin similaires aux règles DRC permet d'éviter ces effets.
3. Le LVS pour logiciel de vérification de schéma, est une étape de validation qui permet
de vérifier que le circuit dessiné (ou layout) correspond au schéma électrique du
circuit.
4. Ces trois étapes de validation se font en général au moyen de logiciels spécialisés, et
paramétrés ou programmés pour détecter des mauvaises configurations, des mauvais
dessins, en regard de ce que permettent les lignes de fabrication. Ces logiciels
spécialisés sont fournis par des sociétés dites de CAD (Computed Assisted Design).
 Conception de circuits intégrés Analogiques
Les différentes étapes de conception d’un circuit intégrés
analogiques:

 Saisie d'un schéma

 Simulation analogique
 Layout (dessin des masques)
 Extraction des parasites
 Simulation analogique avec parasites
 Vérifications physiques (DRC(Design Rule
Cheking) et LVS (Layout Versus Schematic
SPICE s’execute), antennes)
 Vérifications physiques
 Le DRC pour Design Rule Check est une étape de validation qui sert à vérifier que le circuit dessiné
(ou layout) peut effectivement être fabriqué. Ces règles de dessin sont définies par les capacités
des machines de fabrication à créer sur silicium des motifs plus ou moins proches, plus ou moins
fins, et qui autorisent un rendement de fabrication élevé. A titre d'exemple, deux fils de métal ne
doivent pas être trop proches, au risque de se retrouver court-circuités lors de la fabrication.
 Les procédés de fabrication des circuits intégrés peuvent produire des accumulations de charges
électriques sur les circuits. Ces charges électriques peuvent être destructrices pour certains
composants. On parle d'effet d'antenne. Le respect de règles de dessin identiques aux règles DRC
permet d'éviter ces effets.
 Le LVS pour Layout Versus Schematic, est une étape de validation qui sert à vérifier que le circuit
dessiné (ou layout) correspond au schéma électrique du circuit.

Ces trois étapes de validation se font généralement au moyen de logiciels

spécialisés, et paramétrés ou programmés pour détecter des mauvaises configurations, des
mauvais dessins, en regard de ce que permettent les lignes de fabrication. Ces logiciels
spécialisés sont apportés par des sociétés dites de CAD (Computed Assisted Design).
 Les limites physiques de l'intégration

 Elles sont essentiellement liées à la réduction des dimensions des composants élémentaires.
 La longueur d'onde de la lumière (ultraviolet) servant à insoler les masques en photolithographie
doit diminuer lorsqu'on réduit la taille du plus petit élément pouvant être dessiné.
 Utiliser une longueur d'onde supérieure à la plus petite dimension pouvant être gravée requiert
l'emploi de techniques fort complexes. Théoriquement, la longueur d'onde peut être au maximum
deux fois plus grande que la taille minimale de ce que l'on cherche à insoler.
 L'épaisseur de l'isolant de la grille du transistor ne peut diminuer en deçà de 2 nm (épaisseur
correspondant à l'empilement de moins de 10 atomes). En effet, si l'isolant est trop fin, il ne joue
plus son rôle et, à cause de l'effet tunnel, des courants de fuite très importants apparaissent : de
très grandes quantités d'électrons franchissent alors une barrière de potentiel et le transistor n'est
plus fonctionnel.
 La longueur de canal du transistor ne peut décroître en dessous d'une certaine limite (de l'ordre
d'une dizaine de nanomètres) sous laquelle l'effet tunnel se produit entre les bornes du transistor
(source et drain), créant d'importants courants de fuite. Cette limite est imposée en choisissant un
rapport 1 000 entre le courant de fuite et le courant de fonctionnement. Le bruit thermique, en
noyant les électrons du signal dans les déplacements d'électrons liés aux mouvements erratiques
dus à la température du matériau, intervient également.
Circuits Intégrés Monolithiques
 Circuits Intégrés Monolithiques

 Monolithique: Le qualificatif monolithique signifie d'un seul

bloc, c'est-à-dire que les composants passifs et actifs sont tous
réalisés au cours des mêmes opérations sur un même substrat.
 Technologies, les circuits intégrés (C.I.) sont basés sur deux
technologies:
- transistors bipolaires
- transistors MOS.
 Le niveau d'intégration: c’est la densité de composants ou
opérateurs/ portes par unité de surface (par millimètre carré).
 Classification: la classification dépend des constructeurs.
Elle permet de constater l’évolution de ce domaine.
 Les niveaux d’intégration
• S.S.I. (Short Intégration) ou
intégration à faible échelle:
une dizaine portes logiques.

• M.S.I. (Medium Scale Intégration) ou

intégration à moyenne échelle, le
niveau peut atteindre 100 portes
logiques.
• L.S.I. (Large Scale Intégration),
intégration à grande échelle, une
intégration de plus de 100 portes
logiques.

• V.L.S.I. et S.L.S.I. (Very Large Scale

Integration et Supra Large Scale
Integration), une intégration de plus
de 10 000, voire plus de 50 000
transistors sur une même puce.
 Réalisation des C.I. monolithiques
 La réalisation du schéma électrique de ces circuits comporte deux étapes :
1. A partir d'une fonction à réaliser ( circuit numérique ou circuit
analogique) un schéma électrique est élaboré.
2. A partir du schéma électrique, les dessins correspondant aux différents
masques à réaliser sont élaborés.

 La réalisation de ces circuits comporte trois grandes étapes qui sont :

1. La réalisation des masques
2. les opérations collectives utilisent les masques réalisés et s'appliquent
au procédé PLANAR. Il en existe d'autres pour la réalisation des circuits,
mais ils découlent plus ou moins de ce procédé PLANAR.
3. l'individualisation et montage du circuit : les circuits sont découpés et
individualisés puis montés sur un appui avec connexions, encapsulés et
testés.
Différentes étapes de réalisation d’un C.I.
 Les opérations collectives
 La préparation du substrat consiste en la réalisation de plaquette de silicium
qui serviront de support mécanique et sur lesquelles on implantera plusieurs
centaines de circuits identiques. Ces plaquettes ont un diamètre de l'ordre de
5 à 10 cm et une épaisseur de 200 à 300 microns. Leur état de surface doit
être aussi parfait que possible, ce qui oblige à une opération de polissage.

 L'épitaxie consiste à déposer une couche semi-conductrice de conductibilité

extrinsèque (due au dopage) et d'épaisseur bien contrôlées, sur le substrat
dont ces paramètres importent moins, puisqu'il s'agit d'un support mécanique.
L'épaisseur de cette couche épitaxiale varie entre 5 et 10 microns.

 L'oxydation thermique permet la création d'une couche d'oxyde de silicium

(d'une épaisseur de 0,5 micron) sur la couche épitaxiale. Ce revêtement
autorise une plus grande précision dans l'opération suivante, la diffusion.
 Les opérations collectives
 La photogravure est employée à chaque nouvelle étape afin de réaliser les
fenêtres dans l'oxyde protecteur. Par ce procédé, des fenêtres, dans le
revêtement au travers desquelles on effectuera les différentes diffusions
(parfaitement délimitées).La couche d'oxyde peut aussi être mise en place pour
protéger les jonctions réalisées dans la couche épitaxiale, en phase finale.
 La diffusion, nous en avons déjà parlé dans le chapitre consacré au semi-
conducteur et à la conduction extrinsèque.Il s'agit de faire diffuser, localement,
un corps (ou impureté) dans le réseau cristallin semi-conducteur, afin d'obtenir
la conductibilité de type P ou N (selon la structure atomique du corps diffusé).
L'empilement de ces types de conduction permet la création de jonctions, donc
de diodes ou de transistors.
 Le dépôt métallique sous vide est utilisé pour placer aux endroits non masqués
des zones capables de réaliser les connexions ou liaisons entre les éléments et
sur lesquelles viendrons se fixer les fils de sorties. L'épaisseur de ce dépôt est
d'environ 0,8 micron.
 Les opérations collectives
 Les opérations peuvent comporter plusieurs masques (jusqu'à huit masquages)
différents, chacun étant suivi d'une ou plusieurs des phases précitées. Ces
opérations sont effectuées sur 1000 à 10 000 circuits en même temps.
 Le découpage, c’est la dernière étape qui consiste à découper les plaquettes de
silicium ( supports) sur lesquelles viennent d'être pratiquées les opérations
collectives en autant de circuits intégrés (de 100 à 1000 circuits).
 La puce est obtenu ainsi après découpage. Celles-ci sont ensuite fixées sur
l'embase du boîtier, après quoi les connexions sont effectuées entre le circuit et
les broches de sortie de l'embase.
 Les résistances sont réalisées aussi selon ce procédé, aux endroits où l'on a prévu
de les implanter, c'est-à-dire en ouvrant des fenêtres dans l'oxyde par
photogravure et utilisation de masques. La gamme de résistances s'étend de 20 à
20 000 W.
 Les condensateurs de quelques centaines de picofarads sont réalisés soit par
l'effet capacitif d'une jonction polarisée en inverse, soit par interposition entre
deux zones métallisées d'un matériau diélectrique (l'oxyde de silicium).
 La lithographie

La lithographie permet :
 Pour fabriquer des transistors à des endroits précis sur le wafer, il faut
construire des régions présentant des propriétés différentes dans le
silicium. Certaines sont fortement dopées, d’autres faiblement dopées et
d’autres isolantes.
 Pour réaliser des connexions conductrices entre zones. Ces régions seront
réalisées sur le support silicium de base en ajoutant des dopants, en
déposant du métal (aluminium ou cuivre) ou de l’oxyde. Dans tous les cas
l’opération devra être strictement limitée aux régions choisies sur le
wafer.
La lithographie

Un rayonnement, généralement de la lumière: des UV, est envoyé sur la

résine avec une modulation spatiale représentant le motif à réaliser.

La dissolution des régions non exposées de la résine

La diffusion des ions pour doper le silicium (du phosphore pour un dopage
de type n) dans les régions non recouvertes de résine

La suppression de la résine pour obtenir le wafer structuré demandé.

 Les procédés de retrait de matériaux
Ils permettent d’enlever de la matière dans des zones définies par la lithographie. Trois procédés sont
possibles : la gravure humide, la gravure sèche et la gravure ionique réactive.

 La gravure humide
 Les procédés de retrait de matériaux
 La gravure sèche
L’opération se passe dans une enceinte sous vide. Trois techniques sont alors possibles :
la gravure dite par sputtering, la gravure par plasma, la gravure ionique réactive.

1. Sputtering est l’arrachement d’un atome de la surface par collision élastique avec un ion
incident
 Les procédés de retrait de matériaux
2. Technique plasma est l’activité chimique en surface du wafer quand un plasma est créé dans
l’enceinte à vide. Ce plasma est créé par un champ radiofréquence à 13,56 MHz.
 Les procédés de retrait de matériaux
3. La gravure ionique réactive combine les deux effets et permet ainsi de décaper la surface avec
une grande efficacité. Elle est donc très largement mise en œuvre dans les procédés actuels de
fabrication. Elle permet également d’atteindre d’excellentes résolutions de gravure (quelques
dizaines de nm) et de réaliser des flancs quasi-verticaux.
 Le polissage mécanico-chimique (CMP) C’est un procédé inspiré du polissage des
miroirs optiques qui permet d’obtenir une surface de silicium de planéité
parfaite et présentant un état de surface proche de la surface polie d’un miroir.
Il associe une attaque chimique et un polissage mécanique.
 Processus
1. Nettoyage de la surface du silicium par RCA (radio company of america: developpee dans des
laboratoire : oxydation en milieu, basique, oxydation en milieu acide, desoxydatiobn

Si
2. Oxydation humide

 6000-6500 angströms

SiO2

Si

SiO2
 3. Photolithographie – Masque 1

a - Dépôt résine photosensible positive

b - Alignement du masque

SiO2

Si

SiO2

Résine Masque
 3. Photolithographie – Masque 1

c - Insolation UV

SiO2

Si

SiO2

Résine Masque Résine exposée UV

 3. Photolithographie – Masque 1

d - Développement résine – DEV > 0

SiO2

Si

SiO2

Résine Résine exposée UV

 3. Photolithographie – Masque 1

e - Gravure SiO2
Attention au risque de surgravure

SiO2

Si

SiO2

Résine
 3. Photolithographie – Masque 1

f - Dé laquage - Remover

SiO2

Si

Résine
 4. Dopage / Diffusion Bore

et décapage de l’oxyde de Bore ( HF )

B B B B B B B B B B B B B B

SiO2

Si

Si dopé P
 5. Photolithographie – Masque 2

Ouverture de la grille
a - Dépôt résine photosensible positive
b - Alignement du masque

SiO2

Si

Si dopé P Résine Masque

 5. Photolithographie – Masque 2

Ouverture de la grille
c - Insolation UV

SiO2

Si

Si dopé P Résine Masque

 5. Photolithographie – Masque 2

Ouverture de la grille
d - Développement résine – DEV > 0

SiO2

Si

Si dopé P Résine
 5. Photolithographie – Masque 2

Ouverture de la grille
e - Gravure SiO2
Attention au risque de surgravure

SiO2

Si

Si dopé P Résine
 5. Photolithographie – Masque 2

Ouverture de la grille
f - Dé laquage - Remover
Nettoyage RCA

SiO2

Si

Si dopé P
 6. Oxydation sèche

Oxyde de grille – 900 à 1000 angströms

SiO2

Si

Si dopé P
 7. Photolithographie – Masque 3

Ouverture des contacts

a - Dépôt résine photosensible positive
b - Alignement du masque

SiO2

Si

Si dopé P Résine Masque

 7. Photolithographie – Masque 3

Ouverture des contacts

c - Insolation UV

SiO2

Si

Si dopé P Résine Masque

 7. Photolithographie – Masque 3

Ouverture des contacts

d - Développement résine – DEV > 0
e - Gravure SiO2
Attention au risque de surgravure

SiO2

Si

Si dopé P Résine
 7. Photolithographie – Masque 3

Ouverture des contacts

f - Dé laquage - Remover

SiO2

Si

Si dopé P Résine
 8. Dépôt Aluminium

SiO
SiO22

Si

Si dopé P Aluminiu
m
 8. Photolithographie - Masque 4

Isolation des contacts d’aluminium

a - Dépôt résine photosensible positive
b - Alignement du masque

SiO
SiO22

Si

Si dopé P Aluminiu Résine

m
 8. Photolithographie - Masque 4

Isolation des contacts d’aluminium

c - Insolation UV

SiO
SiO22

Si

Si dopé P Aluminiu Résine

m
 8. Photolithographie - Masque 4

Isolation des contacts d’aluminium

d - Développement résine – DEV > 0
e - Gravure Aluminium

SiO
SiO22

Si

Si dopé P Aluminiu Résine

m
 8. Photolithographie - Masque 4

Isolation des contacts d’aluminium

FIN
f - Dé laquage
Recuit - Remover
aluminium

S D
G

SiO
SiO22

PMOS

Si

Si dopé P Aluminium Résine

SiO2

Si

Résine

Résine exposée UV

Aluminium
VUE DESSUS
LES COUCHES CONPRENANT LES SUTRUCTURES
 Caissons isolés : Transistor Bipolaire
 Les caissons isolés ne sont pas seulement utilisés pour les
composants actifs mais aussi pour les composants passifs du
circuit (résistances, condensateurs).
 Les dimensions des caissons sont de l'ordre de 100 x 100
microns.
 Ils sont utilisés aussi dans la fabrication des circuits intégrés de
technologie MOS.
 Caissons isolés : Transistor MOS
Un caisson est nécessaire du fait que le substrat d'un transistor MOS canal P doit être
de conductibilité N alors que celui d'un canal N doit être de conductibilité P.

Inverseur MOS
 Encapsulation
 l'encapsulage : - vient après découpage.
- Différents boîtiers sont proposés, en fonction des dimensions de la
puce et surtout en fonction du nombre de sorties.
- L'intégration étant de plus en plus grande, les sorties sont de plus
en plus nombreuses, par conséquent, le boîtier est de plus en plus volumineux.
- Ces opérations de raccordement et d'encapsulage sont effectuées sur chaque
circuit,
- elles interviennent donc grandement dans le prix de revient, à tel point que la
mise en boîtier revient plus cher que la puce elle-même.
 Multiplexage c’est l’opération permettant de :
- diminuer le nombre de sorties par circuit, en affectant à celles-ci des
fonctions différentes.
- utiliser les bornes indifféremment comme entrées ou sorties. Une broche
supplémentaire envoie un signal logique binaire (présence ou absence de
tension) qui permet de distinguer les entrées et les sorties
 Boitiers
 Normes, tous les boîtiers font l'objet de normes très strictes tant sur le
plan dimensionnel que sur le plan technologique.
 Circuits complexités faibles, des boîtiers de transistors munis de sorties
6 ou 8 sont utilisés.
 Circuits complexités plus élévées, il existe des boîtiers adaptés. Ce
sont, d'une part, les boîtiers plats (ou flat-pack) que l'on raccorde sur le
circuit imprimé par micro-soudures. Ils sont généralement destinés à
l'aérospatiale ou aux techniques militaires, et d'autre part les boîtiers
enfichables (ou dual in line) plus spécialement conçus pour l'industrie. Les
sorties peuvent être au nombre de 64.
 Ces deux types de boîtiers sont réalisés en céramique pour applications
spéciales (ils coûtent alors très chers) ou en plastique.
 Boitiers
 Les grandeurs physiques ou informations sont portées par les valeurs
instantanées des tensions et des courants.

 La façon de raisonner est différente de celle qui est employée pour les
circuits logiques

 Les circuits intégrés analogiques peuvent être présentés dans différents

types de boîtiers:

1. Usages professionnels:
 boîtiers céramiques
 boîtiers métalliques ronds qui ressemblent à ceux qui sont utilisés
pour les transistors.

2. Usages courants
 boîtiers en plastique.
 Utilisation des C.I. Analogiques

 On n’a pas besoin de connaître le schéma interne du circuit,

 On doit tenir compte de quelques caractéristiques externes.
 La conception d’un montage à circuits intégrés est souvent beaucoup plus
facile que celle d’un montage à composants discrêts.
 La mise au point est nettement plus réduite et le dépannage est simplifié,
seules les valeurs de quelques composants passifs (résistances et
condensateurs) fixent les caractéristiques du montage.
 Les informations sont portées par les valeurs instantanées des tensions et
des courants.
 La façon de raisonner est différente de celle qui est employée pour les
circuits logiques
 Utilisation des C.I. Analogiques: Boitiers
 Les circuits intégrés se présentent sous la forme de boîtiers pleins rectangulaires,
noirs, équipés sur un ou plusieurs côtés voire sur une face, de pattes ( broches ou pins)
permettant d'établir les connexions électriques avec l'extérieur du boîtier.
 Sur le boîtier sont peints : le logo du fabricant, une référence qui permet d'identifier le
composant, un code correspondant à des variantes
 Les connections externes sont disposées en deux rangées de chaque côté du boîtier.
 On désigne souvent ces modèles par DIL (dual in line).
 Les boitiers les plus répandus ont 8 ou 14 broches (ou pattes)
 Les représentations des circuits intégrés sont toujours en vue de dessus, contrairement
à la convention utilisée pour les transistors.
 Le sens dans lequel il faut placer le composant est indiqué par un point en relief ou une
encoche
• Code variante
Logo du fabricant
La référence
Encoche
Broches
Utilisation des C.I. Analogiques: Brochage
 La numérotation de bornes est toujours celle qui est donnée sur les figures ci-dessous.
 Les notices des constructeurs précisent sur un dessin (ou parfois avec les numéros) les rôles
respectifs des différentes connexions : le brochage du circuit.

Numérotation pour un boîtier DIL 8 ou 14 broches.

 On peut connaître le fabricant d’un circuit intégré soit par certains symboles graphiques qui sont
parfois dessinés sur les boîtiers, soit par la référence du composant.
 Chaque constructeur emploie son propre système pour numéroter ses différents
produits.
 Une référence est en général composée d’un groupe de lettres qui indique le genre de circuit
chez un fabricant donné, d’un numéro qui désigne le composant et plusieurs lettres qui indiquent
la gamme de température et le boîtier.
 Utilisation des C.I. Analogiques:
Préfixes utilisés par les constructeurs.

LM741CN
LM: circuit analogique du constructeur ‘’National
Semiconductor’’
741: numéro qui correspond à un amplificateur opérationnel
C: gamme de température est 0 - 70 ˚C
N: indique que le composant est en boîtier DIL.
Exemple de C.I. analogique: Ampli. opérationnel

 C’est un circuit intégré universel utilisé dans de nombreuses applications

en remplacement de montages à plusieurs transistors
 C’est un circuit intégré particulièrement simple et son coût est minime.
 Fonctionnement en régime linéaire (amplificateurs, filtres…) ou en régime
de commutation (comparateurs, triggers, astables, monostable…)
 Le Symbole normalisé avec deux entrées (V-,V+) et une sortie S (voir
figure ci-dessous)
 Deux alimentations continues +Vcc et -Vcc nécessaires pour le
fonctionnement
+Vcc

V-
S
V+
-Vcc
 Exemple de C.I. analogique : Le VCO
Le XR2206 est un générateur de fréquence variable.
Le XR2206 se présente sous la forme d'un circuit intégré dual-in-line 16 broches.

Le brochage du XR2206
 Une Salle Blanche
wafer
Caractérisation
 Une Salle Blanche
 Une salle blanche (ou plus exactement salle propre selon la norme ISO 14644-1) est une pièce ou une série de
pièces où la concentration particulaire est maîtrisée afin de minimiser l'introduction, la génération, la rétention
de particules à l'intérieur, généralement dans un but spécifique industriel ou de recherche scientifique.
 Les paramètres tels que la température, l'humidité et la pression relative sont également maintenus à un niveau
précis
 Les salles blanches sont utilisées dans les domaines sensibles aux contaminations environnementales : la
fabrication des dispositifs à semi-conducteurs, les biotechnologies et d'autres domaines de la biologie. Ces salles
sont également utilisées dans le cadre de la recherche médicale pour la fabrication de radioéléments par
exemple.
FIN DU CHAPITRE I
 I.3 Les types de boitiers
Les circuits intégrés analogiques comme les circuits logiques sont présentés dans différents types
de boîtiers. La grande majorité se présente sous la forme d’un rectangle noir en plastique, avec une
ou deux rangées de pattes de connexion, voire plus pour les circuits numériques à haute
intégration (microprocesseurs, etc)
 Boîtier DIL (Dual In Line)
Les connections externes sont disposées en deux rangées de chaque côté du boîtier (voir figures ciavant).
Les rangées de broches peuvent être organisées en 2x4, 2x7, etc.
Le repérage de la broche NO 1 est le même que pour les circuits intégrés logiques.
 Boitier CMS (Composant Monté en Surface)
Exemple : AD825,
C’est un amplificateur opérationnel audio (son) de Analog Device.
Ce type de boitier se soude coté cuivre du circuit imprimé (coté soudure), ses pattes sont petites et
ne traversent pas le circuit imprimé.
 Boitier SIL (Single In Line)
Une seule rangée de pattes
 I.4 Les supports
 Il existe des supports sur lesquels on fixe les circuits intégrés lors de la
réalisation de montages
 électroniques. Ceci facilite le changement du circuit assez rapidement en cas
de défaillance.
Photolithogravure
 Procédé planar
La succession d’opérations pour la réalisation d’un transistor.
 A la première des 5 étapes, on a refait pousser un peu d’oxyde au fond du trou, trou précédemment ouvert par une
opération de gravure. Ce nouvel oxyde est appelé oxyde mince et deviendra l’isolant de l’électrode de grille.
 A l’étape suivante, on a déposé sur cet oxyde mince une électrode conductrice (dessinée en rouge) en silicium polycristallin,
qui sera l’électrode de grille du transistor. Pour réaliser un tel dépôt, il faut déposer une couche uniforme sur toute la surface
de la puce et ensuite graver cette couche à l’aide d’un nouveau masque de photolithogravure.
 Après la réalisation de cette électrode de grille, on enlève l’oxyde mince sur les côtés de la grille. Il suffit pour
cela d’attaquer l’oxyde sur toute la puce, la grille sert de masque. (C’est ce qu’on appelle une technologie ”auto-
alignée”, car on est sûr ainsi que la grille et son isolant se superposent exactement.)
 À l’étape suivante, on projette partout les atomes de dopant. Ils n’ont d’effet que l`a où le silicium est nu, c’est-à-dire sur les
côtés de la grille. Après un recuit (passage dans un four), les dopants pénètrent plus profondément dans le silicium par
diffusion et constitueront les zones conductrices appelées drain et source (zones représentées en jaune). À partir de cette
étape, le transistor est fonctionnel, il reste à connecter ses 3 électrodes (grille, drain et source) au monde extérieur.
 Procédé planar
– `A l’étape 4, on dépose de la silice sur toute la surface de la puce
pour obtenir une isolation électrique complète. Il faut ensuite percer
des trous dans cette silice pour effectuer les interconnexions. Ceci
nécessite un masque de photolithogravure.
– Sur le dernier dessin, on a représenté les connections métalliques
terminées. Ceci est fait en déposant de l’aluminium sur toute la
surface de la puce (à l’endroit d’un trou dans la silice, l’aluminium
pénètre jusqu’au contact avec l’électrode), puis en gravant cette
couche d’aluminium à l’aide d’un nouveau masque de
photolithogravure.
Au cours du processus que nous venons de décrire, il a été utilisé 4
masques de photolithogravure : ouverture du premier trou dans
l’oxyde épais, gravure du silicium polycristallin, ouverture des trous
dans l’oxyde déposé, gravure de l’aluminium. Ce processus est voisin
(quoique très simplifié) de celui utilisé dans les années 70 sous le nom
de ”MOS canal N, Grille Si” et qui utilisait 8 masques. Les procédés
modernes utilisent 25 masques (CMOS à plusieurs niveaux de métal
d’interconnexion).
Deux facteurs majeurs guident l'évolution d'une technologie :

 la vitesse de fonctionnement

 la consommation

Si la fréquence de fonctionnement doit être la plus élevée possible, on cherchera la consommation la plus faible possible, non par souci d'économie, mais pour
pouvoir intégrer plus de fonctions sur un même support sans atteindre par millimètres carrés, des températures de fonctionnement susceptibles de détériorer les
composants ou d'apporter des dérives.

 pouvoir porter son choix sur une technologie plutôt qu'une autre, en fonction de la destination du matériel.

 Ce choix s'effectue, en général, selon les critères suivants :

 Vitesse de fonctionnement

 Consommation

 Immunité au bruit

 Choix des fonctions proposées par le constructeur dans la technologie retenue.

 Prix de revient des opérateurs (s'il s'agit de construction en série).

 Le niveau d'intégration intervient dans certains cas, car il faut savoir que plus l'intégration est élevée, plus on améliore la fiabilité de l'ensemble.

 On définit la fiabilité comme étant la probabilité pour qu'un appareil remplisse bien sa fonction dans des conditions d'emploi spécifiées et pendant un laps
de temps déterminé.

 Ceci est un des atouts majeurs de l'intégration, car bien des manipulations sont supprimées lors de la réalisation d'un matériel à l'aide de cette technique et
l'on évite les erreurs et les malfaçons.
 Procédé de fabrication des circuits CMOS
 La conception d'un circuit CMOS consiste à placer, sur un substrat plan de silicium faiblement dopé, des
transistors nMOS et pMOS interconnectés par des fils métalliques. Les transistors MOS peuvent être utilisés
pour réaliser des fonctions analogiques ou numériques selon qu'ils fonctionnent en mode linéaire ou saturé (cf.
TRANSISTORS ET THYRISTORS). Toutefois, ces deux modes de fonctionnement ne modifient pas le principe des
procédés de fabrication. Les transistors et les liaisons métalliques sont fabriqués dans les salles blanches par
couches successives grâce à des méthodes de photolithographie. Le nombre de couches superposées augmente
avec l'amélioration des techniques de gravure.

 La durée de fabrication et les rendements dépendent de la complexité de la technologie : il faut plusieurs

semaines pour produire un circuit intégré, chaque étape prenant plusieurs heures. Afin d'obtenir le plus grand
débit de production possible (nombre de circuits sortant de la chaîne par unité de temps), deux techniques
sont mises en œuvre. La première consiste à réaliser un grand nombre de fois le même circuit sur une galette
de silicium. La seconde est de profiter du fait que la fabrication d'un circuit est une séquence de quelques
dizaines d'opérations (ou étapes) indépendantes : la chaîne de fabrication est organisée comme une chaîne de
montage de voitures, c'est-à-dire qu'à tout instant elle contient un circuit en cours de fabrication à chaque
étape. Ainsi, le débit de la ligne dépend de la durée de l'opération la plus longue et non du nombre
d'opérations. En bout de ligne de production, un test de fabrication permet d'éliminer les circuits défectueux.
Les autres sont à nouveau triés en fonction de leur vitesse de fonctionnement (mesurée en nombre
d'instructions exécutées par seconde), des différences subtiles de dopage pouvant aller jusqu'à doubler la
vitesse du circuit. Le rapport entre le nombre de circuits fonctionnels et le nombre de circuits produits définit
le rendement (yield) de la technologie. Celui-ci peut varier de 10 à 90 [...]
IMPLANTATION IONIQUE / IONS

PARTIE III
 Composition du SoC (System On Chip)
 une partie digitale synthétisable composée le plus souvent de :
 un ou plusieurs processeurs,
 un gestionnaire d'horloge et de reset,
 un contrôleur d'interruption, une interface de debug, peut-être des coprocesseurs de calculs, des DSP,
 des périphériques de communication comme des ports d'entrées-sorties, des interfaces série (par exemple USB) ou
parallèle (interfaces FLASH ou SDRAM), ou alors une interface PCI(periferical component interconnect),
 périphériques suivant l'application visée : des timers/compteurs, un décodeur mpeg2, un contrôleur de moteur (PWM) ;
 une partie mémoire non synthétisable, le plus souvent :
• SRAM ( Static Random Access Memory)
• Mémoire cache pour le processeur, peut-être de la FLASH ou de la ROM pour sauvegarder le code, des SRAM double ports
 une partie analogique (non synthétisable) qui comprend le plus souvent :
• une ou plusieurs PLL associée à des oscillateurs pour générer les horloges nécessaires au processeur, autres périphériques
• des convertisseurs analogiques/numériques et numériques/analogiques ;
 Des entrées/sorties avec le buffer d'entrée/sortie sur lesquels seront connectés les fils d'or qui les relient aux
connecteurs du boîtier.
Le flot de conception n'est absolument pas le même pour chacune de ces parties (digitales, mémoires, parties
analogiques, I/O pad).
• Des outils de conception à base de microprocesseurs et logiciels, circuits intégrés analogiques ont
été conçus à l' aide de calculs manuels et pièces du kit de processus. Ces circuits intégrés sont des
circuits de faible complexité, par exemple AMPLI OP.
• Un processus d' essais et d'erreurs itératif et « overengineering » de la taille de l' appareil était
souvent nécessaire pour parvenir à un circuit intégré fabricable.
• La réutilisation des modèles éprouvés a permis à des circuits intégrés de plus en plus complexes à
construire sur la connaissance préalable. Lorsque le traitement informatique peu coûteux est devenu
disponible dans les années 1970, les programmes informatiques ont été écrits pour simuler la
conception des circuits avec une plus grande précision que le calcul pratique par la main. Le premier
simulateur de circuit pour CI analogique a été appelé SPICE (programme de simulation avec des
circuits intégrés accent).
• Outils de simulation de circuits informatiques permettent la complexité de conception plus que les
calculs de la main peuvent réaliser, ce qui rend la conception analogique ASICs pratique.
• Les simulateurs de circuits informatiques permettent également des erreurs à trouver au début du
cycle de conception avant un dispositif physique est fabriqué .
• De plus, un simulateur de circuit informatique peut mettre en œuvre des modèles d'appareils plus
sophistiqués et l' analyse des circuits trop fastidieux pour les calculs de la main, ce qui permet
l' analyse de Monte Carlo et analyse de sensibilité du processus pour être pratique.
• Les effets des paramètres tels que la variation de la température, la variation de concentration de
dopage et les variations de processus statistiques peuvent être simulés facilement pour déterminer si
un circuit intégré de conception est fabricable .
• Dans l' ensemble, la simulation de circuit informatisé permet un degré de confiance plus élevé que le
circuit fonctionnera comme prévu lors de la fabrication.