TP N°3 : Descriptions matérielles des

circuits logiques séquentiels

 Bascule SR Latch
Description en langage
table de VHDL
vérité
R S Q Q_bar

0 0 Q Q_bar

0 1 1 0

1 0 0 1

1 1 interdit interdit
Waveform:
 Bascule SR Flip-Flop
table de Description en langage
VHDL
vérité
clk R S Q Q_bar

0 0 Q Q_bar

0 1 1 0

1 0 0 1

1 1 interdi interdi
t t
Waveform:

 il y’a un état interdit quand S et R sont activent au même

temps dans la bascule SR.
 Bascule D Flip-Flop
Description en langage
table de vérité VHDL

clk D Q Q_bar

0 0 1

1 1 0
Waveform:

La bascule D est une bascule synchrone ne disposant que

d'une seule entrée de donnée synchrone de l'horloge.
 Bascule JK Flip-Flop
table de vérité Description en langage
VHDL
clk J K Q Q_bar

0 0 Q Q_bar

0 1 0 1

1 0 1 0

1 1 Bascul Bascul
ement ement
Waveform:

La bascule JK n’a pas un état interdit elle a un état de

basculement quand J et K sont activent au même temps .
 Bascule T Flip-Flop
Description en langage VHDL
table de vérité
Clk T Q Q_bar

0 Q Q_bar

1 Q_bar Q
Waveform:

La bascule T, si son entrée T est active, elle bascule à

chaque impulsion d'horloge, Si son entrée T est inactive,
elle conserve son état.
 compteur 4bits
Description en langage VHDL:

waveform:
 compteur 3bits
Description en langage VHDL:

waveform:
description en utilisant un bus interne:
 compteur 3bits
Description en langage VHDL:

waveform:
compteur 3 bits avec remise à zéro synchrone:

waveform:
 Les registres
Description en langage VHDL:

waveform: