Cours dintroduction aux blocs analogiques

mchevroulet@mac.com

cr le 23.12.90, version du 29.2.99, imprim 17/11/2010

Table des matires

Table des matires.......................................................................................2 1. Introduction................................................................................................5 1.1. Le cours.........................................................................................5 1.2. La conception de circuits intgrs.................................................5 1.3. Les paramtres petits signaux...................................................... 6 2. Les lments disponibles en technologie CMOS..................................... 8 2.1. lments actifs en technologie CMOS......................................... 8
2.1.1. Les transistors MOS............................................................................................ 8 2.1.2. Dfinitions............................................................................................................ 9 2.1.3. Equations dfinissant le comportement du transistor MOS............................... 9 2.1.4. Le transistor bipolaire........................................................................................ 13 2.1.5. Dfinitions.......................................................................................................... 13 2.1.6. Equations dcrivant le comportement du transistor bipolaire..........................14

2.2. Elements passifs en technologie MOS....................................... 15

2.2.1. Les rsistances................................................................................................. 15 2.2.2. Les capacits.................................................................................................... 15

2.3. Elments parasites......................................................................16 3. Les bases des blocs fonctionnels........................................................... 18 3.1. Introduction..................................................................................18 3.2. Miroirs de courant........................................................................18
3.2.1. Miroir deux MOS............................................................................................ 18 3.2.2. Miroir fournissant plusieurs copies du courant d'entre................................... 19 3.2.3. Miroir amplifiant le courant................................................................................ 20 3.2.4. Miroir rduisant le courant................................................................................ 20 3.2.5. Miroir effectuant l'addition de plusieurs courants............................................. 21 3.2.6. Miroir effectuant une soustraction..................................................................... 21 3.2.7. Miroir effectuant une valeur absolue................................................................ 21 3.2.8. Miroirs deux bipolaires................................................................................... 22 3.2.9. Miroirs bipolaires amliors.............................................................................. 22 3.2.10. Miroir BiCMOS................................................................................................ 23

3.3. Paire diffrentielle........................................................................24

3.3.1. Principe de la paire diffrentielle....................................................................... 24 3.3.2. Linarisation de la paire diffrentielle............................................................... 25

3.4. Charges....................................................................................... 26
3.4.1. La rsistance..................................................................................................... 27 3.4.2. Le MOS connect en diode.............................................................................. 27

3.4.3. Le MOS connect en source de courant.......................................................... 27 3.4.4. Le MOS en source de courant cascode......................................................... 27 3.4.5. Bande passante de la charge........................................................................... 28

4. Les blocs fonctionnels.............................................................................30 4.1. Les principaux blocs fonctionnels analogiques...........................30 4.2. Amplificateurs un tage............................................................30
4.2.1. Amplificateurs entre unique......................................................................... 4.2.2. Buffer................................................................................................................. 4.2.3. Amplificateur pseudodiffrentiel........................................................................ 4.2.4. Amplificateur diffrentiel.................................................................................... 30 34 35 35

4.3. OTA (Operational Transconductance Amplifier) simple.............37 4.4. OTA avec cascodes.................................................................... 39 4.5. Comparateurs..............................................................................40 4.6. Sources de courant..................................................................... 42 4.7. Sources de tension......................................................................43 4.8. Oscillateurs..................................................................................44 5. Autres notions fondamentales................................................................ 46 5.1. Capacits commutes.................................................................46 5.2. Circuits BiCMOS......................................................................... 48 5.3. MOS <-> bipolaire....................................................................... 49 5.4. Layout analogiques..................................................................... 51 6. Exercices.................................................................................................56 6.1. Exercices concernant les lments............................................ 56 6.2. Exercices concernant les miroirs de courant.............................. 56 6.3. Exercices concernant les paires diffrentielles........................... 57 6.4. Exercices concernant les charges.............................................. 58 6.5. Exercices concernant les OTAs simples.....................................58 7. Laboratoires............................................................................................ 60 7.1. Paramtres petits et grand signaux du transistor MOS..............60
7.1.1. Objectif de l'exprience..................................................................................... 60 7.1.2. Droulement de l'exprience............................................................................ 60

7.2. Contruction et mesure de buffers................................................60

7.2.1. Objectif de l'exprience..................................................................................... 60 7.2.2. Droulement de l'exprience............................................................................ 60

7.3. Construction et mesure d'OTAs simples.....................................62

7.3.1. Objectif de l'exprience..................................................................................... 62 7.3.2. Droulement de l'exprience............................................................................ 62

7.4. Construction et mesure d'un oscillateur...................................... 63

7.4.1. Objectif de l'exprience..................................................................................... 63 7.4.2. Droulement de l'exprience............................................................................ 63

8. Tables......................................................................................................64 8.1. Constantes.................................................................................. 64

8.2. Formulaire................................................................................... 66 8.3. Les grandeurs et leurs symboles................................................ 67 8.4. Exemples de paramtres technologiques...................................69 9. Plan du cours:......................................................................................... 72

1.

Introduction

1.1. Le cours Ce cours concerne les blocs de bases de l'lectronique intgre analogique. Il contient les notions ncessaires comprendre l'architecture de blocs fonctionnels simples et dimensionner des lments tant donnes des contraintes raisonnables. Le cours est compos de trois parties: la thorie dans laquelle sont donnes les dfinitions, les explications concernant le comportement des blocs fonctionnels et les rgles de conception, les exercices qui permettent de revoir la matire et de vrifier que sa comprhension est correcte les laboratoires qui confrontent la thorie avec la ralit des mesures.

L'tudiant est suppos avoir une connaissance gnrale de l'lectronique analogique et digitale avant le dbut du cours. Ces connaissances seront rvises et exprimes dans le language habituel des concepteurs de circuit intgrs. Aprs avoir suivi ce cours, l'tudiant devrait pouvoir s'intgrer rapidement dans une quipe de conception de circuit intgr en tant que technicien de support, en particulier dans la phase de dessin des gomtries du circuit intgr (layout), de mesure et de test. Les connaissances qu'il aquiert ici lui permettent de dialoguer avec les ingnieurs de dveloppement, de mieux comprendre les implications des choix qui se font lors de cette phase de la conception et ainsi d'amliorer la qualit globale du circuit intgr. 1.2. La conception de circuits intgrs Le but de la conception de circuits intgrs est de transformer les contraintes et spcifications du circuit en une liste d'lments, avec leurs dimensions et proprits, qui dfinissent le circuit intgr.

cours PDF/chevy007

page 5

schmas

spcifications plan Figure: La conception est la fabrication des schmas et du plan du circuit intgr partir de sa spcification. 1.3. Les paramtres petits signaux Dans les circuits analogiques, les composants n'utilisent gnralement pas toute leur plage de fonctionnement, mais qu'une petite partie de celle-ci. On dit alors qu'on volue autour d'un point de travail. On va exprimer le comportement du dispositif en paramtres petits signaux qui dpendent du point de travail. Il s'agit en fait d'une approximation linaire du comportement rel du dispositif.

I [A]

I(V) i(v) G g V [V]

Figure:

Paramtres petits signaux. La pente G donne le rapport entre le courant et la tension au point de travail, alors que la pente g donne le rapport entre l'volution du courant et l'volution de la tension aurtour du point de travail

cours PDF/chevy007

page 6

I [A]

V [V]

temps

temps

Figure: Signal transform par un transistor, usage des paramtres petits signaux.

cours PDF/chevy007

page 7

2.

Les lments disponibles en technologie CMOS

2.1. lments actifs en technologie CMOS Les lments actifs disponibles en technologie CMOS sont les transistors MOS et des transistors bipolaires (souvent dits parasites). 2.1.1. Les transistors MOS Les transistors MOS sont raliss dans la surface du circuit intgr. Ils sont composs de deux diffusions conductrices (drain et source) spares par un espace dont la conductivit est controle par une grille (couche de polysilicium dpose sur une couche trs mince d'oxyde), le canal du transistor se formant dans le caisson situ sous la grille. Les transistors sont isols les uns des autres par des diodes. Dans les technologies CMOS courantes existent deux types de transistors MOS: les MOS canal n et les MOS canal p, aussi appel MOS n et MOS p. Les MOS canal n ont des drains et sources dops par un matriau ayant un excs de charges ngatives (lectrons), les MOS canal p ont des drains et sources dops par un matriaux ayant un excs de charges positives (trous). L'espace sparant les drains et sources est trs lgrement dop en polarit inverse formant donc deux diodes opposes lorsqu'il n'est pas polaris. La polarisation de la grille permet d'inverser localement la polarisation de l'espace sparant drain et source et de crer ainsi un canal conducteur.
V+ D G S VD G S

n+

p+

p+

n+

n+

n-

Figure:

Les transistors MOS dans une technologie intgre

cours PDF/chevy007

page 8

2.1.2. Dfinitions
drain D grille G caisson B grille G source S caisson B

source S

drain D

Figure:

Symbole des transistors MOS n et p.

Les tensions mesures sur les bornes du transistor MOS sont nommes: VGS: tension entre la grille et la source du transistor VDS: tension entre le drain et la source du transistor VD: VG: VS: tension entre le drain et le caisson du transistor tension entre la grille et le caisson du transistor tension entre la source et le caisson du transistor

Ces tensions sont en principe utilises avec leur signe. Nanmoins, lorsqu'il n'y a pas d'ambiguit, on a tendance n'indiquer que la valeur absolue des tensions et paramtres des transistors. Comme le transistor MOS habituel est symtrique, le drain n'est pas diffrenciable de la source. Par commodit, on appelle gnralement drain le ct d'un canal n au potentiel le plus lev, et le ct d'un canal p au potentiel le plus faible, les charges s'coulant donc de la source vers le drain. Si on ne le mentionne pas autrement, on considre positif un courant qui entre dans un composant (comme le courant de drain d'un transistor n ou le courant de source d'un transistor p). 2.1.3. Equations dfinissant le comportement du transistor MOS. On peut partager le fonctionnement du transistor MOS en plusieurs modes, selon le mcanisme qui prdomine au contrle du courant de drain par la tension de grille. Mode de forte inversion sature: comportement quadratique Mode linaire: comportement linaire Mode de faible inversion sature: comportement exponentiel

cours PDF/chevy007

page 9

Transistor MOS canal n

VDS >

VG V T , VG > V T n 2 ID = VG VT nVS ) ( 2n VG V T , VG > V T n ID = (V VT nVS )VDS 2n G

VG V T nUT VS UT

VDS <

VDS > 4UT , VG < V T ID = Isat e e

Transistor MOS canal p

VDS >

VG VT , VG > VT n 2 ID = VG V T + nVS ) ( 2n VG VT , VG > VT n ID = (VG V T + nVS )(VDS ) 2n

VG V T nUT VS UT

VDS <

VDS > 4UT , VG < VT ID = Isat e e

Tableau: Equations dcrivant le comportement des transistors MOS Mme en saturation, il reste une influence de VDS sur ID. Par simplification, on exprime gnralement celle-ci par une tension VEARLY qui dpend linairement de la longueur du transistor. On exprime alors la diffrence de courant de la manire suivante: VDS o VEARLY = Vearly L ID = ID VEARLY Ce calcul n'est qu'une approximation trs grossire et doit tre affin par simulation.

cours PDF/chevy007

page 10

Paramtre Longueur du transistor MOS Largeur du transistor MOS Epaisseur de l'oxyde de grille Potentiel thermique Capacit d'oxyde Cofficient d'inversion Courant de saturation Beta 0 ou Beta carr Beta Coefficient de faible inversion

Formule W

Remarques

T ox

kT q o Cox = T ox I Ki = D Isat UT = Isat = 2n U2 T o = Cox = Cox n = 1+ CD Cox W L

26 mV 300 K Il s'agit d'une capacit surfacique Forte inversion si inversion si Ki<<1 Ki>>1, faible

Dtermine le passage de la faible la forte inversion Gain d'un transistor carr Appel aussi gain du transistor CD dpend de VS. On prend souvent n=1.5 comme rgle de conception

Tableau: Equations dcrivant les paramtres des transistors MOS Le mode de fonctionnement du transistor MOS dpend de sa polarisation. On peut dfinir ses caractristiques en saturation l'aide d'un double graphe.

cours PDF/chevy007

page 11

linaire comportement en saturation Idsat

satur

Id

VG >VT

VG = V T VT

forte inversion faible inversion

Vg Figure:

Vd

Double graphe dcrivant les caractristiques d'un transistor MOS pour VS nul. Id
go

gm

Vg Figure:

Vd Paramtres petits signaux du MOS avec source au substrat.

Dans le cas du transistor MOS, les paramtres petits signaux s'expriment facilement en fonction du courant de drain du transistor.

Dfinition gm gms go ID VG ID VB ID VD

MOS faible inversion I = D nUT I = D UT = ID VEARLY

MOS forte inversion ID = nUT Ki = = ID UT Ki ID VEARLY

MOS linaire = VDS n

= VDS = (VGS VT )

Tableau: Paramtres petits signaux des transistors MOS

cours PDF/chevy007

page 12

2.1.4. Le transistor bipolaire Le transistor bipolaire a un comportement diffrent du transistor MOS. Dans ce cours nous n'aborderons que son rgime dit linaire. Les diffrence principales par rapport au transistor MOS sont l'absence d'effet de substrat (c'est un composant 3 connexions), la prsence du courant de base et une fonction de transfert exponentielle. La dnomination des rgimes n'est pas la mme que pour le transistor MOS.

V-

n+

p-

n+

nn+

Figure:

Un transistor bipolaire intgr

2.1.5. Dfinitions collecteur C base B base B metteur E

metteur E Figure:

collecteur C

Symboles des transistors bipolaires npn et pnp

Les tensions mesures sur les bornes du transistor bipolaire sont nommes: VCE: tension entre le collecteur et l'metteur du transistor VBE: tension entre la base et l'metteur du transistor

cours PDF/chevy007

page 13

2.1.6. Equations dcrivant le comportement du transistor bipolaire Les caractristiques courants-tensions du transistor bipolaire ressemble celui du transistor MOS, mais il n'a que 3 ports (base, metteur et collecteur) et ses courbes idales sont plus simples. Transistor bipolaire npn Transistor bipolaire pnp
V BE VT V BE VT

IC = IS e

IC = IS e

Tableau: Equations dcrivant le comportement des transistors bipolaires Le mode de fonctionnement du transistor bipolaire dpend de sa polarisation. On peut dfinir ses caractristiques en saturation l'aide d'un double graphe.
Iclin Ic

Vbe

Vce

Figure:

Double graphe dcrivant le comportement d'un transistor bipolaire

Dfinition gb ge go IC VB IC VE IC VC

bipolaire linaire I = C VT I = C VT IC = VEARLY

Tableau: Paramtres petits signaux des transistors bipolaires

cours PDF/chevy007

page 14

2.2. Elements passifs en technologie MOS Les principaux lments passifs en technologie MOS sont les rsistances et les capacits. Certaines technologies disposent galement de diodes flottantes qui peuvent tre utilises pour faire des redresseurs ou des rsistances de forte valeur. 2.2.1. Les rsistances Il y a plusieurs types de rsistances en technologies CMOS: les rsistances en polysilicium utilisent les mmes couches que les grilles des transistors (CP), elles sont gnralement peu rsistives. Certaines technologie disposent de couches polysilicium faiblement dopes qui permettent d'avoir des rsistances de plus forte valeur les rsistances en diffusion n ou p utilisent les mmes couches que les sources et drains des transistors (DN et DP) les rsistances en caisson utilisent la mme couche que le caisson du transistor (CW).

La rsistivit d'une couche est exprime en rsistance par carr. La valeur relle d'une rsistance est sa rsistivit multiplie par sa longuer, divise par sa largeur. 2.2.2. Les capacits Les capacits sont de trois types principaux: les capacits situes entre les couches conductrices, les capacits de grille et les capacits de jonction. les capacits situes entre les conducteurs ont une valeur surfacique relativement faible. Leur valeur est indpendante de la temprature et de la tension applique. Leur appariement est gnralement trs prcis les capacits de grille ont une valeur surfacique suprieure aux capacits interconducteurs. Cette valeur change peu avec la temprature et la tension applique. Dans les fichiers technologiques, elle est gnralement nomme COX les capacites de jonction ont une valeur surfacique trs dpendante de la tension applique

cours PDF/chevy007

page 15

2.3. Elments parasites

V+

V-

n+

p+

p+

n-

Figure:

Les lments parasites du transistor MOS

A chaque jonction est associe une diode et une capacit de jonction. Ces capacits limitent la frquence maximale de fonctionnement du circuit intgr et sont un important facteur de la consommation de courant des circuits haute frquence digitaux et analogiques. L'influence des lments parasites dpend fortement du schma. Habituellement, les lments dominants sont la capacit grille-caisson, la capacit de recouvrement grille-drain et la capacit de jonction drain-caisson. Cgd D G B S Csw Cwb Cdw

Cgs

Cgw Figure: Les lments parasites du transistor MOS

Le transistor bipolaire a moins d'lments parasites. Ses lments parasites dominants sont les rsistances de base et de collecteur, ainsi que la capacit base-collecteur.

cours PDF/chevy007

page 16

V-

n+

n+ pnn+

Figure:

Les lments parasite du transistor bipolaire

Cbc

Ccs

Cbe

Figure:

Les lments parasites du transistor bipolaire

cours PDF/chevy007

page 17

3.

Les bases des blocs fonctionnels

3.1. Introduction Les bases des blocs fonctionnels sont des assemblages de quelques lments pour raliser des parties de circuits fonctionnels. On verra dans ce chapitre, en particulier, des miroirs de courant varis, des paires diffrentielles et diffrents types de charges. Les miroirs de courant ralisent des des fonctions simples ayant en entre et en sortie des courants, les paires diffrentielles transforment des diffrences de tensions en diffrences de courants et les charges transforment des courants en tension. 3.2. Miroirs de courant Les miroirs de courant permettent de copier des courants. Ils permettent galement de raliser des fonction simples des courants, comme des additions, des soustractions et des valeurs absolues. Ils sont utiliss de manire extensive pour polariser les blocs fonctionnels analogiques. Ils utilisent le principe de similitude. Principe de similitude: Deux dispositifs identiques mis dans des conditions identiques se comportent de manire identique 3.2.1. Miroir deux MOS Le miroir de courant est l'lment de base utilis pour la rplication, l'addition et la soustraction. Il ne fonctionne qu'avec des courants unipolaires.

cours PDF/chevy007

page 18

I1

I2

M1

M2

Figure:

Miroir 2 MOS

Polarisation des transistors: I1 = I2 = 1 2 VGS1 V T1) ( 2n1 2 2 V GS2 V T2 ) ( 2n2

Conditions de fonctionnement: I1 > 0 VDS2 > I2 = I1 3.2.2. Miroir fournissant plusieurs copies du courant d'entre I1 I2 I3 VGS2 VT n

M1

M2

M3

Figure:

Miroir fournissant deux copies du signal d'entre

I2 = I1 I3 = I1

cours PDF/chevy007

page 19

3.2.3. Miroir amplifiant le courant I1 I2

M1

M2

M3

Figure:

Miroir amplifiant le courant

I1 = ID1 = ID2 = ID3 I2 = ID2 + ID3 = 2 I1 Ici la multiplication de courant est ralise par la mise en parallle de transistors la sortie du miroir. On peut aussi utiliser les dimensions des transistors pour parvenir au mme rsultat. On conomise de la surface avec des transistors de taille diffrente, mais on perd de la prcision car les effets de bord ne sont pas les mmes l'entre et la sortie du miroir. 3.2.4. Miroir rduisant le courant I1 I2

M1

M2

M3

Figure:

Miroir rduisant le courant

ID1 = ID2 = ID3 = I2 I1 = ID1 + ID2 = 2 I2 I donc I2 = 1 2

cours PDF/chevy007

page 20

3.2.5. Miroir effectuant l'addition de plusieurs courants I1 I2 I3

M1

M2

M3

M4

Figure:

Miroir effectuant l'addition de plusieurs courants et ID3 = ID4

ID1 = ID2

I2 = ID2 + ID3 donc I2 = I1 + I3 3.2.6. Miroir effectuant une soustraction I1 I2 I3

M1

M2

M3

M4

Figure:

Miroir effectuant une soustraction I3 = I2 I1 I3 = 0 si I2 > I1 si I1 I2

3.2.7. Miroir effectuant une valeur absolue

M1 M2 M3 M4 A M5 B M6

A I1 I2

B I3

M7

M8

M9

M10

M11

M12

M13

M14

Figure:

Miroir effectuant une valeur absolue

cours PDF/chevy007

page 21

Les miroirs M1-M2-M5 et M3-M4-M6 distribuent les courants d'entre dans les soustracteurs M7-M8-M9-M10 et M11-M12-M13-M14. Les rsultats des deux soustractions sont somms pour donner I3. I3 = I2 I1 Ce schma permet d'avoir une sorte de norme de la diffrence de courant. Il est utiliser pour polariser des amplificateurs adaptatifs dans lesquels le courant de polarisation est augment lorsque la norme du signal augmente. 3.2.8. Miroirs deux bipolaires On peut utiliser les mmes principes pour raliser des miroirs avec des transistors bipolaires. I1 I2

Q1

Q2

Figure:

Miroir deux bipolaires

Dans le miroir bipolaire, il faut tenir compte du gain du transistor car une partie du courant I1 part dans la base de Q2. I 2 I2 = I1 2 1 = I1 1 3.2.9. Miroirs bipolaires amliors On peut utiliser les transistors non seulement pour la fonction de copie du miroir, mais galement pour amliorer ses performances.

cours PDF/chevy007

page 22

I1

I2

Q1

Q2

Q3

Q4

Figure:

Miroir bipolaire amlior I

Dans ce miroir, on s'arrange pour avoir deux fois la mme fuite de courant: une fois dans Q2 et une fois dans Q3, ainsi les deux fuites semblent s'annuler. En fait il reste un rsidu. I 2 I2 = I1 + 2 1 = I 1 1 + 2 2 V+ I1 I2

Q1

Q2

Figure:

Miroir bipolaire amlior II

Dans ce miroir, on utilise un transistor suplmentaire pour isoler la base de Q2. On perd de la tension et la bande passante du miroir se dtriore. I 2 I2 = I1 + 2 1 = I 1 1 + 2 2 3.2.10. Miroir BiCMOS Certaines technologies permettent de mler transistors MOS et bipolaires. On verra plus loin d'autres applications.

cours PDF/chevy007

page 23

V+ I1 I2

Q1

Q2

Figure:

Miroir BiCMOS

Dans ce cas, aucun courant ne relie I1 la grille de Q2. Les remarques faites ci-dessus concernant la tension ncessaire sur l'entre et la bande passante sont toujours valables. I2 = I1 3.3. Paire diffrentielle 3.3.1. Principe de la paire diffrentielle La paire diffrentielle est l'lment de base pour l'acquisition de tensions. Elle est forme de deux transistors identiques de source et caisson commun, connects une source de courant. I1 Vi+ I2 Vi-

Ip VFigure: Principe de la paire diffrentielle

Comme pour le miroir de courant, si les tensions Vi+ et Vi- sont identiques, alors les courants I1 et I2 sont identiques. Pour comprendre le fonctionnement de la paire diffrentielle, on regarde son comportement autour de son point de travail. On utilise donc des approximations petits signaux.

cours PDF/chevy007

page 24

i1 gm1(vi+ - v3) v3 ip

i2 gm2(vi- -v3)

Figure:

Principe de la paire diffrentielle en petits signaux et i1 i2 = gm (vi+ vi )

i1 + i2 = ip

En principe, Ip ne varie pas durant la mesure, donc ip = 0. g i1 = i2 = m (v i+ vi ) 2

Figure:

Fonction arctan similaire au comportement de la paire diffrentielle

3.3.2. Linarisation de la paire diffrentielle La linarit de la paire diffrentielle est limite par la variation du gain des transistors avec le courant qui les traverse. Pour amliorer la linarit de la paire diffrentielle on peut la dgnrer l'aide de rsistances. Il faut que la rsistance soit plus grande que l'inverse de la conductance en petits signaux pour que la variation de cette dernire n'influence plus le gain.

cours PDF/chevy007

page 25

I1 Vi+

I2 Vi-

Re Ip VFigure:

Re

Paire diffrentielle dgnre par des rsistances

Les rsistances limitent le gain de la paire diffrentielle et le gain rsiduel varie moins avec le courant. La linarit est donc amliore, au prix d'une augmentation de la tension de commande. En fait, le courant de polarisation est inutile dans les rsistances. Il y a une possibilit d'viter cette chite de tension. I1 Vi+ 2Re Ip/2 VFigure: VIp/2 I2 Vi-

Paire diffrentielle dgnre par des rsistances II

Si on met deux sources de courant de polarisation, et qu'on met les rsistances entre les deux sources, seule la diffrence de courant portant le signal passera dans les rsistances. Lea chute de tension est nettement rduite. 3.4. Charges La charge gnre une tension partir d'un courant.

cours PDF/chevy007

page 26

3.4.1. La rsistance La rsistance est une charge linaire. Sa rsistivit (en premire approximation) ne dpend pas de sa tension. V V=RI R I I 3.4.2. Le MOS connect en diode Le transistor MOS connect en diode est l'lment d'entre des miroirs de courant. V i=2 Ut I v I=/(2n) (Vgs-Vt) 2 I 3.4.3. Le MOS connect en source de courant Le MOS connect en source de courant permet d'obtenir un grand gain sans grande chute de tension et sur une petite surface. V Vmax i=go v I= /(2n) (Vgs-Vt) 2 I 3.4.4. Le MOS en source de courant cascode Le montage en cascode induit une contre-raction qui augmente considrablement l'impdance vue depuis le drain du transistor de cascode. Il permet donc de raliser des gains plus levs que le montage en source de courant simple. I I

cours PDF/chevy007

page 27

go1

v1 gms v1 I 0 vo I go2

Si une variation de courant est impose la sortie, elle doit passer travers go2, puis go1. Lorsque ce courant traverse go1, il gnre une tension sur v1 qui bloque le cascode par gms1, l'effet de go1 est donc amplifi par gms1. g g i = o1 o2 vo gms 2 3.4.5. Bande passante de la charge La bande passante d'une charge RC vaut 1/(2RC)

C R I 1/2RC La bande passante d'une charge rsistive associe une capacit est inversement proportionnelle son impdance, mais son gain qui lui est associ est proportionnel son impdance.

C R I I

C C I

cours PDF/chevy007

page 28

g o 2 /2gmC

g m/2C g o /2C

Un cascode diminue la bande passante et augmente le gain associ une charge, il maintient le produit gain * bande passante (GBW). (Pour des systme de premier ordre) Dimensionnement I donn: I Isat ZL > 1 nUT

2n U2 T >

n2 U2 T 2 I ZL

W n = 2 L 2I ZL o Slew rate S I C

Chute de tension VGS = V T + 2n I

cours PDF/chevy007

page 29

4.

Les blocs fonctionnels

4.1. Les principaux blocs fonctionnels analogiques Les blocs fonctionnels sont des assemblages d'lments permettant de raliser une fonction. Les principaux blocs fonctionnels analogiques, qu'on retrouve dans la plus grande partie des circuits intgrs, mme digitaux, sont les amplificateurs, les comparateurs, les sources et les oscillateurs. 4.2. Amplificateurs un tage Les amplificateurs un tage sont forms d'un gnrateur de courant command (ou d'un gnrateur de diffrence de courant) et d'une charge. 4.2.1. Amplificateurs entre unique L'amplificateur une rsistance est utilis pour faire de petits gains (1 - 10) tout en maintenant une grande bande passante mais en perdant peu de tension (moins d'un VT). v o = (gmR)vi R vo vi M

Figure:

Amplificateur une rsistance

Les lments parasite de l'amplificateur limitent sa bande passante

cours PDF/chevy007

page 30

Rl Vo Cgd Cdw Csw Cwb

Vi

Cgs

Cgw Figure: Les lments parasites de l'amplificateur une rsistance ii vi Cgs Cgd go gm vi Rl vo Cdw

Figure:

Les lments parasites de l'amplificateur une rsistance

LCK(grille): ii = (vi vo )s CGD + vi s CGS vo LCK(drain): 0 = (vi vo )s CGD go vo gm vi RL v o = vi s CGD gm 1 s CGD + go + R

L

=>

=> v o gm RL v i en basse frquence => ii = vi (s CGD (1+ gm RL ) + s CGS ) L'amplificateur transistor en diode est essentiellement utilis comme entre de miroir de courant pour une charge active (voir dessous).

cours PDF/chevy007

page 31

vo g = mn vi gmp Mp vo vi Mn

Figure:

Amplificateur transistor en diode vo gmn = vi gon + gop Mp vo vi Mn

Figure:

Amplificateur transistor en source de courant

Mp vo vi Mn

gmn + gmp vo = vi gon + gop

Figure:

Inverseur

cours PDF/chevy007

page 32

vi

M2 vo M1 M3 Ip

vo =1 vi

Figure:

Amplificateur suiveur gain unitaire vo g = m <1 v i gms Ip M3

vi

M2 vo M1

Figure:

Amplificateur suiveur vo gm1 = vi go1 + go2 + go3 + go4 gms 4 gms2

M3 M4 vo M2 vi M1

Figure:

Amplificateur charge cascode

cours PDF/chevy007

page 33

M3

M4 vo M2

vi

M1

M5

Figure: 4.2.2. Buffer

Amplificateur charge cascode replie

Le buffer est constitu d'un transistor et d'une source de courant. Il sert isoler un noeud ou transformer l'impdance du signal.

Figure:

Le buffer et son schma quivalent

Calcul de sa fonction de transfert: g (v v o ) v o = m 1 i ZL + go vo g = 1 m v i ZL + gm + go vo 1 1 vi gm ZL

cours PDF/chevy007

page 34

Saturation: gm =

I Isat nUT

4.2.3. Amplificateur pseudodiffrentiel L'amplificateur pseudo-diffrentiel est form de deux transistors chargs de gnrer un courant dpendant du signal, et d'un miroir actif qui propoage la diffrence de courant vers la sortie. Il sert comparer deux tensions (boucle ouverte) ou gnrer une tension identique une tension de commande (boucle ferme).

I1 V+

I2 V-

Figure:

Amplificateur pseudo-diffrentiel en boucle ouverte

I1 V+

I2 V-

Figure:

Amplificateur pseudo-diffrentiel en boucle ferme

La consommation de l'amplificateur pseudo-diffrentiel dpend fortement du signal d'entre. 4.2.4. Amplificateur diffrentiel L'entre d'un amplificateur diffrentiel est compose d'une paire diffrentielle. La consommation de cet amplificateur ne dpend pas (en premire approximation) du signal d'entre. On apple amplificateur compltement diffrentiel un amplificateur diffrentiel dont les sorties sont diffrentielles.

cours PDF/chevy007

page 35

vovi+ Ip

vo+ vi-

Figure:

Amplificateur compltement diffrentiel faible gain

vo+ vi+ vovi-

Ip

Figure:

Amplificateur compltement diffrentiel haut gain

vi+

vo-

vo+ vi-

Ip

Figure:

Amplificateur compltement diffrentiel gain unitaire

cours PDF/chevy007

page 36

vo viIp

Figure:

Amplificateur diffrentiel charge active

4.3. OTA (Operational Transconductance Amplifier) simple

M5

M3

M4

1:N

M6 vo M8

vi+ M7

M1

M2 Ip

vi-

Cl

1:N Figure: L'OTA simple

L'OTA simple est constitu d'une paire diffrentielle et de trois miroirs de courant. Son entre et sa sortie sont haute impdance. Ce circuit est utilis pour commander des rseaux de capacits. Il peut travailler trs faible tension d'alimentation. Ses fonctions sont semblables celle de l'amplificateur diffrentiel charge active, mais le potentiel de son noeud de sortie peut varier quasiment d'une alimentation l'autre.

cours PDF/chevy007

page 37

1:N Ip/2 vi+ Ip 1:N Figure: Les courants dans l'OTA simple au repos Ip/2 viN * Ip/2

La polarisation de l'OTA se fait par une source de courant. Ce courant est rparti par la paire diffrentielle, puis copi dans les miroirs de courant. Si on a pas de signal diffrentiel l'entre de l'OTA, le courant rsultant la sortie de l'OTA est nul.

1:N I vi+ I viN * I 2N * I N * I 1:N Figure: Variations de courant dans l'OTA simple soumis une diffrence de tension d'entre.

Si une tension diffrentielle est prsente l'entre de l'OTA, alors la diffrence de courant se propage jusqu' sa sortie. C'est elle qui engendre un signal de sortie.

cours PDF/chevy007

page 38

4.4. OTA avec cascodes

vi+ Ip

vivo

Figure:

OTA avec cascode

L'OTA avec cascode a plus de gain en tension que l'OTA simple, mais le mme produit gain * bande passante. L'excursion de sa tension de sortie est rduite.

vi+ Ip/2 Ip

vivo

Figure:

OTA cascode repli

L'OTA cascode repli est particulirement rapide car un miroir de courant est supprim. La plage de tension d'entre peut tre tendue vers le haut. On trouve les relations suivantes entre tension d'entre et signal de sortie:

cours PDF/chevy007

page 39

v gm1 N gain = o = vi go6 + go8 g + go8 BW = o6 2 CL v g N GBW = o = m1 vi 2 CL SR = N Ip CL 4.5. Comparateurs Le comparateur sert d'interface entre le monde analogique et le monde digital.

Figure:

Diffrents types de comparateurs

Figure:

Comparateur ralis par une chaine d'amplificateurs

cours PDF/chevy007

page 40

1:M

M:1

I11 VoI1 Vi+

I12

I21

I22 Vo+ I2 Vi-

Ip

Figure:

Comparateur amplificateur

ralis

par

contre-raction

positive

dans

un

Dans ce dernier comparateur, le courant qui traverse les deux miroirs cre une contre-raction positive. On peut calculer la diffrence de tension ncessaire l'entre pour stopper cette contre-raction (exemple en faible inversion): il faut que la diffrence de courant due la paire diffrentielle soit suprieure celle due aux miroirs. I1 = M I2 I1 = Isat e
V G1 V T nUT V G2 V T nUT

I2 = Isat e I1 = e I2

V G1 V G2 nUT

=M

=> VG1 VG2 = nUT ln (M)

cours PDF/chevy007

page 41

4.6. Sources de courant

Figure:

Sources de courants simples

1:N I2

I1

1:M R

Figure:

Rfrence de courant

Calcul des dimensions de la rfrence de courant I2 = N I1 I1 = Is e

VG VT V G I2 R VT

I2 = M Is e

I1 1 1 = e VT = I2 M N

I2 R

cours PDF/chevy007

page 42

V I1 = T R

ln

1 N M N

I2 =

VT N ln R M

Remarque: V T T , R T

4.7. Sources de tension V+ V+ V+ + Q + Vref VFigure: Sources de tension V+ + Q1 Q2 Vref R1 V2 R2 V1 R1 Vref VR VVref

Ip + R

R2

R3

Figure:

Rfrence de tension

cours PDF/chevy007

page 43

Voltage Vbe1 + K Vbe2 Vbe1 Vbe2 Vbe Temperature

Figure: Principe de la rfrence de tension 4.8. Oscillateurs

Figure: f 2 gm C

Oscillateur en anneau

cours PDF/chevy007

page 44

Figure: f

Oscillateur en anneau

I Isat 2 gm 2 , gm = , I (Vi VT ) n UT C

V+ V-

R S

Figure:

Oscillateur relaxation

cours PDF/chevy007

page 45

5.

Autres notions fondamentales

5.1. Capacits commutes A B

Figure:

Base des capacits commutes

q = C(VA VB ) I = f q = f C(V A VB ) Requ = 1 R C C Vi Vo

Figure:

Intgrateur en capacit commutes

cours PDF/chevy007

page 46

C Vi C Vo

Figure:

Intgrateur en capacit commutes C Vi C Vo

Figure:

Intgrateur en capacit commutes Sr C Vi C Vo

Figure:

Amplificateur en capacit commutes 1 C C 2 C Vo Sr

V1V1+ V2V2+

Figure:

Additionneur en capacit commutes

cours PDF/chevy007

page 47

Sr C Vi Vref C So Vo

Figure:

Amplificateur avec auto-zro en capacit commutes Sr C Vi Vref C So Vo

Figure:

Amplificateur avec auto-zro en capacit commutes 5.2. Circuits BiCMOS Ii Io

Figure:

Miroir de courant BiCMOS

cours PDF/chevy007

page 48

Figure:

Amplificateur deux tages BiCMOS 5.3. MOS <-> bipolaire

Certains schma peuvent tre raliss aussi bien en technologie MOS que bipolaire. On peut alors comparer les possibilits des deux types de technologies. Dans la pratique, les facteurs de cots sont si nettement l'avantage du CMOS que seules des contraintes trs svres de frquence, de bruit et de consommation peuvent encore faire choisir le bipolaire ou le BiCMOS pour un nouveau design. C'est le cas pour certains produits utiliss en tlcommunication et certains processeurs trs rapides.

vo vi+ viIp

Figure:

Amplificateur MOS

vo vi+ viIp

Figure:

Amplificateur bipolaire

cours PDF/chevy007

page 49

Remarques
(+ = prfr)

Gain

+ + -

+ + + +

gm plus lev en bipolaire go gomtrie des transistors plus malables en MOS impdance DC infinie en MOS

Surface

Impdance dentre Bruit GBW Tension doffset

bruit 1/f important en MOS f T du bipolaire peut tre trs lev tension de seuil du MOS nest pas un paramtre physique

cours PDF/chevy007

page 50

5.4. Layout analogiques Mthodologie: 1) 2) 3) 4) 5) 6) 7) 8) 9) Evaluation de la taille des blocs Evaluation des noeuds sensibles Placement des blocs en tenant compte du routage Layout des blocs Vrification des rgles de layout et lectriques Placement et routage Eventuellement compaction Vrification des rgles de layout et lectriques Back annotation et simulation globale

Figure:

coupe d'un circuit CMOS

cours PDF/chevy007

page 51

Figure:

Un transitor MOS minimal

Figure:

Un transistor MOS en U

cours PDF/chevy007

page 52

Figure:

Un transistor MOS en peigne

Figure:

Un transistor MOS en serpentin

cours PDF/chevy007

page 53

Figure:

Miroir 1-8 appari

Figure:

Rsistances apparies

cours PDF/chevy007

page 54

Figure:

Rsistances apparies

Figure:

Capacits apparie (ancienne mthode)

cours PDF/chevy007

page 55

6.

Exercices

6.1. Exercices concernant les lments Exercice 1: Calculer les paramtres Cox et beta0 des technologies A, B et C. Exercice 2: Calculer le courant de drain pour des MOS n et p carrs en technologie A, B et C avec une tension de grille de 3 V. Exercice 3: Calculer le courant de drain pour des MOS n et p carrs en technologie A, B et C avec une tension de grille de 0.5 V. Exercice 4: Calculer les paramtres petits signaux d'un transistor n avec W/L=100 en technologie A et C travers par un courant de 10 nA. Exercice 5: Calculer les paramtres petits signaux d'un transistor n minimal en technologie A et C travers par un courant de 10 A. 6.2. Exercices concernant les miroirs de courant Exercice 6: Calculer les dimensions des transistors pour avoir un miroir de courant n en faible inversion (Ki < 0.1) en technologie B pour un courant de 1 A. Exercice 7: Calculer les dimensions des transistors pour avoir un miroir de courant p en forte inversion (Ki > 10) en technologie C pour un courant de 1 A.

cours PDF/chevy007

page 56

Exercice 8: Calculer les dimensions des transistors pour avoir un miroir de courant p en faible inversion (Ki < 0.1) en technologie C pour un courant de 1 A. Exercice 9: Calculer l'impdance et la tension d'entre ainsi que la tension de saturation de sortie des miroirs des exercices 7 et 8. Exercice 10: On veut raliser un miroir de courant qui recevant un courant de 100 nA dlivre 800 nA. Ce miroir doit tre polaris en forte inversion et on travaille avec la technologie C. Dimensionner le miroir. Exercice 11: On veut copier 1 A. La tension l'entre du miroir doit tre infrieure 1.5 V et la tension la sortie est de 500 mV. Quelles doivent tre les dimensions des transistors en technologie C pour que le miroir travaille en forte inversion (Ki > 10) sature ? Exercice 12: Calculer l'impdance et la tension d'entre d'un miroir bipolaire en technologie A (utiliser le bipolaire latral) pour 1 A. Exercice 13: Calculer la tension d'entre ncessaire pour le miroir de l'exercice 12 si on lui ajoute un transistor d'isolation MOS de dimensions minimales. 6.3. Exercices concernant les paires diffrentielles Exercice 14: Calculer le gain d'une paire diffrentielle en faible inversion polarise 100 nA. Exercice 15: Calculer la rsistance ncessaire pour amliorer d'un facteur 10 la linarit de cette paire diffrentielle (Re = 10/gm) et la chute de tension qui en rsulte si la rsistance est mise entre la source du MOS et la source de courant.

cours PDF/chevy007

page 57

6.4. Exercices concernant les charges Exercice 16: Calculer la rsistance quivalente au point de travail, la bande passante et la chute de tensionsur les charges suivantes: a) une rsistance, b) un transistor MOSp en diode, c) un transistor MOSp en source de courant. Chacun en parallle avec une capacit de 2 pF, travers par un courant de 10 uA, un W/L de 10, en technologie C. Exercice 17: Pour comparaison, calculer Cgate et Cdrain. Exercice 18: Calculer le gain si la source de courant est un MOSn de dimension W/L=100 dans les cas A), B) et C). (L'entre du signal est la grille du MOSn, la sortie est le drain du MOSn). Exercice 19: Calculer le rapport gain * bande passante dans les cas A), B) et C). 6.5. Exercices concernant les OTAs simples

M5

M3

M4

1:N

M6 vo M8

vi+ M7

M1

M2 Ip

vi-

Cl

1:N Pour les exercices suivants, Ip = 1 uA, la technologie est A, Cl vaut 500 fF. Exercice 20: Calculer W/L pour avoir M1 et M2 en faible inversion (Ki < 0.1). Exercice 21: Calculer W/L pour avoir M3 et M4 en forte inversion (Ki > 10'). Exercice 22:

cours PDF/chevy007

page 58

Calculer W/L de M6 et M8 pour avoir un slew rate de 20 V/us. Exercice 23: Calculer gain, BW et GBW de l'OTA dimensionn. Exercice 24: Calculer la tension minimale de fonctionnement (Vdsat de la source Ip vaut 350 mV). Exercice 25: Calculer le courant total traversant l'OTA.

cours PDF/chevy007

page 59

7.

Laboratoires

7.1. Paramtres petits et grand signaux du transistor MOS 7.1.1. Objectif de l'exprience L'objectif de cette exprience est de comprendre la signification des paramtres petits et grands signaux du transistor MOS. 7.1.2. Droulement de l'exprience On mesure ID(VDS, VG, VS) d'un transistor MOS n et d'un transistor MOS p. On en extraiera ensuite les paramtres grands signaux (VT, ) et petits signaux (gm, gms et go). La mesure sera faite pour VDS =[0, 8] V par pas de 0.25 V, VG =[0, 8] V par pas de 0.5 V et VS =[0, 2] V par pas de 0.5 V. On commence par dessiner le schma du circuit de mesure et prparer les tableaux et graphes ncessaires. On monte (et on vrifie) le circuit de mesure. Ensuite on effectue les mesures qu'on reporte au fur et mesure sur les tableaux. 7.2. Contruction et mesure de buffers 7.2.1. Objectif de l'exprience L'objectif de cette exprience est de comprendre le fonctionnement et les limitations des buffers. 7.2.2. Droulement de l'exprience Toute l'exprience va se drouler avec une tension d'alimentation de 5 V. Le courant d'alimentation du buffer sera vari pour le faire passer de faible en forte inversion.

cours PDF/chevy007

page 60

Vin

Vout

Figure:

Inverseur

Vin

Vout

Ibias

Figure:

Inverseur suivi d'un buffer avec caisson au substrat

Vin

Vout

Ibias

Figure:

Inverseur suivi d'un buffer avec caisson la source

On commence par monter et caractriser en frquence un inverseur CMOS travaillant en petits signaux autour de son point de gain maximal. Ensuite on

cours PDF/chevy007

page 61

fait suivre l'inverseur d'un buffer avec caisson l'alimentations minimale et on refait la caractrisation. Enfin on fait suivre l'inverseur d'un buffer avec caisson la source et on refait la caractrisation. 7.3. Construction et mesure d'OTAs simples 7.3.1. Objectif de l'exprience L'objectif de cette exprience est de comprendre le fonctionnement et les limitations des OTAs. 7.3.2. Droulement de l'exprience Toute l'exprience va se drouler avec une tension d'alimentation nominale de 5 V, l'exception du test de la rjection des tensions d'alimentation. Le courant d'alimentation de l'OTA sera vari pour faire passer la paire diffrentielle de faible en forte inversion.

vi+ Ip

vi-

vo

Figure:

L'OTA simple

On commence par monter et caractriser en frquence l'OTA simple travaillant en petits signaux autour de son point de gain maximal avec une tension de mode commun de 3V, on observera en particulier le gain, la bande passante et le produit gain * bande passante en fonction du courant de polarisation. On mesurera galement le slew rate positif et ngatif ainsi que les rjections d'alimentation et de mode commun. Ensuite on fait varier la tension de mode commun de 1V 5.5 V et on refait les caractrisations en gain et bande passante. On refait la mme exprience avec un OTA cascod (cascodes en srie ou replies).

cours PDF/chevy007

page 62

7.4. Construction et mesure d'un oscillateur 7.4.1. Objectif de l'exprience L'objectif de cette exprience est de comprendre le fonctionnement d'un oscillateur. 7.4.2. Droulement de l'exprience Toute l'exprience va se drouler avec une tension d'alimentation de 5 V.

V+

R S

V-

Figure:

Oscillateur raliser

L'oscillateur sera ralis en plusieurs tapes. On commence par raliser la logique de contrle qu'on teste. Ensuite on ralise l'intgrateur command. Enfin on assemble le tout. On vise une frquence de travail de 1 kHz. On essaye ensuite, en variant la capacit et la rsistance, d'obtenir les frquences d'oscillation les plus leves et faibles possibles.

cours PDF/chevy007

page 63

8.

Tables

8.1. Constantes Constantes physiques:

cours PDF/chevy007

page 64

Constante 0 k

8.85 10-12 1.38 10-23

Unit F/m J/K

cours PDF/chevy007

page 65

1.602 10-19

Constantes du silicium 300 K: Constante (SiO2) 3.9 8.2. Formulaire Transistor MOS canal n VDS >

Unit

VG V T , VG > V T n 2 ID = VG VT nVS ) ( 2n VG V T , VG > V T n ID = (V VT nVS )VDS 2n G

VG V T nUT VS UT

VDS <

VDS > 4UT , VG < V T ID = Isat e Transistor MOS canal p VDS > e

VG VT , VG > VT n 2 ID = VG V T + nVS ) ( 2n VG VT , VG > VT n ID = (VG V T + nVS )(VDS ) 2n

VG V T nUT VS UT

VDS <

VDS > 4UT , VG < VT ID = Isat e Transistor bipolaire npn Transistor bipolaire pnp IC = IS e
V BE VT V BE VT

IC = IS e

Tableau: Comportement des transistors

cours PDF/chevy007

page 66

Dispositif MOS:

Formule kT UT = q o Cox = T ox I Ki = D Isat Isat = 2n U2 T o = Cox W = Cox L C n = 1+ D Cox kT VT = q

Remarques 26 mV 300 K

bipolaire:

CD dpend de VS. On prend souvent n=1.5 comme rgle de conception. 26 mV 300 K

Tableau: Paramtres grands signaux

gm , gb gms , ge go

MOS faible inversion I = D nUT I = D UT = ID VEARLY

MOS forte inversion ID = nUT Ki = = ID UT Ki ID VEARLY

MOS linaire = VDS n

bipolaire linaire I = C VT I = C VT = IC VEARLY

= VDS = (VGS VT )

Tableau: Paramtres petits signaux 8.3. Les grandeurs et leurs symboles

Grandeur Distance Tension Courant Puissance Capacit

Nom mtre volt ampre watt farad

Symbol m V A W F

Remarque

cours PDF/chevy007

page 67

Rsistance Inductance/Self Conductance

ohm henry siemens

H S

utiliser Ohm si pose problme

Prfixes 1012 109 106 103 10-3 10-6 10-9 10-12 10-15 10-18

Nom tera giga mga kilo milli micro nano pico femto ato

Symbol T G M k m n p f a

Remarque (rare)

on utilise parfois MEG (ancien)

utiliser u si pose problme

(rare)

Exemples 12 pF = 12 picofarad = 12.10-12 farad 102 A = 102 uA = 102 microampre = 102.10-6 ampre 3.4 G = 3.4 GOhm = 3.4 gigaohm = 3.4.106 ohm

Anglais En anglais, tera, giga et mga scrivent Tera, Giga et Mega. Les grandeurs drives dun nom propre prennent une majuscule (Volt, Ampere, Watt, Farad, Ohm, Henry et Siemens).

cours PDF/chevy007

page 68

8.4. Exemples de paramtres technologiques Technologie A:

cours PDF/chevy007

page 69

Paramtre VT Tox mu Cox beta0 (0) Lmin Wmin Covl Is bipolaire latral Is bipolaire verti. beta bipolaire R(CP) R(DN) R(DP) R(CW)

MOS n 0.8 40 70 10-3

MOS p 0.7 40 25 10-3

Unit V nm m2/Vs F/m2 = pF/m2 A/V2 m m fF/m A A k

2 3 5 1.2 10-16 1 10-17 25 30 25 100 4

2 3 5

cours PDF/chevy007

page 70

Vearly Technologie B: Paramtre VT Tox mu Cox beta0 Lmin Wmin Covl R(CP) R(DN) R(DP) R(CW) Vearly Technologie C: Paramtre VT Tox mu Cox beta0 Lmin Wmin Covl R(CP) R(DN) R(DP) R(CW) Vearly

V/m

MOS n 0.9 30 90 10-3

MOS p 1.2 30 30 10-3

Unit V nm m2/Vs F/m2 A/V2 m m fF/m k V/m

0.7 1 5 25 25 90 3 10

0.7 1 5

15

MOS n 0.7 20 90 10-3

MOS p 0.65 20 30 10-3

Unit V nm m2/Vs F/m2 A/V2 m m fF/m k V/m

0.35 0.5 5 25 20 150 2 10

0.35 0.5 5

15

cours PDF/chevy007

page 71

9.

Plan du cours:

Introduction conventions

Miroirs de courant I

Miroirs de courant II

Paire diff

Buffers

Lundi
Mesurer un MOS, contruire et mesurer un miroir

Mardi Mercredi

Elments parasites

OTA I

OTA II

OTA III

TE I

Construire et mesurer des buffers

Jeudi

Correction TE I

Sources

TE II

Construire et mesurer des OTA simples

Vendredi

Correction TE II

Oscillateurs

Capacits comm. I

Capacits comm. II

Layout anal. I

Construire et mesurer un oscillateur

Figure:

Plan du cours

cours PDF/chevy007

page 72