Ecole Nationale des Sciences Appliquées de Khouribga

Département de Génie Electrique

TRAVAUX PRATIQUES
VHDL-AMS

Mohamed Amine BOUKHAL - Tahar EL BAHRI

Encadré par : Pr. Ismail Lagrat

 .

Table des matières

1 TP 1 : Le comportemental d’un schéma électrique 3
1.1 Le générateur de signal numérique . . . . . . . . . . . . . . . . . . . . 3
1.2 Convertisseur D/A : . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
1.3 Le filtre RC : . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
1.4 La description de Test-bench . . . . . . . . . . . . . . . . . . . . . . . 6
1.5 La simulation des différents signaux . . . . . . . . . . . . . . . . . . . 7

2 TP 2 : Boucle à verrouillage de phase (PLL) 8

2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
2.2 Détection d’évènements analogiques . . . . . . . . . . . . . . . . . . . 8
2.3 Principe de fonctionnement . . . . . . . . . . . . . . . . . . . . . . . 9

Génie Elecrique 1 ENSA KHOURIBGA

Table des figures
1 Montage a simulé . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
2 Le générateur de signal numérique . . . . . . . . . . . . . . . . . . . . 3
3 Convertisseur D/A : . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
4 Resistance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
5 Capacité . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
6 Filtre RC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
7 Test-bench . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
8 Simulation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
9 Schéma fonctionnel d’une PLL de base . . . . . . . . . . . . . . . . . 8
10 Modèle idéale du comparateur à hystérésis . . . . . . . . . . . . . . . 8
11 Modes de fonctionnement d’une PLL . . . . . . . . . . . . . . . . . . 9
12 Structure du modèle de base du détecteur de phase . . . . . . . . . . 10
13 Modèle VHDL-AMS du détecteur de phase analogique. . . . . . . . . 10

Génie Elecrique 2 ENSA KHOURIBGA

1 TP 1 : Le comportemental d’un schéma électrique
L’objectif de ce tp est de se familiariser avec le language VHDL-AMS à travers
le logiciel hamster ainsi on va décrir le modéle comportemental de ce schéma :

Figure 1 – Montage a simulé

Pour faire la description comportemental de ce circuit on va commencer par

chaque entité indépandament

1.1 Le générateur de signal numérique

Il sagit d’un FLIP-FLOP didié à la génération d’un signal numérique que l’on va
convertir aprés.

Figure 2 – Le générateur de signal numérique

Génie Elecrique 3 ENSA KHOURIBGA

1.2 Convertisseur D/A :
Il permet la conversion du signal numérique en un signal quasiment analogique
à l’aide de comparateur.

Figure 3 – Convertisseur D/A :

Génie Elecrique 4 ENSA KHOURIBGA

1.3 Le filtre RC :
Filtrer le signal délivré par le convertisseur D/A, on utilisera un filtre de la
structure RC.

Figure 4 – Resistance

Figure 5 – Capacité

Génie Elecrique 5 ENSA KHOURIBGA

 D’où on peut faire la liaison entre ces deux composantes en synthétisant un filtre
RC :

Figure 6 – Filtre RC

1.4 La description de Test-bench

Il est indispensable de passer par test bench afin d’avoir une simulation.

Figure 7 – Test-bench

Génie Elecrique 6 ENSA KHOURIBGA

1.5 La simulation des différents signaux
La simulation donne les figures suivantes :
Le signal de sortie de générateur :FlipFlop +bleu.
Le signal aux bornes de R +rouje.
Le signal de sortie de filtre et du montage+vert.

Figure 8 – Simulation

Génie Elecrique 7 ENSA KHOURIBGA

2 TP 2 : Boucle à verrouillage de phase (PLL)
2.1 Introduction
Les boucles à verrouillage de phase (Phase Locked Loop PLL) sont des circuits
intégrés très utilisés en électronique. Il s’agit donc comme leur nom l’indique d’un
asservissement de phase dont le rôle est d’asservir la phase d’un oscillateur local à
celle d’un signal extérieur. On trouve une boucle à verrouillage de phase dans tous
les équipements modernes.

Figure 9 – Schéma fonctionnel d’une PLL de base

-Les composants essentiels d’une PLL sont :

Un détecteur ou comparateur de phase - phase detector.
Un filtre de boucle passe-bas - low-pass filter.
Un oscillateur commandé en tension - voltage controlled oscillator (VCO).

2.2 Détection d’évènements analogiques

Pour décrire un comparateur ou un convertisseur A/D, il est nécessaire de dé-
tecter avec précision le franchissement des seuils de quantification par le signal
analogique d’entrée. La Figure IV.2 présente le comportement d’un comparateur
à hystérésis de seuils V1 et V2 et de niveaux hauts et bas : Vdd et Vss.

Figure 10 – Modèle idéale du comparateur à hystérésis

Génie Elecrique 8 ENSA KHOURIBGA

 L’état initial du comparateur est déterminé par la description DC en fonction du
niveau de la tension d’entrée par une simple instruction conditionnelle (formelle) :
IF Ve< V2 THEN Vs= VssELSE Vs= Vdd END IF La description temporelle tient
compte du phénomèned’hystérésis et utilise l’opérateur délai pour connaître l’état
précédent.

2.3 Principe de fonctionnement

Le principe du verrouillage de phase est de forcer le signal de sortie de l’oscilla-
teur commandé en tension (ou en courant) uvco(t) à suivre le signal d’entrée ue(t).
Ceci signifie que les deux signaux ont mêmes fréquences et une différence de phases
constante. Lorsque la PLL n’est pas verrouillée, les deux signaux peuventavoir des
fréquences différentes. Le détecteur de phase est réalisé d’une manière simple. Les
valeurs des deux formes d’onde d’entrée sont multipliées par le gain du détecteur de
phase :
V out(t) = gain.vin1(t).vin2(t)
upc(t) = Kd(φe˘φs) = Kdδφ
Le comparateur de phase fournit à sa sortie une tension u alternative dont la valeur
moyenne V donnée par un passe-bas est proportionnelle au déphasage entre Ve et
Vs. Il est caractérisé par un coefficient souvent noté Kc défini par :
Kc= (valeur moyenne de la tension en sortie)/ (déphasage entre les signaux d’entrée)
Ce signal est ensuite filtré pour générer une tension de commande, ou d’erreur, uc(t).
Le filtre est un passe-bas d’ordre 1 (ceci fait que la PLL est unsystème asservi d’ordre
2), passif ou actif, dont le but est d’extraire la valeur moyenne du signal upc(t) et
ainsi d’obtenir un signal de commande uc(t) propre.
L’oscillateur commandé en tension est défini par une caractéristique fs (Vc) linéaire
(du moins dans son domaine de fonctionnement) :

f s˘f 0 = KvcoV c

Figure 11 – Modes de fonctionnement d’une PLL

Génie Elecrique 9 ENSA KHOURIBGA

 Figure 12 – Structure du modèle de base du détecteur de phase

Figure 13 – Modèle VHDL-AMS du détecteur de phase analogique.

Génie Elecrique 10 ENSA KHOURIBGA