2023-2024

Travaux Pratiques
Systèmes Électroniques

Gérard LEROY
gerard.leroy@eilco.univ-littoral.fr

Nicolas WALDHOFF
nicolas.waldhoff@eilco.univ-littoral.fr

Dharmendra P. SINGH
dharmendra.singh@eilco.univ-littoral.fr

École d'Ingénieurs du
Littoral Côte d’Opale
www.eilco-ulco.fr
 SOMMAIRE
TP 1 : MISE EN OEUVRE D'UNE METHODE DE MESURE - APPLICATION A UNE
JAUGE DE CONTRAINTE _____________________________________________ 5
1 - INTRODUCTION ______________________________________________________________________________ 5
2 - PONT DE WHEASTONE ________________________________________________________________________ 6
3 - UTILISATION D’UN MONTAGE AMPLIFICATEUR DIFFERENTIEL ________________________________________ 8

ANNEXE TP N°1 ____________________________________________________ 10

TP 2 - CARACTERISATION D’UN CONVERTISSEUR NUMERIQUE ANALOGIQUE

__________________________________________________________________ 19
1- Etude statique du CNA ________________________________________________________________________ 19
2- Etude dynamique du CNA _____________________________________________________________________ 20

ANNEXE TP N°2 ____________________________________________________ 21

TP3 - MODELISATION D'UN CIRCUIT COMBINATOIRE SIMPLE ____________ 32

1. Additionneur 1 bit ___________________________________________________________________________ 32
2. Additionneur 4 bits___________________________________________________________________________ 33
3. Additionneur 16 bits__________________________________________________________________________ 35

ANNEXE TP N°3 ____________________________________________________ 36

-3-
 TOUTES LES PRÉPARATIONS SONT A RENDRE EN DÉBUT DE SÉANCE

LES COMPTES RENDUS SONT A RENDRE EN FIN DE SEANCE

Durant une même séance, chaque trinôme (ou binôme) travaille le même TP

-4-
 TP 1 : MISE EN OEUVRE D'UNE METHODE DE MESURE - APPLICATION A UNE
JAUGE DE CONTRAINTE

1 - INTRODUCTION

Qu’est-ce qu’une jauge de contrainte ?

La jauge de contrainte est un capteur de déformation. Elle est constituée d'une grille métallique solidaire d'un support
isolant que l'on colle sur la surface du matériau à étudier. Quand le matériau ne subit aucune déformation, la jauge possède une
résistance nominale R0j. Quand la surface subit un allongement relatif l/l0, la résistance Rj de la jauge varie de Rj suivant la relation
:

jauge de contrainte
R j l
K avec R j  R 0 j  R j
R0 j l0

Cette relation n'est strictement vérifiée que pour de faibles valeurs d'allongement : l/l0quelques millièmes. K est une
constante caractéristique de la jauge appelée coefficient de jauge, qui dépend de la géométrie du capteur et du matériau utilisé pour le
réaliser. Pour le modèle étudié K=2.1.

On veut mesurer l'allongement relatif l/l0 d'une lame en flexion. Cette flexion est caractérisée par la flèche x de l'extrémité
de la lame.
l0 l0+l
x
(R0j) (R0j + Rj)

La méthode de zéro
On veut détecter les petites variations Rj d'une grandeur Rj autour d'une valeur nominale R0j (Rj=R0j+Rj). Utiliser une
méthode de zéro consiste à trouver un dispositif dont la réponse S soit nulle (S=0) si Rj=R0j, et soit proportionnelle à Rj (S=sRj)
quand Rj s'écarte de R0j.

Rj = R0j +Rj dispositif de mesure par S = sRj

methode de zéro

-5-
 Il suffit alors de donner à s (appelée sensibilité) une valeur importante pour que le dispositif permette de mesurer de faibles
variations Rj.

2 - PONT DE WHEASTONE

PREPARATION
Soit un pont de Wheatstone constitué de la manière suivante (figure 1) :
 R1, R2, R3 sont des résistances fixes égales à 350.
 Rj (jauge ou boîte de résistances étalonnées) est une résistance pouvant varier de Rj autour d'une valeur
nominale R0j=350: Rj=R0j+Rj.
 On applique entre A et C une tension d'alimentation continue : Ual = VA - VC=6V.

 Montrez que la tension de déséquilibre ud= VB - VD s'exprime sous

la forme :
A
 Rj R3 
u d  U al   

 R 2  R j R1  R 3 
R2 R1
 On dit que le pont est équilibré lorsque ud=0. Quelle relation y a t-
ud il alors entre les résistances?
Ual B
D
Rj La sensibilité du dispositif (autour de l'équilibre) peut être
R3
déterminée en faisant l'hypothèse suivante : Rj<<R0j. Elle est donnée
par :
u R1
s d 
 
U al
C R j R 2  R 0 j  R1  R 3 
figure 1
 Que devient la relation lorsque : R1=R2=R3=R0j ? Quelle est alors la
valeur numérique de la sensibilité s?
L'existence d'incertitudes sur les valeurs des résistances utilisées nous contraint à prévoir un réglage permettant d'équilibrer
le pont. Pour cela, suivant les valeurs des produits R1Rj et R3R2, nous placerons une résistance variable Rp en parallèle sur R1 ou R2.

 Donnez la valeur de la résistance équivalente R'2=R2//Rp, lorsque Rp=10k, 20k, 30k, 40k.

MANIPULATION
La maquette utilisée en TP est représentée schématiquement en fin d'énoncé.
Prendre extrêmement soin aux mesures à effectuer.
Placez toujours la cale en butée contre le guide.

Essai de mesure directe de la déformation

 A l'aide du multimètre, mesurez la résistance de la jauge en l'absence de déformation, puis en insérant le 5eme échelon de la cale
sous la lame (faites attention à l'utilisation d'un ohmmètre !).

Quelle conclusion pouvez-vous apporter sur cette mesure?

-6-
Etalonnage du montage
Avant d'utiliser le pont pour la mesure de la déformation d'une lame, il faut déterminer sa sensibilité. Pour cela, il est
nécessaire de donner à Rj des variations Rj connues. Ainsi la résistance Rj est remplacée par une boîte de résistances variables
étalonnées simulant la présence de la jauge utilisée ultérieurement.

Réalisation du pont : Rp non connectée

 Mesurez à l'ohmmètre les valeurs des résistances R1, R2, R3 du montage (faites attention lors de la mesure !).
 Réalisez le montage de la figure 1 en utilisant pour Rj une boîte de résistances étalonnées à laquelle on donnera la valeur de
R0j=350.
 Alimentez le montage en continue Ual=6V.

Equilibrage

Reliez le voltmètre aux bornes B et D du montage correctement de manière à mesurer ud.

 Constatez que ud0; R1R0jR2R3.

Suivant les valeurs des produits R1R0j et R2R3, on place une résistance variable Rp en parallèle sur R1 ou R2.

 Comment choisir la résistance sur laquelle on place en parallèle la résistance variable Rp?
 Equilibrez le montage à l'aide de Rp (si l'équilibre n'est pas possible, essayez d'équilibrer avec R0j=349 ou R0j=351).

Courbe d'étalonnage

Faites varier la résistance de la boîte à décade de (R0j-50) à (R0j+50) par pas de 5, et mesurez la tension de déséquilibre
ud.

 Tracez la courbe ud=f(Rj), et en déduire la sensibilité s du montage en mV par .

 Comparez cette valeur à celle calculée à partir des éléments du montage.

Utilisation du montage pour des mesures de déformations

Remplacez la boîte à décades (Rj) par le capteur au repos.

 Sur quelle résistance faut-il placer Rp en parallèle ?

 Rééquilibrez le pont en faisant varier Rp.
 Placez sous la lame le 5ème échelon de la cale et mesurez la tension de déséquilibre au multimètre.

Conclusion ?

Afin de mesurer cette tension ud, nous allons utiliser un amplificateur.

 Sachant qu'un amplificateur classique nécessite de relier une des deux bornes d'entrées à la masse référence), expliquez pour quelle
raison nous devons utiliser un amplificateur différentiel pour lequel les entrées peuvent être toutes les deux à des potentiels
quelconques.

-7-
3 - UTILISATION D’UN MONTAGE AMPLIFICATEUR DIFFERENTIEL

PREPARATION
Soit l’amplificateur différentiel de la figure 2 :
-

VAM +
VBM Vs

figure 2
 Donner les définitions des grandeurs caractéristiques AD, AMC, TRMC et exprimer Vs en fonction de ces grandeurs et des tensions
VAM et VBM.

Soit le montage de la figure 3 (amplificateur seul),

R2 R1
P
_ R=820k
eg ud
TL081
+
P=10k
Rj P Vs
R3 VBM VAM
R

Pont de mesure Amplificateur

figure 3

 Calculer AD et la bande passante du montage.

 Calculer AMC maximum et TRMC minimum sachant que la précision relative sur la valeur des résistances est  (A.N. :  =5%).

MANIPULATION

Caractérisation d’un amplificateur différentiel

On désire mesurer le gain différentiel et le taux de réjection en mode commun en continu. La tension de décalage et les
courants de polarisation sont, dans ce cas, une source d’erreur dont il faut tenir compte.

 Réaliser VAM=VBM=0V. Mesurer Vs. A quoi sert cette mesure ?

 Réaliser VAM=VBM=5V, mesurer Vs.
En déduire la valeur de AMC, le gain en mode commun.

 Réaliser VBM=5V, VAM=5V+100mV, mesurer Vs.

En déduire la valeur de AD, le gain différentiel.
AD
 Calculer la valeur du taux de réjection en mode commun TRMC  .
A MC

 Relever la courbe gain différentiel AD en fonction de la fréquence.

 Relever la courbe gain en mode commun AMC en fonction de la fréquence.
Rq : on réglera l'amplitude et l'offset du générateur de manière à toujours travailler avec des signaux sinusoïdaux.

En déduire la courbe taux de réjection en mode commun T RMC en fonction de la fréquence.

-8-
Reliez le pont de mesure à l'amplificateur. Rj correspond à la jauge au repos et eg est un signal sinusoïdal de fréquence 500Hz et de
valeur efficace egeff=6V. On placera la résistance Rp de manière à pouvoir équilibrer le pont comme précédemment.

 Donnez les gains différentiel AD et en mode commun AMC, ainsi que le TRMC de l'amplificateur différentiel à f=500Hz
 Visualisez le signal de sortie de l'amplificateur différentiel Vs et équilibrez le pont de manière à minimiser sa composante
sinusoïdale.
 Pour la jauge au repos, mesurez la valeur efficace du signal de sortie Vs eff.
 Insérez sous la lame le 1er échelon de la cale. Mesurez la tension Vseff en sortie. Vérifiez à l'oscilloscope la forme de la tension de
sortie.
 Répétez l'opération en insérant l'échelon 2, 3, 4, puis 5. Donnez les résultats sous forme de tableau.
Chaque échelon à une épaisseur de 5mm.

 En considérant les résultats obtenus pour les échelons 2, 3, 4 et 5, que peut-on dire de la réponse du montage ?
Vs eff
 Exprimez la sensibilité du système s'  en mVeff par mm de flèche. Calculez sa valeur d'après les mesures précédentes.
x
 Montrez que la déformation relative de la lame par millimètre de flexion est donnée par :
 l 
 
 l0   1 s' en mm-1
x KR 0jA D s
 En déduire l'allongement relatif de la lame lorsque l'on insère le 5 ème échelon de la cale.

Intérêt de l’amplification
 Pour mettre en évidence l'intérêt de l'amplificateur différentiel dans la chaîne de mesure, on pourra relever la courbe Vs eff=f(Rj)
pour -20<Rj<20 par pas de 5 en remplaçant dans le pont de mesure la jauge par une boite de résistances étalonnées. Comme
précédemment on équilibrera le pont par l'intermédiaire de Rp lorsque Rj=350. En déduire alors la sensibilité st en Veff par  et
conclure.

Vue schématique de la maquette :

cale
montage électronique

lame avec jauge guide

de contrainte

cale vue de profil

5eme échelon
.
.
1er échelon

CONCLUSION

-9-
ANNEXE TP N°1

- 10 -
- 11 -
- 12 -
- 13 -
- 14 -
- 15 -
- 16 -
- 17 -
- 18 -
 TP 2 - CARACTERISATION D’UN CONVERTISSEUR NUMERIQUE ANALOGIQUE

L'objectif de ce TP est d'étudier le fonctionnement d'un CNA en statique puis d’évaluer son
fonctionnement en dynamique.

1- Etude statique du CNA

1.1- Réglages préliminaires

Le CNA est alimenté par VDD = 5 V et VEE = -15 V. On donne R14 = R15 = 1 k (résistances de
précision).
VDD VEE 15 pF

13 3 16
Iref R14 Vref
A1 5
14

R15
15
CNA
DAC-08

IS S E S’
A8 12
4
?
1&2
Vs VS’

0V

On désire obtenir ISmax = 5 mA. Donner la valeur de Vref.

1.2- Caractéristique de transfert : IS = f(Ai)

Pour cette partie, vous n’utiliserez que le CNA.

Donner la relation liant IS aux Ai, ki et à Iref.

Proposer une méthode de mesure permettant de terminer les différents coefficients k i.

Effectuer les mesures.

 Quelle est l’entrée de poids le plus faible ?

 Quelle est l’entrée de poids le plus élevé ?
 Quelle est la valeur du quantum ?

1.3- Caractéristique de sortie

Donner le montage permettant de relever cette caractéristique.

Tracer cette caractéristique lorsque tous les Ai = 1. En déduire le schéma équivalent de la sortie.
Quelle précaution doit-on prendre pour que ce schéma reste valable ?

Proposer un montage simple permettant de palier à ce problème.

- 19 -
Réaliser une mesure permettant de contrôler le fonctionnement de ce montage.

Réaliser la combinaison d’entrée A1 = A2 = A3 = A4 = 1 et A5 = A6 = A7 = A8 = 0. Quelle valeur doit-on

donner aux éléments du montage précédent pour obtenir V S’ = 7,5V. Conserver ces valeurs par la
suite.

2- Etude dynamique du CNA

2.1- Etude du compteur

Pour cette partie, seul le compteur CD 4024 est utilisé. Il est alimenté sous VDD = 5 V.

Relever en concordance de temps avec CK les oscillogrammes des sorties Q1 ,Q2 ,Q3 ,Q4 du
compteur en fonctionnement normal (signal de fréquence 1 kHz sur l’entrée CK). Prévoir de l’espace
sous les graphes pour tracer VS’ (cf. 2.2).

2.2- Commande du CNA par le compteur

Relier Q1 et A4; Q2 et A3; Q3 et A2; Q4 et A1, laisser les autres sorties du compteur en l’air et placer
les autres entrées du CNA à la masse.

Relever l’oscillogramme de la sortie VS’ en concordance de temps avec les courbes du 2.1.

Appliquer maintenant sur l’entrée CK un signal de fréquence 1 MHz :

 Observez VS’(t). Commenter.
 Enlever la liaison entre S et E puis placer une résistance de 1k en sortie du CNA. Observer
VS(t). Commenter.
 Intéressez-vous maintenant au compteur. Son fonctionnement vous paraît-il correct ? Pourquoi ?

CONCLUSION

- 20 -
 ANNEXE TP N°2

Extrait de la documentation constructeur :

- 21 -
- 22 -
- 23 -
- 24 -
- 25 -
- 26 -
- 27 -
- 28 -
- 29 -
- 30 -
- 31 -
 TP3 - MODELISATION D'UN CIRCUIT COMBINATOIRE SIMPLE

Objectifs: - créer une structure à partir d'éléments simples

- utiliser pour cela l'instanciation de composants
- utiliser la notion de généricité (pour les temps de propagation)
- réaliser une unité de test en VHDL

Le circuit envisagé est un additionneur 16 bits avec retenue à l'entrée. On se propose de le

réaliser à partir d'additionneurs élémentaires qui seront compilés et testés séparément.
La structure du circuit final est donnée Figure 1.

16
A 16
S
16 ADD16
B CY_OUT
CY_IN

Figure 1. Additionneur 16 bits

1. Additionneur 1 bit
Le schéma de base pour ce type de composant est donné sur la Figure 2

A
S
B
ADD1B

CIN COUT

Figure 2. Additionneur 1 bit

-
- 32 -
 La table de vérité d'un tel système est la suivante:

A B CIN S COUT
0 0 0 0 0
0 1 0 1 0
1 0 0 1 0
1 1 0 0 1
0 0 1 1 0
0 1 1 0 1
1 0 1 0 1
1 1 1 1 1

Montrer que S et COUT sont donnés par :

S= A  B  CIN
COUT= A.B + B.CIN + A.CIN
1.1. Description en VHDL

Ecrire l'entité et l'architecture correspondante en prévoyant un temps de propagation

générique, qui pourra être modifié lors d'une instanciation ultérieure.

1.2. Simulation

Vérifier le fonctionnement du circuit à l'aide du simulateur, en testant tous les cas possibles, et
en notant l'influence du temps propagation.

2. Additionneur 4 bits

2.1. Organisation

Proposer un schéma permettant de réaliser un additionneur 4 bits à partir de composant

précédent; il s'agit finalement d'établir les liaisons internes du bloc suivant.

4
A4 4
S4
4 ADD4
B4 COUT_4
CIN_4

Figure 3. Additionneur 4 bits

2.2. Description

Proposer un couple entité/.architecture pour décrire l'additionneur; on veillera à permettre le

paramétrage du temps de propagation au moment de l'instanciation.

- 33 -
 2.3. Test

La technique préconisée est celle du fichier de simulation VHDL encore appelé testbench.
C'est une architecture qui instancie le circuit testé, fournit les stimuli et vérifie les résultats.

-- test de ADD4B
entity TEST is
end TEST;

architecture A_TEST of TEST is

signal A,B,S : bit_vector(0 to 3); -- déclarations des signaux utiles

signal CY_IN,CY_OUT : bit;

component ADD4B -- déclaration du composant

port(A4,B4 : in bit_vector(0 to 3);
CIN_4 : in bit;
S4 : out bit_vector(0 to 3);
COUT_4: out bit);
end component;

begin
instance: ADD4B -- instanciation du circuit
port map(A,B,CY_IN,S,CY_OUT);
-- génération des stimuli
A<="0000" after 0 ns,"0010" after 200 ns,"0100" after 400 ns,"0110" after 600 ns,"1000" after 800 ns,
"1010" after 1000 ns,"1100" after 1200 ns,"1110" after 1400 ns;

B<="0000" after 0 ns,"0011" after 300 ns,"0101" after 500 ns,"0111" after 700 ns,
"1001" after 900 ns,"1011" after 1100 ns,"1101" after 1300 ns,"1111" after 1500 ns;

CY_IN<='0' after 0 ns, '1' after 750 ns;

end A_TEST;

TEST
4 S
A A4 4
S4
4 B4 ADD4
B
COUT_4
CIN_4 CY_OUT
CY_IN

Figure 4. Architecture de test

Après compilation, il suffit de lancer la simulation pour le composant test.
Faire apparaitre dans les résultats de simulation les problèmes rencontrés relatifs au temps de
propagation de la retenue pendant le calcul.

- 34 -
3. Additionneur 16 bits
En utilisant les techniques décrites précédemment, décrire puis tester un additionneur 16 bits.
Fournir les textes VHDL, ainsi que les résultats des simulations obtenues.

- 35 -
VOIR LES FICHIERS :

- ANNEXE 1 TP3.PDF

- ANNEXE 2 TP3.PDF

- TP3 AIDE.PDF

- 36 -