Timothe Rossignol These

`
THESE
En vue de lobtention du
DE TOULOUSE
DOCTORAT DE LUNIVERSITE
D
elivr
e par : lInstitut National Polytechnique de Toulouse (INP Toulouse)
Pr
esent
ee et soutenue le 28/05/2015 par :
Timoth
e ROSSIGNOL
Contribution `
a la caract
erisation et `
a la commande rapproch
ee de
composants `
a grand gap moyenne tension pour onduleur de tension
phane AZZOPARDI
Ste
phane LEFEBVRE
Ste
Bruno ALLARD
de
ric RICHARDEAU
Fre
Marc COUSINEAU
Hugues DOFFIN
ESCOFFIER
Rene
JURY
Matre de Conferences, IMS
Universite de Bordeaux
Professeur des Universites,
SATIE, CNAM Paris
Professeur des Universites,
Amp`ere, INSA LYON
Directeur de recherche CNRS,
LAPLACE
Matre de Conferences
LAPLACE, INP Toulouse
Ingenieur, RENAULT,
Technocentre Guyancourt
Ingenieur, CEA LETI, Grenoble
Rapporteur
Rapporteur
Examinateur
Directeur de th`ese
Ecole
doctorale et sp
ecialit
e:
GEET : Genie Electrique
Unit
e de Recherche :
LAboratoire PLAsma et Conversion dEnergie (UMR CNRS-INPT-UPS 5213)
Directeur de Th`
ese :
Frederic RICHARDEAU
Rapporteurs :
Stephane AZZOPARDI et Stephane LEFEBVRE
Co-Encadrant
Co-Encadrant
Invite
Avant-propos
Remerciements
Je ne pourrais commencer ce manuscrit sans adresser des chaleureux remerciements tous ceux qui mont
accompagn durant ces trois annes de thse.
En premier lieu, je remercie trs sincrement Frdric Richardeau et Marc Cousineau mes encadrants de
thse au laboratoire Laplace. Ils mont accompagn et guid du mieux que lon puisse limaginer dun bout
lautre de la thse.
Toujours au laboratoire, je remercie galement ceux qui ont partag mon bureau pendant ces trois annes ;
Didier Flumian (le professeur dorthographe), Lon Havez (le permaculteur), Jrmy Bourdon (le pilote
davion), Bassem Mouawad (le libanais), sans oublier Aurlien Lesage (le dormeur).
Pour finir avec les collgues de bureau, jadresse galement une pense tous ceux que jai croiss au sein
du laboratoire ; avec qui jai pu travailler, jouer au foot, ou simplement partager une tranche de vie. En
commenant par Jean-Marc, Sbastien V sur qui jai toujours pu compter pour maccompagner dans mon travail.
Merci galement tous les rsidents de laile sud du 5e tage : Nicolas V, Julio, Olivier, Alvaro, Xavier, Bang,
Anne, Xiao, Cline, Thierry M et Thierry L, Nicolas R, Guillaume et Emanuel mais aussi Bernardo, Sebastien S,
Etienne, Samer, Julie, Jacques, David, Carine, Catherine et Valrie ; sans oublier la team foot, Clment,
Mustapha, Julien, Adam, Francis, Pascal, Jean-Pierre et Laura.
Ensuite, je souhaite remercier la partie RENAULT de ma thse. Je remercie sincrement toutes les
personnes que jai ctoyes au Technocentre et qui ont rendu mes sjours toujours trs agrables. Mehdi,
Hugues, Alain, Serge, Samuel, Jeanne, Pierrick, Charles, Ariane, Nadim, Antoine, Nathalie et Guillaume.
Je voudrais galement remercier tous mes amis : Stphane, Asma, Haythem, David, Driss, Sofia, Serge,
Manel, Houssem, Dony, Sana, Tarek, Marine, Meriem, Moez, Pascal, Rim, Zied, Henrique, Fathia, Zakaria,
Vincent, Dominique, et tous les autres !
Pour finir, car rien naurait t possible sans eux, je pense trs fort ma famille. Mon pouse, ma mre,
mon pre, ma sur et mes frres ; mais aussi mes grands-parents, mes oncles et tantes, cousins et cousines, et
toute ma famille en Tunisie.
A tous, merci beaucoup.
Mais aussi
Trois ans de thses, cest aussi : des fianailles, un mariage, un titre de champion de France, une aventure
en ligue des champions (Gelsenkirchen Athnes Londres), une lection prsidentielle, deux dmnagements,
deux voitures, une paire de lunette, des voyages (Barcelone Saragosse San Sebastien Rome Nuremberg
Hambourg Kairouan Monastir Djerba) et Rmi Fraisse.
Le chemin que lon emprunte est plus important que le but atteindre
Attribu Melchisdech, Roi Biblique
TABLE DES MATIERES PRINCIPALE
Table des matires principale

Avant-propos ....................................................................................................................................1
Table des matires principale ...........................................................................................................5
Introduction gnrale .......................................................................................................................7
Contexte global ............................................................................................................................................. 7
Contexte Technique ...................................................................................................................................... 7
Chapitre 1 : Etat de lart ..................................................................................................................9

1.
Introduction ....................................................................................................................................... 10
2.
Les interrupteurs de puissances ........................................................................................................... 12
3.
4.
2.1.
Du silicium aux matriaux grand gap ....................................................................................... 12
2.2.
Le transistor forte mobilit dlectron en nitrure de gallium...................................................... 17
2.3.
Comparaison et performances des diffrentes technologies dinterrupteurs .................................. 21
2.4.
Conclusion................................................................................................................................. 27
Le driver ............................................................................................................................................ 28
3.1.
Les diffrentes architectures de buffer ........................................................................................ 29
3.2.
Temps morts et conduction inverse (quadrant III) ....................................................................... 31
3.3.
Protection de la grille ................................................................................................................. 33
3.4.
Gestion scuritaire du Normally-ON .......................................................................................... 35
3.5.
Transmissions des signaux de commandes et des alimentations des drivers ................................. 38
Conclusion du chapitre ....................................................................................................................... 43
Chapitre 2 : Analyse des mcanismes de commutation et illustration par la caractrisation dun

MOSFET SiC haute performance .................................................................................................. 45
1.
Introduction ....................................................................................................................................... 46
2.
Rappels des mcanismes de la commutation ....................................................................................... 46

2.1.
Etude des commutations dans une cellule hacheur ...................................................................... 46
2.2.
Bilan et perspectives .................................................................................................................. 55
2.3.
Seconde approche de modlisation : modle mathmatique simple des dv/dt ......................... 58
2.4.
Conclusion................................................................................................................................. 63
3.
Caractrisation dun MOSFET SiC et mise en uvre dune stratgie de commande passive de la
commutation ............................................................................................................................................... 63
4.
3.1.
Prsentation du banc de caractrisation ....................................................................................... 64
3.2.
Caractrisation dynamique du composant CMF20120D .............................................................. 71
3.3.
Caractrisation dynamique CGD variable : contrle passif des dv/dt ........................................... 74
3.4.
Application du modle analytique de dv/dt ................................................................................. 77
3.5.
Conclusion................................................................................................................................. 79
Commande active des commutations : prsentation dune boucle de contrle du di/dt.......................... 80

5
TABLE DES MATIERES PRINCIPALE
5.
4.1.
Contexte .................................................................................................................................... 80
4.2.
Prsentation de la boucle dasservissement ................................................................................. 82
4.3.
Etude Frquentielle .................................................................................................................... 84
4.4.
Simulation temporelle ................................................................................................................ 89
Chapitre 3 : Elaboration et exploitation dun modle comportemental dun HEMT GaN partir
dun module GaN Normally ON..................................................................................................... 93
1.
Introduction ....................................................................................................................................... 94
2.
Elaboration dun modle comportemental dun HEMT GaN partir de caractrisations statiques et
dynamiques sur un module GaN .................................................................................................................. 94
3.
2.1.
Introduction ............................................................................................................................... 94
2.2.
Caractrisations statiques du module GaN et modle comportemental statique ............................ 95
2.3.
Caractrisations dynamiques du module GaN et modle comportemental dynamique ................ 109
2.4.
Conclusion sur llaboration du modle comportemental du transistor HEMT GaN ................... 118
Utilisations du modle comportemental ............................................................................................ 119

3.1.
Simulation dun onduleur MLI ................................................................................................. 119
3.2.
Confrontation : modle analytique de dv/dt, simulations partir du modle comportemental et
rsultats de mesures............................................................................................................................... 125
4.
5.
3.3.
Boucle de contrle du di/dt : application au HEMT GaN Normally ON ..................................... 126
3.4.
Bilan sur lutilisation du modle comportemental ..................................................................... 132
Etude et mise en uvre dun dispositif disjoncteur ddie aux composants Normally ON .................. 132
4.1.
Etude ....................................................................................................................................... 133
4.2.
Mise en uvre ......................................................................................................................... 136
4.3.
Conclusion sur le dispositif disjoncteur ddi aux composants Normally-ON ............................ 138
Conclusion du chapitre ..................................................................................................................... 139
Conclusion gnrale ...................................................................................................................... 141

Bilan ......................................................................................................................................................... 141
Perspectives .............................................................................................................................................. 142
Rfrences bibliographiques ......................................................................................................... 144

Rsum .......................................................................................................................................... 148
Abstract ......................................................................................................................................... 149
INTRODUCTION GENERALE
Introduction gnrale
Contexte global
Vers lmergence des vhicules lectriques
En ce dbut du XXIe sicle, notre socit doit faire face des enjeux majeurs tels quel les changements
climatiques lchelle mondiale, la qualit de lair dans les villes mais galement la dpendance nergtique aux
nergies fossiles. Les vhicules lectriques hybrides (HEV) et tout lectriques (EV) peuvent tre un des lments
de rponse face ces problmatiques.
Cependant, une tude de lAgence De lEnvironnement et de la Matrise de lEnergie (ADEME, [1]) vient
nuancer ltiquette vhicule propre que lon aime apposer sur les vhicules lectriques. Cette tude rvle
que lors de sa conception, cause de limpact li lextraction des mtaux qui composent la batterie, ou lors de
son utilisation, selon la provenance de llectricit (centrale thermique, nuclaire ou filire renouvelable), le VE
gnre beaucoup de CO2. Par exemple, en France, avec une nergie lectrique provenant 75% du nuclaire, le
VE devient globalement avantageux par rapport au vhicule thermique (VT) partir de 100 000 km [2]. Les pays
comme lAllemagne, la Chine ou lInde, qui sont fortement dpendant de leurs centrales thermiques, prsentent
des bilans globaux moins avantageux voire mme ngatif vis--vis du vhicule thermique.
Malgr ces rserves et compte tenu que lEurope est un territoire trs peu ptrolifre [3], la volont
politique par lintermdiaire de la commission europenne est dencourager le dveloppement du vhicule
lectrique [4]. En chiffres, les objectifs sont de 5 millions de vhicules et 55 000 points de recharge publics dici
2020 pour la France ([5] et [6]). Ainsi, aprs une anne 2014 difficile cause du changement de calcul dans les
avantages fiscaux, le dbut danne 2015 marque un rel dcollage des ventes des vhicules tout lectriques ([7]
et [8]).
Finalement, une autre perspective rend galement le vhicule lectrique intressant. Elle concerne les
opportunits dans le domaine dit du V2G , vhicule vers le rseau ou vehicle to grid, en anglais. Comme son
nom lindique, ce sujet concerne la rversibilit des vhicules lectriques et leur capacit rendre de lnergie au
rseau, notamment au moment des pics de consommation, permettant ainsi une baisse globale de la production
dnergie. Paralllement, le parc automobile connect au rseau peut tre une solution aux difficults de stockage
de lnergie lectrique issue des filires renouvelables (solaire, olien, ) ; cette production dpendant des
conditions climatiques et non des besoins des usagers. Lopportunit tant, in fine, celle dun cercle vertueux :
plus de moyens de stockage plus de production dnergie issue des filire renouvelables meilleur bilan
carbone globale pour le VE ([9], [10] et [11]).
Contexte Technique
Les composants grand gap moyenne tension pour onduleur de tension
Dans ce contexte, le groupe Renault a mis sur le march, en 2011 une gamme complte de vhicules tout
lectrique dont les modles les plus puissants reposent sur une base bus DC 400V issus daccumulateurs LiIon. Les principales fonctions de puissances assurer sont londuleur, le chargeur et le convertisseur DC/DC
isol assurant linterfaage entre le bus de traction et le rseau TBT 14V. Sur les modles Renault, les onduleurs
assurant la traction couvrent une plage allant de 50kW 70kW et doivent videmment, comme tout systme de
puissance embarqu, tre caractris par un haut rendement nergtique, une grande robustesse et un haut niveau
de scurit dans toutes les phases de fonctionnement du vhicule.
Paralllement, le domaine de llectronique de puissance connat depuis quelques annes une rvolution
technologique avec la mise sur le march dinterrupteurs de puissance moyenne tension grand gap. Ceux-ci
sont caractriss par des vitesses de commutation en tension et en courant extrmement rapides (dv/dt, jusqu
150V/ns ; di/dt suprieur 1A/ns), avec une quasi-absence de charge de recouvrement (QRR = 0C, sur les
INTRODUCTION GENERALE
composants GaN), ainsi qu'une rsistance spcifique ltat passant trs faible (jusqu 2m .cm). Ces
interrupteurs se dclinent aujourdhui, sous la forme de BJT, JFET, MOSFET et de diodes Schottky en SiC
600V/1200V, de transistors HEMT latraux et de diodes latrales GaN 600V.
Invitablement et comme toujours dans le domaine de la puissance, ces avantages intrinsques sont
contrebalancs sur le plan systme . Ainsi, la gnration de trs forts dv/dt est source de bruit et gnre la
circulation de courant de mode commun dans les substrats de report, les drivers, les alimentations et les
connexions au rseau ; les di/dt extrmes, quant eux, gnrent des surtensions lies au cblage et des
perturbations lectromagntiques par le biais de la maille de puissance et des mailles de commande. Tout cela est
perturbateur pour llectronique du convertisseur et son environnement proche et participe lapparition de
dcharge partielle de la machine lectrique de traction, rduisant potentiellement sa dure de vie.
Au vu de ces problmatiques, la caractrisation de ces composants, leur intgration ainsi que loptimisation
de leur pilotage sont des enjeux actuels de premier plan. Dune part, avec la volont de limiter les trs forts
fronts de commutation, tout en limitant au maximum laugmentation des pertes par commutation conscutives
ce ralentissement ; dautre part avec la prise en compte de la caractristique intrinsque de type Normally ON
de certaines de ces puces qui est une source vidente dinscurit sur un onduleur de tension. Enfin, l'absence de
diode de corps sur les HEMT GaN implique une caractrisation approfondie du mcanisme de conduction
inverse de ces composants en vue d'une gestion spcifique en situation oprationnelle dans un bras d'onduleur.
Sur cette base, le travail de thse a adress trois problmatiques majeures :
1) lanalyse dtaille des phnomnes de commutation,
2) la caractrisation de ces nouveaux composants,
3) les stratgies de commande rapproche de ces composants.
Le plan dtaill du manuscrit de thse se dcompose comme suit :
Le Chapitre 1 prsente un tat de lart des interrupteurs de puissances et de leur commande rapproche dans
le contexte onduleur de tension haute performance de calibres moyenne tension (400V 600V) . Ce chapitre
sarticule autour de deux thmatiques ; tout dabord sur les interrupteurs de puissances, nous montrerons
pourquoi les composants grand gap simposent comme des concurrents des IGBT et des MOSFET ; ensuite sur
la commande rapproche, nous dresserons un tat de lart des problmatiques et des solutions associes tout en
introduisant les thmatiques qui ont t dveloppes durant la thse.
Le Chapitre 2 est form de trois parties. Premirement, une analyse dtaille des phnomnes de
commutation se concluant par ltablissement dun modle analytique des dv/dt et di/dt. Deuximement, la
caractrisation dun MOSFET SiC 1200V, permettant lacquisition dun savoir-faire dans le domaine de la
caractrisation des composants commutations rapides. Finalement, partir du modle analytique et des
rsultats de caractrisation nous mettrons en uvre, en pratique et en simulations, des stratgies de contrle des
commutations. Nous raliserons dans un premier temps un contrle passif (variations de la rsistance de grille
et/ou introduction dune capacit externe entre grille et drain) et dans un second temps un contrle actif des
commutations (prsentation dune boucle locale de contrle rapide des di/dt). Ces stratgies de commandes
seront values de manire quantitative par lintermdiaire de courbes de compromis entre la rapidit de
commutation et les pertes.
Finalement, dans le Chapitre 3, nous commencerons par une prsentation dune campagne de
caractrisation statique et dynamique dun module GaN Normally-ON issue d'une filire prototype du CEA
LETI de Grenoble. A partir de ce travail, nous proposerons et dtaillerons le fonctionnement dun modle
comportemental complet du transistor HEMT GaN, en mode de conduction direct et inverse ddi la
simulation comportementale circuit dans le contexte onduleurs de tension. Lutilisation du modle pour la
prdiction des pertes ou encore ltude du contrle actif et passif des commutations fera lobjet dune seconde
partie. Enfin, la problmatique scuritaire concernant les composants Normally-ON ainsi que la dtection de
court-circuit de bras est adresse par la dernire partie, dans laquelle nous prsentons ltude et la mise en uvre
dun disjoncteur.
CHAPITRE 1 : Etat de lart
1. Chapitre 1 : Etat de lart

Contexte : londuleur de traction haute-performance, moyenne tension
Table des matires

1.
Introduction ....................................................................................................................................... 10
2.
Les interrupteurs de puissances ........................................................................................................... 12
3.
4.
2.1.
Du silicium aux matriaux grand gap ....................................................................................... 12
2.2.
Le transistor forte mobilit dlectron en nitrure de gallium...................................................... 17
2.3.
Comparaison et performances des diffrentes technologies dinterrupteurs .................................. 21
2.4.
Conclusion................................................................................................................................. 27
Le driver ............................................................................................................................................ 28
3.1.
Les diffrentes architectures de buffer ........................................................................................ 29
3.2.
Temps morts et conduction inverse (quadrant III) ....................................................................... 31
3.3.
Protection de la grille ................................................................................................................. 33
3.4.
Gestion scuritaire du Normally-ON .......................................................................................... 35
3.5.
Transmissions des signaux de commandes et des alimentations des drivers ................................. 38
1. Introduction
Dans les vhicules hybrides (HV) ainsi que dans les vhicules lectriques (EV) on retrouve principalement
trois types de convertisseurs statiques (cf. Figure 1-1). Un convertisseur dit chargeur embarqu AC/DC
(redresseur actif) pour convertir la tension issue du rseau domestique alternatif en une tension continue 400V
pour charger la batterie de traction. Un convertisseur DC/DC trs fortement dvolteur, adaptant le 400V au
rseau trs basse tension 14V de la batterie servitude . Enfin, le convertisseur au cur du sujet de la thse,
londuleur de traction (DC/AC). Il permet lalimentation du moteur lectrique partir de la batterie 400V. Le
Tableau 1-1 liste la gamme Puissance / Frquence de dcoupage (FDEC) / Tension DC de ces trois convertisseurs
statiques dans les cas de la Zo et de la Fluence ZE.
Tableau 1-1 Convertisseurs statiques embarques dans la Zo et la Fluence ZE
Onduleur
Zo
Fluence
ZE
Puissance
FDEC
60 kW
10kHz
Tension
DC
400V
70 kW
10kHz
400V
Chargeur embarqu
Tension
Puissance FDEC
DC
43kW
10kHz
400V
43kW
10kHz
400V
DC/DC
Puissance
FDEC
3 kW
100kHz
Tension
DC
400V/14V
3 kW
100kHz
400V/14V
Figure 1-1 Schma de principe de la chaine de traction dun vhicule lectrique

La Figure 1-2 rappelle le schma lectrique classique dun onduleur de tension (DC/AC). Il se dcompose
en trois bras (cellule de commutation) deux quadrants prsentant une rversibilit en courant et donc incluant
une fonctionnalit diode . Chaque cellule est compose dun interrupteur High-Side (connect entre VBUS et la
charge) et dun interrupteur Low-Side (connect entre la charge et 0V). Un driver est associ chaque
interrupteur.
Dans cette application les onduleurs pour moteurs sont des topologies commutations dures. De ce fait
lamorage un composant doit commuter le courant de charge plus un courant de recouvrement de la diode du
transistor homologue. Dans ce contexte, les modules IGBT, o les puces se retrouvent hybrides avec
dexcellentes diodes rapides, offrent le meilleur compromis entre nergie de commutation et chute de tension.
Une faible chute de tension dans les diodes est absolument ncessaire pour prserver un bon rendement faible
vitesse de rotation de la machine mais au couple nominal (ex. acclration en cte ou freinage en descente). A ce
titre, la technologie IGBT-Diode est un standard incontournable aujourd'hui et domine le march de la moyenne
et de la forte puissance dans les domaines de l'industrie et des transports depuis une trentaine dannes [12].
10
Figure 1-2- Exemple donduleur triphas

Aujourdhui, le module IGBT HP1 dINFINEON est intgr dans les Zo et Fluences ZE dernires
gnrations. Il sagit dun module intgrant 3 bras. Chaque interrupteur est constitu de deux puces IGBT (0,9
cm chacune) et de deux puces diodes (0,45 cm chacune) en parallle (cf. Figure 1-3). Ainsi, le module est de
calibre 650V/400A. Les puces IGBT sont de type Trench + Field stop (cf. Figure 1-4). Cette structure permet
dallier le caractre commutation rapide des IGBT Non Punch Through tout en limitant laugmentation de la
chute ohmique ltat passant lie ce type de structure.
Figure 1-4 - vue en coupe illustrative d'un IGBT

HP1
Figure 1-3 Photo du HP1 ouvert
Emergence des composants grand gap

Depuis les annes 1950, les composants grand gap sont appels remplacer les composants en silicium le
jour o ceux-ci atteindraient leur maturit. Mais ce nest qu partir de 2001, avec la premire diode Schottky et
le premier transistor bipolaire en carbure de silicium (SiC), que ces composants ont commenc merger dans le
monde de llectronique de puissance [13]. Le dbut des annes 2010 a confirm cette mergence avec
lapparition de composants de puissance unipolaires aussi bien en SiC (tout d'abord le JFET puis le MOSFET
dans la gamme 1200V/1700V, [14]), quen nitrure de gallium (GaN) (HEMT en topologie latrale jusqu' 600V,
[15]). Au rayon des perspectives, on peut ainsi lister :
11
Diminution de la rsistance spcifique, permettant pour un courant donn, une rduction de la

taille des puces.
Comportement ohmique basse tension, permettant de diminuer les pertes par conduction lies
leffet du seuil prsent dans la technologie IGBT.
Comportement ohmique en conduction inverse offrant deux opportunits majeures. 1) Une
rduction des pertes par conduction (pas deffet de seuil li une diode de corps). 2) Pas de
ncessit dhybridation dune diode, permettant un gain de cot et de surface de puce.
Une possibilit de travailler plus haute temprature que le silicium permettant davoir comme
objectif la suppression du systme de refroidissement eau au profit dun refroidissement par
convection naturelle.
Le tout offrant la perspective de convertisseur meilleur rendement, permettant un gain
dautonomie du vhicule lectrique, mais galement un convertisseur plus compact, facilitant son
intgration au sein du vhicule.
Cependant, face ces perspectives avantageuses, de nouveaux risques mergent :
Les technologies GaN et SiC ne sont, pour lheure, pas encore matures. Cela induit des problmes
de cot et de fiabilit.
Certains de ces composants sont de type Normally-ON, c'est--dire quils ont une tension de seuil
ngative. Autrement dit, ils sont passants lorsquils ne sont pas commands. Cest un risque
scuritaire majeur prendre en compte.
Des commutations rapides, gnratrices de dv/dt et di/dt extrmes produisant un ensemble de
perturbations lectriques et lectromagntiques dtaill par la suite.
Les composants grand gap, particulirement les HEMT GaN dans la gamme 600V, sannoncent ainsi
comme de srieux concurrent des IGBT [16], [17]. Ce premier chapitre est articul autour de deux parties. La
premire est consacre aux interrupteurs de puissance pour onduleur et la seconde aux drivers associs ces
interrupteurs.
2. Les interrupteurs de puissances

2.1. Du silicium aux matriaux grand gap
2.1.1. Rappel thorique sur la technologie silicium
Cette partie sappuie sur le livre de Stphane Lefebvre et Francis Miserey : Composants semiconducteur pour llectronique de puissance [18].
Il existe deux grandes familles dinterrupteurs de puissances, les bipolaires et les unipolaires. Le cas des
IGBT, composants hybrides, est abord par la suite. La tenue en tension dun composant de puissance quel quil
soit est lie aux caractristiques d'une rgion verticale N- faiblement dope (appele zone de drift). Plus celle-ci
est paisse et faiblement dope et plus la tension de claquage du composant est leve. Durant la phase de
conduction, dans le cas des composants bipolaires (Figure 1-5), des rservoirs de porteurs P+ et N+ permettent
de moduler la baisse la rsistivit de la rgion N- par le biais du gradient de concentration qu'ils gnrent
(galement appel effet d'injection ). Cela permet dallier la fois une forte tenue en tension et une forte
densit de courant admissible. Lors de cette phase, les porteurs en excs dans la rgion N- sont stocks, et plus
on souhaite disposer dune forte densit de courant, plus on va devoir stocker de porteurs. La rapidit de la
commutation sera ensuite lie linstallation ( l'amorage) et surtout lvacuation (au blocage) de ses porteurs
en excs. Il dcoule de cette analyse un compromis vident entre une densit de courant leve et vitesse de
commutation leve au blocage. Par ailleurs, les techniques de rduction des dures de vie des porteurs
minoritaires (en particulier l'implantation d'ions lourds) rendent le composant plus rsistif et plus sensible la
temprature. Ce dernier pouvant tre le sige d'un emballement thermique par un courant de fuite excessif et de
latch-up (cas de l'IGBT) de l'interrupteur dans des conditions extrmes.
12
Figure 1-5 - Symbole et vue en coupe d'un transistor

bipolaire NPN vertical
Figure 1-6 - Symbole et vue en coupe d'un transistor

MOSFET vertical (unipolaire)
A l'inverse, dans le cas dune conduction unipolaire (Figure 1-6), il ny a pas de modulation directe de la
rsistivit de la rgion N-. La densit de courant admissible va donc tre limite si lon souhaite disposer dune
tension de claquage leve, qui peut occasionner une surface active de puce bien suprieure celle d'un
composant bipolaire. L'absence de charges stockes rduit considrablement la quantit de charge (densit de
courant) faire transiter pour la commutation et autorise ainsi une commutation plus rapide. De mme, l'absence
d'injection procure une sensibilit thermique bien moindre compare aux composants bipolaires. Cela est
dautant plus vrai pour des composants de faibles calibres en tension dont la rgion de tenue en tension peut tre
dope N+. On en dduit un compromis reprsent en forme triangulaire (Figure 1-7).
Figure 1-7 Compromis sur les composants silicium pour llectronique de puissance
Bnficiant des proprits des composants bipolaires et unipolaires, lInsulated Gate Bipolar Transistor
(IGBT) offre un bon compromis entre rapidit et tenue en tension. LIGBT est une structure o un MOSFET
commande un Bipolaire PNP (Figure 1-8). Cette hybridation lui permet dtre command par des faibles
tensions travers l'oxyde de champ du MOS, de disposer de faibles pertes ltat passant en alliant cependant
une forte tenue en tension grce l'effet bipolaire du transistor PNP. Sur le principe, l'injection de porteurs dans
la jonction P+N- permet de rduire la rsistance de la zone N- faiblement dope. On peut considrer l'IGBT
comme une variante du MOSFET dans laquelle on utilise l'injection de porteurs par l'anode pour rduire la
rsistance du substrat N-.
Figure 1-8 - Symbole et vue en coupe d'un IGBT

13
Les IGBT sont classs en deux grandes familles de structures. Les punch through (PT) et les non punch
through (NPT), les trench + field stop (T + FS) tant un compromis entre ces deux grandes familles. Des vues en
coupe dun PT et dun NPT sont prsentes sur la Figure 1-9. Chez les IGBT de type NPT, la suppression de la
couche N+ permet une commutation plus rapide. En effet, la charge stocke est plus faible et permet donc un
blocage plus rapide. Cependant, ltat passant, la chute de tension est principalement due la partie MOSFET.
Elle est donc suprieure celle dun IGBT PT. Cette forte chute ohmique du NPT peut tre rduite par la
formation d'une grille en tranche aux dpens d'une capacit CISS bien plus importante : cest lIGBT Trench +
Field Stop. La structure PT, de fait de la couche P paisse en face arrire, prsente une tension de diffusion
dominante et par voie de consquence un coefficient de sensibilit thermique VCE ngatif. Il est donc trs dlicat
(voire impossible) de mettre en parallle des puces PT. Ce problme n'existe pas en structure NPT qui est donc
prfr pour les applications forte puissance.
Figure 1-9 - Vue en coupe de transistors de type PT ( gauche) et NPT ( droite)

De manire plus quantitative cette fois, une mthode de comparaison des composants repose sur ltude de
la Figure 1-10. Elle permet de visualiser le compromis triangulaire en trois dimensions : tension de blocage,
capacit maximum en courant ltat passant et frquence de commutation. La forte densit de courant
admissible par les composants bipolaires autorise leur usage pour des applications de forte puissance mais
limites aux basses et moyennes frquences (<50kHz) tandis que la haute vitesse de commutation des
composants unipolaires autorise leur usage pour des applications hautes frquences (>100kHz) mais limites
la faible puissance. La famille des transistors IGBT, et dans une certaine mesure les transistors MOSFET
super-jonction, taient jusqu prsent les composants capables de rassembler les meilleures caractristiques et
de couvrir la plus large gamme d'applications industrielles. Le cot silicium par unit d'ampre, calibre en
tension donn, reste nanmoins plus favorable l'IGBT [19] qui prsente une surface de puce moindre mme
calibre en courant.
Figure 1-10 Domaines dutilisation des interrupteurs de puissances

En conclusion, les deux familles (bipolaire et unipolaire) ne peuvent atteindre seules les objectifs de forte
puissance et de haute frquence. Pour y parvenir on a recours des associations de puces en parallle ou plus
14
judicieusement des associations de cellules de commutation dont les signaux de commandes sont entrelacs
donnant lieu des convertisseurs multiniveaux. Cependant, la volont de challenger les limites du compromis
triangulaire rapidit tenue en tension possibilit en courant (Figure 1-7) a amen le concepteur repousser
toujours plus loin les performances des composants actifs en silicium dune part. Dautre part cela a favoris la
recherche pour l'introduction de nouveaux matriaux, dont les matriaux dits grand gap.
2.1.2. Apport des matriaux grand gap
Dfinition
Un semi-conducteur est dit grand gap quand son gap est suprieur celui du silicium (1,1 eV) mais
aussi de larsniure de gallium (AsGa, 1,42 eV). ). Le gap est un niveau nergtique, en lectron Volt (eV), entre
la bande de valence et la bande de conduction. De manire simplifie, l'nergie de gap correspond l'nergie
ncessaire pour faire transiter une paire lectron-trou entre la bande de valence du cristal et la bande de
conduction. Cette nergie dpend de la temprature laquelle se produit ce phnomne d'ionisation.
Proprits des matriaux
Tableau 1-2 -Comparaison 300K des proprits des matriaux semi-conducteur conventionnels et grand gap
Largeur de gap
Eg (eV)
Mobilit des lectrons
n (cm-2.V-1.s-1)
Mobilit des trous
p (cm-2.V-1.s-1)
Champ critique de claquage
Ec (MV.cm-1)
Concentration intrinsque de porteurs
ni (cm-3)
Conductivit thermique
(W.cm-1.K-1)
Permittivit relative
Si
6H-SiC
4H-SiC
GaN
1,1
3,2
3,4
1500
350
1000
2000
500
50
50
150
0,3
2,5
2,5
3,3
1,6x1010
3x106
8,2x109
1x1010
1,5
4,9
4,9
1,3
12
10
10
10
2,7
1,4
2,8
2,8
2,8
Vitesse de saturation des lectrons

(x107cm.s-1)
Temprature de fusion
Tfusion (x1000 C)
A partir de l'analyse du Tableau 1-2 on peut comprendre comment et o les semiconducteurs grand gap
sont plus intressants utiliser que le silicium dun point de vue physique du composant. Pour les applications
haute temprature, lagitation thermique dans le rseau cristallin a pour consquence une diminution de la
hauteur de la bande interdite et facilite le phnomne d'ionisation du cristal. Cela peut faire apparatre un courant
de fuite excessif au sein du matriau au-del de ses tolrances. Par consquent, un matriau grand gap pourra
tre utilis des tempratures beaucoup plus leves. De mme pour la tenue en tension dun composant (note
VBR), comme le rappelle la relation (1-1), elle est lie au champ critique du matriau qui est issue de lnergie du
gap. Plus le gap est grand, plus le champ critique est important. Lintrt pourra donc tre, pour une tenue en
tension donne, une augmentation du dopage (ND) de la zone de drift N- (pouvant mme devenir N+ ou N++)
et/ou une diminution de son paisseur WDRIFT. Le lien entre WDRIFT et ND est donn par la relation (1-2). Cette
proprit des composants grand gap permet une rduction de la rsistance spcifique ltat passant du
composant ainsi quune meilleure intgration en acceptant une plus forte densit de courant. La relation (1-3)
donne la rsistance spcifique de la rgion de drift pour un composant unipolaire. La relation (1-4) donne une
forme gnrale de la rsistance de drift en fonction de lnergie de gap du matriau. Elle est issue des
expressions (1-1), (1-2) et (1-3) (loi d'Ohm et loi de Gauss).
V BR
W DRIFT . E C
2
15
(1-1)
W DRIFT
R DRIFT
R DRIFT
. r .E C
q. N D
W DRIFT
q . N . N D
(1-2)
(1-3)
4 .V BR
N
0.
r .E C
(1-4)
3
Dans les quations (1-1) (1-4), RDRIFT est la rsistance spcifique (en .cm), WDRIFT la longueur
lectrique de la base N-, q la charge lmentaire dun lectron, 0 la permittivit du vide et ND le dopage (les
autres paramtres sont dfinis dans le Tableau 1-2).
Pour mesurer lapport technologique des composants grand gap, il est trs courant de prsenter le
graphique de la rsistance spcifique (RDRIFT en m .cm) en fonction de la tension de claquage (VBR en V) pour
les technologies silicium, carbure de silicium et nitrure de gallium [9], [10], [11] et [12] (non exhaustif) (Figure
1-11). En tenant compte des relations du claquage dans la jonction, on peut ainsi tracer la courbe de la rsistance
spcifique en fonction de la tenue en tension qui va dfinir la limite silicium des composants unipolaires .
Figure 1-11 - Rsistance spcifique en fonction de la tenue en tension pour diffrents matriaux
D'une manire gnrale ce graphique montre les tendances suivantes :
Des composants silicium en limite asymptotique de leurs performances.
Des composants SiC environ dcade au-dessus de la limite asymptotique de leurs performances,
ce qui tmoigne d'un niveau de maturit intressant, mais avec une marge de progrs.
Des composants GaN plus d'une dcade au-dessus de la limite asymptotique de leurs
performances, ce qui tmoigne d'un niveau de maturit faible, mais avec une marge trs
prometteuse. A ce stade ces composants sont dj plus performants que leurs homologues.
La bande jaune (Figure 1-11) reprsente la gamme de tension pour les applications vhicules hydrides et
tout lectriques (lensemble form par ces vhicules est not xEV). Dans ce domaine trois solutions sont
concurrentes : les MOSFETS (particulirement les MOSFET super jonction), les IGBT et les transistors GaN.
Les MOSFET et les IGBT ont t prsents en introduction de cette partie, nous allons maintenant introduire le
transistor forte mobilit dlectron en nitrure de gallium.
16
2.2. Le transistor forte mobilit dlectron en nitrure de gallium

2.2.1. Introduction
Les transistors forte mobilit dlectron en GaN, dit High Electron Mobility Transistor (HEMT) en
anglais sont essentiellement de type grille MIS (mtal isolant semiconducteur), mais ils peuvent galement
tre de type grille Schottky. Cependant, les auteurs de [20] et [21] ont montr une rduction significative des
courants de fuite par la grille (grille-source et grille-drain) et par le drain (drain-bulk) dans le cas dutilisation de
grille MIS. La Figure 1-12 montre une vue en coupe dune structure HEMT classique. Une fine couche
dAlGaN (donneurs de type N) est superpose au GaN non dop formant ainsi une htrojonction produisant un
double rsultat. Dune part, une polarisation spontane et dautre part une polarisation par effet pizolectrique,
le tout donnant naissance un gaz d'lectrons trs dense et trs forte mobilit dit 2DEG (two Dimensional
Electron Gas en anglais) ([20], [22]).
Figure 1-12 - Vue en coupe d'un HEMT GaN

Le mcanisme de conduction du GaN est ainsi diffrent de celui du silicium ([23], [24]). Dans le gaz
2DEG, qui se forme linterface AlGaN-GaN, les lectrons ne sont pas attachs un atome. Les porteurs
majoritaires sont donc libres et peuvent conduire plus rapidement (comme dans les mtaux). Il ny a pas de
porteur minoritaire et aucune charge stocke principale au niveau de cette rgion. Le gaz 2DEG rend le
composant naturellement conducteur (Normally-ON, en anglais). Par consquent, une tension ngative doit tre
applique entre les bornes grille et source de manire dvelopper un champ lectrique venant s'opposer au
champ de polarisation interne et ainsi bloquer le composant. Par souci vidant de scurit, mais galement de
commodit vis--vis des technologies existantes les constructeurs ont dvelopp diffrentes solutions pour
obtenir des transistors GaN naturellement bloqus (Normally OFF). Larticle [17] ou la thse [22], prsentent
une revue de ces diffrentes structures. On peut citer parmi elles, les structures grille encastre o la grille vient
physiquement interrompre le gaz 2DEG (dites recessed gate, Figure 1-13), la structure injection dions fluor
sous la grille (prsente en 2.2.2), les structures GIT (prsentes en 2.2.3) ou encore les structure cascodes
(prsentes en 2.2.4).
Figure 1-13 Vue en coupe dune structure HEMT GaN recessed-gate Normally OFF
2.2.2. LeGaN de EPC
Fond en 2007, Efficient Power Conversion Corporation lance en 2009 son premier eGaN. EPC utilise
linjection dions fluor sous la grille pour obtenir des HEMT Normally OFF [25]. Une vue en coupe est
prsente sur la Figure 1-14.Ces composants restent malgr tout cantonns la basse tension (maximum : 300V)
mais ont lavantage de proposer des capacits CGD et CDS trs faibles ainsi que zro charge de recouvrement [26].
17
Figure 1-14 Vue en coupe dune structure HEMT GaN avec injections dions fluor sous la grille
En [27] les auteurs prsentent diffrentes utilisations des composants EPC (EPC1001 substrat flottant et
EPC2001 substrat connect la source : 100V / 25A / 7m ) :
Associations parallles (2 et 4 puces)
Mise en uvre dun DC/DC 5 phases, 48V vers 24V, PMAX = 1,8kW
Convertisseur srie flying-cap trois niveaux
Convertisseur rsonance
Les conclusions mettent en avant les nouvelles opportunits quoffrent ces composants (commutations
rapides). Elles montrent galement les nouvelles prcautions prendre pour leur mise en uvre (compatibilit
lectromagntique et routage optimis d aux trs forts fronts de commutations di/dt et dv/dt), ainsi que pour leur
caractrisation (proposition dune mthode dites dopposition pour mesurer les pertes). Tout cela afin
dobtenir le potentiel maximal de ces composants.
2.2.3. La Structure GIT
Les structures dites GIT (Gate Injection Transistor, Figure 1-15) consistent en lajout dune couche dope P
sous la grille qui va dplter localement la zone 2DEG et rendre par consquent le transistor naturellement
bloqu. Cette structure permet dobtenir des composants dans la gamme de la moyenne tension ( 600V).
Panasonic a choisi de dvelopper ses composants suivant cette structure [28]. [29] et [30] proposent des
comparaisons avec des IGBT quivalant dans des configurations DC-DC. Ds 2009, [31] proposait dj un
exemple donduleur triphas totalement intgr dans une seule puce GaN en technologie HEMT GIT (taille de
puce : 6,75 mm, cf. Figure 1-16). En effet, la structure latrale d'un interrupteur lmentaire facilite l'intgration
complte de cellule de commutation dans le mme plan et avec des connexions en srie ou en parallle des
interrupteurs en surface de la puce. L'intgration monolithique ainsi obtenue est plus directe et simple que ne
l'offrent les structures verticales. La prsence d'un substrat silicium passif en face arrire permet aussi d'imaginer
une fonctionnalisation par des auxiliaires siliciums (buffer, auto-alim, capacit de dcouplage, ). Le Tableau
1-3 donne les caractristiques typiques de ces puces.
Tableau 1-3 - Extrait de datasheet constructeur
Paramtres
VDS_MAX
Valeurs
600V
ID_MAX
15A
RDSON
58m
Tj_MAX
150C
IG_MAX
50mA
Charge de grille totale
10nC
(VDD = 400V, ID = 8A, VGS = 3,5V)
18
Figure 1-15 Vue en coupe dune

structure GIT
Figure 1-16- Photographie de l'onduleur intgr
Interrupteur bidirectionnel structure GIT
Panasonic, toujours, a rcemment propos un HEMT deux grilles [32], l'une rfrence par rapport la
source et l'autre par rapport au drain. Le composant ainsi obtenu prsente une rversibilit en tension et en
courant et peut-tre utilis dans les convertisseurs directs AC/AC. Une vue en coupe de la structure est prsente
sur la Figure 1-17.
Figure 1-17 Vue en coupe dune structure GIT bidirectionnelle

2.2.4. Les composant structure cascode ou mixtes
Une autre solution pour obtenir des composants Normally-OFF consiste en lutilisation dun HEMT GaN
Normally-ON cascod avec un MOSFET de type N basse tension qui permet de rendre lensemble, vu par
lutilisateur, Normally-OFF (Figure 1-18). Avantages : facilit de mise en uvre et possibilit de rutilisation de
driver dj existant. En effet, la grille vue par le driver est celle dun MOSFET. Les fabricants les plus avancs
dans ce domaine sont TRANSPHORM [33] et RFMD [34]. Cependant, au blocage un temps de recouvrement
suprieur celui des GaN seul est prvoir d aux charges stockes par la diode de corps du MOSFET basse
tension (charges QRR). Ces charges QRR restent tout de mme infrieures celles des diodes Schottky et mme
trs infrieures celles dune diode de corps dun MOSFET de puissance (une comparaison est ralise dans la
partie 2.3, Figure 1-27 et Tableau 1-5). Larticle [33] dtaille le fonctionnement en conduction directe et inverse
dune telle structure (cf. expressions (1-5) et (1-6) et Figure 1-19). De manire gnrale, la rsistance ltat
passant du MOSFET basse tension sera ngligeable devant celle du transistor GaN de puissance. Ainsi, cest le
comportement du transistor GaN qui domine dans les phases de conduction (VGS>VTH, quadrants I et III). On
remarque que, lorsque VGS<VTH et ID<0, cest cette fois le comportement diode, de la diode de corps du transistor
en silicium, qui domine. En rsum, dans le cas de larticle [33] :
VGS=+10V, conduction inverse ou directe (zone ohmique) :
=
19
(1-5)
VGS=0V et ID<0, conduction inverse (temps mort) :

=
Figure 1-18 Structure cascode
(1-6)
Figure 1-19 ID(VDS) quadrant I et III dune structure

cascode. Extrait de larticle [33].
Structure cascode source commune avec MOSFET PMOS

Un autre type de structure cascode est galement disponible sur le march. On prsente lexemple de la
structure Direct Drive dINFINEON. Un JFET SiC Normally-On est en srie, source commune, avec un PMOS
Si. Avantage : un pilotage rapproch optimis pour chaque composant. Inconvnient : le driver ncessite deux
buffers et deux signaux complmentaires ([35]).
Figure 1-20 - Extrait de documentation constructeur Direct Drive INFINEON

2.2.5. Bilan
On pourra retenir finalement, que les HEMT offrent :
Une structure latrale combine avec une trs faible surface active, gage de capacits structurelles
trs rduites en particulier, entre la grille et le drain et le drain et la source. Une telle morphologie
permet un fonctionnement rapide (pas ou peu de charges stockes vacuer et injecter entre les
lectrodes drain et sources), entranant une diminution des nergies de commutation. Le ratio entre
la capacit grille source et grille drain reste nanmoins de valeur significative permettant un
bon dcouplage par la grille des perturbations ramenes par les dv/dt.
Une faible rsistance spcifique tenue en tension donne comme cela a t dmontr dans le
paragraphe prcdent.
Un composant seuil VGTH naturellement ngatif (Normally-ON) et gnralement de valeur faible.
Cette caractristique peut tre source d'une immunit rduite lorsque la commutation se produit
20
dans un bras d'onduleur. Cependant, les constructeurs ont dvelopp diffrentes technologies pour
obtenir galement des composants seuil positif (naturellement bloqu).
Les HEMT GaN disposent de rsistance ltat passant RDSON coefficient de sensibilit
thermique positif. Cela tend une rpartition plus homogne des courants dans les puces. Cest un
point cl dans la perspective de la mise en parallle de puces pour raliser des structures fort
courant . Remarque : il faut que les carts de courant inter-puce apparaissent avec des transitoires
lents en regard avec la constante de temps thermique.
Une structure symtrique pouvant tre pilote par rapport l'lectrode de source (quadrant 1) ou
l'lectrode de drain (quadrant 3).
Cependant, ces composants sont galement sources de problmes :
Absence d'un autoblocage naturel en prsence d'une alimentation auxiliaire inoprante ou d'un
driver dfectueux (cas Normally-ON).
Absence de diode de corps, source de pertes supplmentaires dans les squences de temps mort
d'un bras d'onduleur ou d'un hacheur en conduction synchrone.
Gnration de dv/dt et de di/dt levs (commutations rapides), qui sont sources de perturbations
pour l'environnement, le circuit de puissance et le pilotage mme du HEMT.
2.3. Comparaison et performances des diffrentes technologies dinterrupteurs

2.3.1. Rgime statique
Conduction directe (quadrant I)
Nous allons comparer les performances de trois composants, de mme calibre, reprsentatifs des
performances actuelles des trois technologies MOSFET (cas MOSFET super jonction), IGBT et HEMT GaN
(Tableau 1-4). Les transistors SiC tant de calibre 1200V 1700V, ne sont pas ligibles au comparatif.
Tableau 1-4 - Composants tests
Technologie
Nom
Fabricant
Calibre
MOSFET super jonction (Si)
IPW60R125C6
INFINEON
650V / 30A
IGBT (Si)
IKW30N60H3
INFINEON
600V / 30A
HEMT (GaN) cascod
RFJS3006Q
RFMD
650V / 30A
Le comportement en conduction directe 25C des trois composants est prsent sur la Figure 1-21.
LHEMT GaN et le MOSFET super jonction (SJ MOSFET) ont un comportement purement ohmique, alors
que lIGBT a un comportement bipolaire avec une tension de seuil. Le composant GaN est clairement moins
rsistif que son concurrent SJ MOSFET. Pour les faibles courants de charge, le comportement rsistif gnre
moins de pertes ltat passant que le comportement bipolaire (offset + coude). En revanche pour les forts
courants la technologie IGBT permet dobtenir une plus faible chute de tension ltat passant. Les courbes
bleue et rouge se croisent 60A. Cette valeur est nanmoins au-dessus du calibre du composant et correspondrait
une forte surcharge thermique.
La Figure 1-22 montre limpact de laugmentation de la temprature sur la conduction directe. Le
comportement rsistif (MOSFET et HEMT) subit une plus forte drive en temprature que le comportement
bipolaire (IGBT). La mobilit des lectrons dans le GaN ou dans le Si volue de manire sensiblement identique
en fonction de la temprature partir de 300K ([36], [37]). En consquences, les rsistances ltat passant des
transistors GaN et SJ MOSFET subissent des drives en tempratures peu prs similaires ; respectivement
0,4m /C (soit 0,9%/C) et 1,4m /C (soit 1,3%/C) de drive. Alors que lIGBT ne subit que 3,7mV/C (soit
0,2%/C) de drive sur sa tension VCESAT, le rendant ainsi trs intressant en conduction directe pour les forts
courants de charge.
21
Figure 1-21 - I-V, quadrant I 25C. Comparaison

HEMT, IGBT et SJ MOSFET
Figure 1-22 - I-V, quadrant I haute temprature.

Comparaison HEMT, IGBT et SJ MOSFET
Conduction inverse (quadrant III)

La Figure 1-23, illustre la conduction inverse dun MOSFET et dun HEMT GaN [38]. Une des singularits
du HEMT GaN rside dans son mode de conduction inverse. Par construction les HEMT GaN nincluent pas de
jonction bipolaire parasite. En consquence, mme si la conduction inverse des HEMT GaN ressemble celle
des MOSFET, elle est en fait trs diffrente, car ces composants nont pas de diode de corps. Pour les MOSFET,
lorsque la tension de commande VGS est infrieure au seuil, la conduction inverse (courant positif rentrant par la
source) est un courant de porteurs minoritaires travers la diode de corps. Alors que le HEMT GaN conduit en
inverse sur le mme principe que celui de sa conduction directe mais cette fois en mettant en jeu la
caractristique de transconductance dans la rgion entre la grille et le drain du composant. On note toutefois que
si, en direct, le courant de drain est contrl par la tension VGS, en inverse, il est contrl par la tension VGD. Les
quations (1-7), (1-8) et (1-9) expliquent au premier ordre ce mcanisme. ID_R est le courant circulant de la
source vers le drain (tel quID_R > 0A dans le quadrant III) et grs exprime la transconductance inverse.
=
(
(
=
)
)
(1-7)
(1-8)
(1-9)
(1-10)
Lquation (1-9) se dcompose en deux parties : 1) une constante grs(VGS VTH) correspondant un seuil ou
dcalage lorigine, VGS est fix par le driver VDRV- durant la conduction inverse, 2) une pente grs.VDS. Sur la
Figure 1-23 b), on peut reprer deux zones dpendant du seuil (VTH = 1,4V pour le EPC1015) :
1) Mode 1 : VGS VTH, le courant de charge circule de la source vers le drain imposant la chute de
tension au transistor (VDS < 0V). VDS sera tel que VGD > VTH. Dans cette zone, le rgime de
conduction dit actif est gnrateur de forte pertes d loffset VGS VTH. Le courant ID est li
la tension VGD par la transconductance inverse grs. On nomme ce mode de conduction :
conduction inverse fortes pertes .
2) Mode 2 : VGS > VTH, dans cette zone VGD > VTH (car VDS < 0V (1-10)), le transistor est polaris dans
sa zone ohmique inverse. Le mcanisme de conduction est exactement le mme que dans la zone
ohmique du quadrant I. Le transistor ainsi polaris peut bnficier dune trs faible chute de
tension (0,5V 40A sur la Figure 1-23 b), bien infrieure aux meilleures diodes Schottky SiC
(1,7V 40A pour lIDW40G120C5B de INFINEON).
22
Il sagit dune des opportunits majeures des composants HEMT GaN. En effet, cette faible chute de
tension en conduction inverse, par lusage dun contrle appropri de la tension de grille, permet de se passer de
lhybridation dune diode en parallle du transistor et ouvre la voie des modules plus simples et plus compacts.
Nous verrons dans la partie 2 la consquence de l'absence de diode durant les temps morts dans une
configuration bras d'onduleur.
VDS = VGS - VTH
a)
b)
Figure 1-23- a) Illustration de la conduction inverse d'un MOSFET Si (IRF6618). b) Illustration de la
conduction inverse dun HEMT GaN (EPC1015)
2.3.2. Rgime de commutations
Pour mesurer lavantage des composants grand gap dans ce mode de fonctionnement, une des solutions
consiste comparer les capacits dentre (CISS ou CIES), de sortie (COSS ou COES) et de contreraction, dites
capacit Miller (CRSS) pour des composants de technologies diffrentes mais de mmes calibres [16]. Plus ces
capacits sont petites, plus les commutations rapides sont possibles, moins grande sera lnergie de
commutations induite et in fine plus faible sera l'nergie de grille acheminer par le driver. La Figure 1-24
ralise cette comparaison partir des composants tests du Tableau 1-4. Elle montre clairement que le composant
GaN est celui qui dispose des capacits les plus petites mais avec une non-linarit plus forte sous basse-tension.
La tendance est confirme quand on compare les courbes de gate charge (Figure 1-25). La Figure 1-26, quant
elle, compare la figure de mrite RON x QGATE pour un panel de composant 600V. Il est en effet intressant de
noter que pour diminuer la valeur de la rsistance ltat passant du transistor (RON), pour une technologie
donne, le concepteur augmente la surface du composant. Ceci a pour consquence daugmenter la capacit
quivalente que prsente le composant, augmentant de fait la charge ncessaire requise pour lamorcer (QGATE).
Le produit de ces deux grandeurs est donc, dans une certaine mesure, une constante reprsentative des
performances dune technologie donne. A nouveau les solutions en GaN montrent un avantage important par
rapport leurs concurrents en Si ou en SiC.
Figure 1-24 - C(V) pour diffrentes technologies

23
Figure 1-25 - QG(VGS) pour diffrentes technologies
Figure 1-26 - Figure de mrite RON x QG pour diffrentes technologies. (Composants 600V)
En commutation dure, les pertes lors de lamorage sont essentiellement lies au courant de recouvrement
dans linterrupteur oppos si une diode de corps est prsente. Ces pertes sont additionner l'nergie ractive
mise en jeux dans la capacit parasite COSS de chacun des transistors. Le Tableau 1-5 compare les charges de
recouvrement (QRR) pour un SJ MOSFET, une diode Schottky SiC de dernire gnration, un HEMT GaN
cascod et un e-mode HEMT GaN (illustration Figure 1-27). Un IGBT tant unidirectionnel, il est toujours
hybrid avec une diode. Pour amliorer les performances des MOSFET, il est trs courant de lui hybrider
galement une diode rapide. La mise en uvre peut alors prendre deux formes : 1) la diode hybride a un seuil
infrieur la diode de corps du MOSFET, dans ce cas elle est simplement mise en parallle ; 2) on annihile la
diode de corps par la mise en srie tte bche dune diode basse tension faible seuil, et on hybride la diode
rapide lensemble. Le HEMT GaN seul est quasi idal et ne prsente pas de charge de recouvrement. Le
HEMT GaN cascod est lui lgrement pnalis par les charges de recouvrement du MOSFET basse tension
mais reste bien meilleur que les diodes Schottky SiC de dernire gnration. Le MOSFET seul est quant lui
disqualifi.
Tableau 1-5- Comparaison des performances dynamiques
Type
SJ MOSFET
Diode Schottky SiC
HEMT GaN cascod
e-mode HEMT GaN
Nom
IPW60R125C6
IDW40G120C5
RFJS3006F
GS66508P
Calibre
650V / 30A
1200V / 40A
650V / 30A
650V / 30A
RDSON
125m
45m
52m
VTH
3V
1,4V
1,8V
1,6V
QG
96nC
15,7nC
6,5nC
QGS
12nC
2,8nC
2nC
QGD
49nC
3,2nC
2,5nC
QRR
10C
202nC
37nC
EOSS (400V)
7,6J
5J
24
Figure 1-27 - Mesure du courant de recouvrement, comparaison GaN cascod, diode Schottky et diode de corps
d'un SJ MOSFET ([39])
Larticle [40] donne un exemple de comparaison des performances dun HEMT GaN cascod et dun SJ
MOSFET dans une application PFC (Power Factor Correction). Les investigations prliminaires comparent, en
rgime de commutation, les interrupteurs HEMT GaN (cascod ou non) et SJ MOSFET (cf. Tableau 1-6). Elles
confirment le net avantage pour la technologie GaN en terme de rapidit de commutation. Dans lapplication
PFC lutilisation de transistor GaN a galement permis damliorer le rendement, quel que soit la frquence de
dcoupage (Figure 1-28).
Tableau 1-6 Comparaison des interrupteurs en rgime de commutation
tr (ns)
HEMT GaN
Normally-ON
11,3
HEMT GaN
Cascod
7
tf (ns)
15,5
7,5
32
tdon (ns)
5,5
12,5
23,4
tdoff (ns)
17,5
33,5
125
Pon (J)
8,2
5,6
45,4
Poff (J)
25,7
13,7
46,9
SJ MOSFET
43,2
Figure 1-28 Rendement en fonction de la puissance de sortie pour deux frquences de dcoupage
25
2.3.3. Substrat et report de puce

Les substrats pour le GaN
Les substrats en nitrure de gallium sont technologiquement difficiles obtenir, toujours de taille rduite et
extrmement cher. Du coup, la plupart des composants GaN actuels sont raliss sur des substrats SiC ou Si.
Grce la haute conductivit thermique du SiC et un meilleur accord de maille cristalline avec le GaN, les
substrats SiC sont naturellement plus intressants pour les composants de puissance GaN. Cependant, la
croissance du GaN sur un wafer Si semble tre lavenir pour les applications de masse ceci grce au trs faible
cot du silicium et la trs forte capacit de production. Le Tableau 1-7 ([41] et [42]) donne une comparaison des
diffrents types de substrats sur lesquels on peut faire crotre du GaN.
Tableau 1-7 - Comparaison des diffrents substrats permettant une pitaxie du GaN
Substrat
Bulk GaN
SiC
Silicium
3,5%
17%
Taille de wafer disponible (1=25,4mm)
Cot [/cm]
100
10
0,1
Diffrence de structure cristalline (%) par rapport au GaN
Les substrats pour le SiC

Le SiC quant lui doit tre obligatoirement ralis par croissance sur un substrat de mme composition.
Aujourdhui le cot est denviron 10/cm pour des wafers 4 [41]. Le dveloppement des wafers en 6 devrait
cependant faire baisser ce cot [43].
Technologie de report de puce
Le Tableau 1-8 donne un inventaire des technologies actuelles de report de puce. Les puces en silicium et
carbure de silicium sont des puces structures verticales avec connexions filaires par bonding, ventuellement
par ruban ou clip pour les puces Si de dimension suffisante. Les puces GaN montes sur des substrats Si ou SiC
sont par dfinition des composants latraux. Le drain et la source sont ainsi situs sur le mme plan, en surface
de puce. On peut utiliser classiquement la mthode de report par bonding, mais une structure latrale se reporte
naturellement bien en flip-chip et permettra d'avoir une inductance de maille bien plus faible.
Le report flip-chip prsente ainsi des atouts indniables :
Aux niveaux des performances des connexions lectriques, la zone active de la puce est en contact
direct avec le substrat de connexion. Dans le cas d'un PCB multicouche, une maille de
commutation orthogonale au plan de substrat de trs faible surface peut ainsi tre obtenue avec un
condensateur de dcouplage plac au plus prs des puces GaN (cf. Figure 1-29, issue de la thse
[23] et cf. Figure 1-30, note dapplication EPC [26]).
Dans lvacuation de la chaleur car la face arrire de la puce constitue par le substrat Si (face non
connecte), peut tre adosse un dissipateur offrant lopportunit dun refroidissement double
face. Ce substrat prsente nanmoins une rsistance thermique interne et une capacit parasite
soumise au dv/dt de commutation. Il peut donc tre le sige d'un courant de perturbation s'coulant
par le dissipateur et la terre. Une alternative consiste connecter le substrat l'une des lectrodes
de puissance, la source pour le transistor Low-Side et le drain pour le transistor High-Side. Cette
disposition permet d'liminer tout courant de fuite par le substrat mais impose une couche
d'isolement externe entre le substrat et le dissipateur.
Le report flip-chip prsente cependant les difficults suivantes :
Une mtallisation des lectrodes compatible avec un processus de brasure Sn, Ag, Cu. Ce
processus ncessite une opration de remtallisation des contacts Al des puces GaN.
Un alignement de la puce sur le substrat de report trs soign, opration dlicate dans la mesure o
les lectrodes sont formes de doigts (EPC) ou d'lots (GaN System) de faible dimension (distance
interne lectrode infrieure 200m), ceci pour viter une fuite et un claquage prmatur.
26
Tableau 1-8 - Technologies de connexion de puces
Type
Schma
Commentaires
Puces Verticales (Si ou SiC)

Technologie la plus rpandue
Report par
Bondings
Avantages : refroidissement de la puce

par le substrat de report (ex. DBC),
facilit de report, puce mtallise Al
(standard). Utilisation dune technologie
connue et matrise.
Puces Latrales (GaN)
Inconvnient : cblage inductif
Puces Latrales (GaN)
Avantage : cblage peu inductif,

dcouplage direct, possibilit de double
refroidissement.
Inconvnient : deuxime substrat
isoler, puce lectrodes remtallises.
Report
Flip-Chip
Figure 1-29 Maille de commutation avec GaN ct

TOP et capacits ct BOTTOM. Vue de dessus (a),
vue dessous (b), vue de ct (c)
Figure 1-30 Note dapplication EPC : maille de

commutation avec GaN et capacits ct TOP. Vue de
dessus (a), vue interne (b), vue de ct (c)
2.4. Conclusion
La technologie GaN, peine mergente, est dj trs concurrentielle vis--vis du silicium. Dans la mise en
uvre de composants GaN pour une application onduleur de traction, lenjeu ne rside finalement pas dans
laptitude faire commuter les composant rapidement ; il est extrmement rapide intrinsquement ; mais il est
plutt dans la matrise des dv/dt et di/dt par le driver, ainsi que dans la conception de circuits de puissances
adapts (minimisation de la maille de commutation et de la maille de commande).
27
3. Le driver
Invitablement et comme toujours dans le domaine de la puissance, les avantages intrinsques des
nouveaux composants grand gap sont contrebalancs sur le plan circuit et systme . La gnration de
trs forts dv/dt (jusqu 150V/ns) est source de bruit et gnre la circulation de courants de mode commun dans
les substrats de report, les alimentations et les connexions au rseau (Figure 1-31). Les di/dt extrmes (jusqu
10A/ns) gnrent des surtensions lies aux moindres centimtres de cblage et des perturbations
lectromagntiques par le biais des mailles de commutation et de commande. Tout cela est perturbateur pour
llectronique du convertisseur et son environnement proche. De plus cela participe lapparition de dcharge
partielle du moteur basse tension des voitures lectrique, rduisant potentiellement sa dure de vie [44].
Dans ce contexte, la commande rapproche de ces nouveaux interrupteurs est un sujet capital, elle reste
nanmoins trs particulire et dlicate. Lobjectif tant de limiter, de manire slective, les trs forts fronts de
commutation, tout en minimisant laugmentation des pertes par commutations gnrs par ce ralentissement. Des
mthodes de limitation globale (augmentation de RG) ou plus fine (augmentation de CGD, boucle active de
limitation du di/dt) permettant d'atteindre le meilleur compromis entre limitation de la vitesse de commutation et
augmentation des pertes ont fait lobjet dtudes particulires et seront prsentes dans les chapitres suivants.
Figure 1-31 - Observation du courant de mode commun travers la mise la terre dun moteur synchrone
aliment par un onduleur MLI.
La Figure 1-32 illustre les diffrentes thmatiques adresses par un driver. Le travail de thse se focalise sur
le buffer. Son rle principal est la ralisation de linterface entre la commande (trs faible courant et tension,
signal logique rfrenc par rapport la terre du rseau) et linterrupteur (grille capacitive, fort dv/dt de mode
commun) (Cf. Figure 1-33). Dans les phases dynamiques son rle premier est damener puis dextraire des
charges sur la grille de linterrupteur commuter (dans le cas d'une grille MIS) en un temps infrieur au temps
de commutation intrinsque du composant. Nanmoins ce temps de charge doit tre rglable de manire
slective afin dadapter la vitesse de commutation du courant et/ou de la tension la dynamique propre du
circuit.
Dans la phase statique bloqu, le driver doit prserver une immunit suffisante l'tat bloqu vis--vis du
bruit de commutation par une polarisation de grille la plus loigne possible de la tension de seuil sans risquer de
claquer la grille. Inversement dans la phase statique passante, le driver doit permettre une polarisation de grille la
plus leve par rapport la tension de seuil de manire minimiser la rsistance ltat passant du composant
sans risquer de claquer la grille
28
Figure 1-32 Illustrations des diffrentes fonctions du

driver
Figure 1-33 Buffer : interface entre la commande et

le bras donduleur
En se rfrant la Figure 1-32 :
Contrle et mesure en tension (dVDS/dt, VDS)

Contrle et mesure en courant (dID/dt, ID)
Surveillance thermique
Alimentations du driver et surveillance de ces niveaux
Echanges bidirectionnels avec la commande (superviseur, diagnostic, surveillance, suppression des
impulsions parasites ou d'impulsions hors gabarit)
Echanges inter-driver (gestion des temps-morts, scurit (information sur ltat du switch oppos)
3.1. Les diffrentes architectures de buffer

Il existe de nombreuses architectures pour ltage de sortie du buffer, les exemples les plus courants sont
prsents ici.
3.1.1. Totem pole et Push-Pull
Larchitecture lmentaire du buffer est la structure Totem-Pole. Deux interrupteurs de mme type sont en
srie, ncessitant deux signaux de commandes complmentaires (aux temps morts prs). La version duale du
Totem-Pole est larchitecture Push-Pull deux interrupteurs de type opposs sont en srie, permettant de nutiliser
quun seul signal de commande (aux temps morts prs). Ces architectures sont reprsentes dans le Tableau 1-9.
Caractristiques :
Deux alimentations
Possibilit dalimentation mono-tension (VALIM_2 = 0V), dans ce cas : 2 niveaux dont le 0V
2 transistors seulement
1 seule rsistance de grille a priori
Signaux de commande incluant une gestion des temps morts
Nanmoins, il est intressant de dissocier la rsistance de grille en deux lments. Chaque lment tant en
srie avec un interrupteur. En plus de dissocier les rsistances de grilles damorage (RG_ON) et de blocage
(RG_OFF), l'absence de temps mort interne au driver est autorise dans ce cas. Le courant de court-circuit tant
limit par la prsence des deux rsistances. Dans une configuration Push-Pull, comme les interrupteurs T1 et T2
sont complmentaires, cela permet de nutiliser quun seul signal de commande. Les seuils sur les grilles des
deux transistors permettent d'avoir un temps mort structurel sans qu'il soit ncessaire de dissocier la rsistance de
grille comme dans le cas de la structure Totem-Pole. On note que dans le cas dun composant grille, ce temps
mort n'est pas gnant car celle-ci ne se dchargera que trs peu sur la dure relativement courte du temps mort.
Le Tableau 1-10 prsente ces diffrentes architectures.
29
Tableau 1-9 Architectures lmentaires

Transistors MOSFET
Transistors Bipolaires
*Version NMOS
*Version NPN
Totem-Pole
Push-Pull
Tableau 1-10 Architectures permettant une absence de temps morts internes

Transistors MOSFET
Transistors Bipolaires
*Version NMOS
*Version NPN
Totem-Pole
Push-Pull
3.1.2. Pont en H
Les structures lmentaires Totem-Pole ou Push-Pull noffrent que deux niveaux de tension de sortie. Soit
+VALIM et 0V dans le cas mono-tension. Soit VALIM_1 et VALIM_2 (possiblement ngatif) dans le cas bi-tension.
Lintrt de la structure en pont en H est de bnficier, partir dune seule source de tension DC, de trois
niveaux de tension de sortie +VALIM, 0V et VALIM (forcment ngatif). Selon les variantes on peut utiliser une ou
deux rsistances de grille pour diffrencier RG_ON et RG_OFF et une ou deux alimentations DC (cf. Tableau 1-11).
Le Tableau 1-12 liste les possibilits de tension de sortie et de RG mise en jeu selon la commande appliqu dans
30
le cas mono-alim / bi-rsistance. La contrepartie ces avantages est laugmentation du nombre dinterrupteurs de
commandes et donc, par voie de consquence, de la consommation du driver.
Tableau 1-11 Architectures Pont en H
Mono-tension
Bi-tension
Une seule RG
Deux RG
Tableau 1-12 - Possibilits de commandes, cas mono-alim / bi-rsistance.

1
VGS
RG
VALIM
R1
0V
R1
- VALIM
R2
0V
R2
Caractristiques, cas mono-alim / bi-rsistance :
Une seule alimentation DC

Trois niveaux symtriques disponibles (V+, V- et 0V)
1 rsistance de grille
4 interrupteurs de commandes
3.2. Temps morts et conduction inverse (quadrant III)

La Figure 1-34 reprsente un bras donduleur. a) Cas MOSFET + diode hybrid. b) Transistor GaN seul.
Avec un tel cblage (charge connecte V+), le transistor Low-Side est toujours command, le transistor HighSide est toujours en commutation spontane. La Figure 1-35 reprsente les squences de commutation
damorage et de blocage de ces architectures.
Dans le cas de londuleur GaN (Figure 1-35 b) la tension inverse Vr (3 4V) peut tre largement suprieure
la tension de seuil dune diode classique (1 2V) utilise dans les onduleurs MOSFET ou IGBT. Les pertes
durant la conduction inverse deviennent ds lors, non ngligeables. Pour rpondre cette problmatique on peut
soit tenter de minimiser la dure du temps mort (trs dlicat quand le courant de charge varie)([45]). Soit
commander le transistor un niveau de tension VGS intermdiaire juste sous le seuil VGTH durant le temps mort
afin dobtenir un Vr le plus petit possible tout en garantissant ltat bloqu du transistor (Figure 1-36). Larticle
[38] propose un exemple darchitecture de buffer permettant cette mise en uvre (Figure 1-37). Dans le cadre
31
dune application buck, la commande 3 niveaux dun transistor GaN seul montre un gain defficacit par rapport
une commande deux niveaux dun transistor GaN avec une diode (Figure 1-38).
a) MOSFET hybrid avec une diode

b) Interrupteur GaN seul
Figure 1-34 Bras donduleur
a) MOSFET hybrid avec une diode

b) Interrupteur GaN seul
Figure 1-35 Squence de commutation dans le cas bras donduleur
32
Figure 1-36 - Commande optimis de l'interrupteur GaN

Remarques :
1) VDRV+ et VDRV- ne sont pas forcment symtriques par rapport au seuil.
2) Dans tous les cas VINT < VGTH
Figure 1-37 - Architecture du driver 3 niveaux
Figure 1-38 - Rendement en fonction du courant de sortie
3.3. Protection de la grille

Lors dune commutation, le fort dVDS/dt sur le transistor command peut par couplage capacitif via la
capacit parasite CGD provoquer une surtension sur la grille du transistor oppos (Figure 1-39). Ceci peut avoir
comme consquence une remise en conduction fugitive non dsire de ce transistor et entraner un surplus de
pertes par commutation, un chauffement voire une destruction du transistor amenant le court-circuit du bras.
3.3.1. Protection diodes de clamp
La protection la plus lmentaire consiste utiliser des diodes Schottky rapides connectes au plus prs de
la grille (BAR43S par exemple) pour borner les variations de la tension de grille vis--vis des alimentations
positives et ngatives. Les diodes Schottky prsentent lavantage davoir de faibles seuils. Cette protection
protge la grille de tensions prohibitives pouvant dtruire la jonction capacitive, mais ne protge en rien le circuit
dun risque de ramorage du composant (cf. Figure 1-40).
3.3.2. Protection avec un transistor auxiliaire faible impdance
Une solution de clamp actif est propose dans [46], lextrait de datasheet de la Figure 1-41 illustre son
fonctionnement. Durant le dv/dt (plateau Miller) un interrupteur impose le niveau de la tension de grille un
potentiel fixe (connexion grille faible impdance). On vite ainsi le phnomne de remise en conduction non
33
dsir. Cette solution est trs rpandue dans les circuits drivers intgrs donduleur. Ce transistor auxiliaire peut
tre command par le mme signal que le transistor homologue. On montre sur la Figure 1-43 un chronogramme
de commande pour le circuit de la Figure 1-42. On observe que 3, la commande du transistor auxiliaire, peut
tre la mme que 1.
a)
b)
Figure 1-39- a) Couplage capacitif suite un amorage command sur le transistor High Side. b) Illustration
dune surtension sur la grille du transistor passif Low Side.
Figure 1-40 Protection Diodes de clamp
Figure 1-41 Extrait de datasheet : protection avec un

transistor auxiliaire faible impdance
Figure 1-42 - Ajout dun transistor auxiliaire (ex. sur

le transistor Low-Side)
Figure 1-43 - Chronogramme de commande
34
3.4. Gestion scuritaire du Normally-ON

3.4.1. Discussions
Dun point de vue scurit, les composants naturellement conducteurs ne seront jamais totalement
satisfaisants. En effet, quelles que soient les protections mises en place, si l'alimentation auxiliaire ngative des
deux drivers devient hors service cela entrane une destruction des deux transistors de la cellule onduleur par
court-circuit de lalimentation principale (VBUS). Lavenir du transistor GaN pour lautomobile passe donc a
priori par lobtention dune structure Normally OFF. On trouve cependant dans la littrature diffrents exemples
dautoprotection. Deux sont prsents par la suite. Dans tous les cas, les protections lmentaires mettre en
uvre lors de lutilisation de composants Normally-ON sont :
Une squence de dmarrage qui alimente dabord les alimentations des drivers, puis le bus DC.
L'impossibilit de prcharger le bus DC si aucune alimentation auxiliaire ngative nest prsente.
3.4.2. Systme dautoprotection pour interrupteur de puissance Normally-ON
Une famille de solutions consiste dtecter la perte de la tension auxiliaire ngative et utiliser soit la
tension du bus (cas prsent sur la Figure 1-44 et la Figure 1-45), soit la tension aux bornes du transistor satur
pour gnrer une auto-alimentation locale ngative. Appliquer la solution sur un seul des transistors de chaque
bras est suffisant pour ainsi auto-protger la cellule de commutation.
Figure 1-44 - Systme dautoprotection dans un onduleur de tension triphas JFET

Dans la solution prsente ici [47] et l [48], un JFET SiC en rgulation linaire est utilis afin dabaisser
la tension VIN (issue de VBUS) en une tension VS = 22V. Une pompe de charge rgule inverse la tension, crant
ainsi, une tension capable de bloquer les transistors Normally-ON en cas de dfaut des alimentations auxiliaires.
Le temps de mise en action en denviron 200s (Figure 1-46). Remarques : 1) lorsque le driver est correctement
aliment, le JFET du circuit dautoprotection est bloqu pour limiter sa consommation. 2) Le bras n'est pas
protg pour toute tension de bus infrieure 20V. La prcharge du bus doit donc tre suffisamment rapide.
Figure 1-45 - Systme dautoprotection
Figure 1-46 Simulation du systme dautoprotection
35
Caractristiques :
Domaine de validit : 20V <VIN< 1,1kV
VOUT = -24V
Temps de dmarrage = 200s
Robustesse : le systme a satisfait un test de robustesse de 10 000 rptitions (activations du BUS DC
en labsence dalimentation des drivers) naltrant que trs peu les caractristiques du JFET (Tableau
1-13).
Tableau 1-13 Caractristiques JFET avant et aprs le test de robustesse (10 000 rptitions)
VBR
IDSS
RDSON
Avant le test
1200 V
20 A
420 m
Aprs le test
1200 V
17,5 A
462 m
3.4.3. Auto-alimentation pour JFET Normally-ON

Sur la Figure 1-47 on montre le schma bloc de la solution propose dans larticle [49] pour piloter le
composant de puissance Jm. Il sagit dune auto-alimentation scurise pour composant Normally-ON. Le
principe est astucieux mais cependant complexe et coteux en transformateurs. On identifie deux blocs, le
start-up converter qui est actif au dmarrage et le steady-state converter qui prend le relais en rgime
permanent.
Figure 1-47 - Schma bloc

Principe de fonctionnement
Dmarrage (Figure 1-48)
Jm et Jaux sont Normally-ON.
Une partie du courant principal est dtourn travers Jaux et transfr vers C1 via le transformateur et la
diode D1 (ratio T/F1 trs grand, 1:100 voire plus).
Une tension Vsu ngative apparait aux bornes de C1 et alimente lIC-driver.
LIC-driver bloque Jm tant quil ne reoit pas de consigne de loptocoupleur.
Jaux est ensuite teint via la constante de temps RGaux x CGaux.
Rgime Permanent (Figure 1-49)
Jaux teint, M1 est commut une frquence leve.
Le circuit M1, le transformateur, D2 et C2 constituent une alimentation Fly-back qui gnre une tension
ngative VSS.
D3 est passante, donc VSS alimente galement lIC-driver et loptocoupleur.
On est maintenant en rgime permanent, Jm peut commuter normalement entre les tensions 0V et VSS.
36
Figure 1-48 - Circuit de dmarrage
Figure 1-49 - Circuit du rgime permanent
La solution est teste sur un bras donduleur (Figure 1-50). La Figure 1-51 propose un chronogramme des
forme donde du dmarrage jusquau rgime permanent. La Figure 1-52 reprsente un relev des tensions de
commandes (VGS) des JFET High-Side et Low-Side ainsi que des courants de drain. Au dmarrage on remarque
un court-circuit furtif avant que le bloc start-up converter ne devienne actif et bloque les JFET. Une fois que
le bloc steady state est charg, loptocoupleur est aliment et la consigne MLI est applique sur les tensions
VGS High-Side et Low-Side.
Figure 1-50 Bras donduleur avec JFET auto-aliment

Bilan
2 transformateurs haute-tension (VBUS leurs bornes).
Un JFET auxiliaire haute-tension k fois plus petit que le JFET de puissance (selon le courant voulu), un
MOSFET auxiliaire haute-tension.
2 capacits basses tensions (C1 et C2).
3 diodes basses tensions.
Figure 1-51 - Chronogramme de commande
Figure 1-52 Mesures VGS JM1 et JM2 ; ID JM1 et JM2
37
3.5. Transmissions des signaux de commandes et des alimentations des drivers

Les transmissions des signaux de commandes et des alimentations du driver requirent une attention
particulire. Principalement le driver High-Side, qui est rfrenc un potentiel flottant. En effet, le potentiel
de source du transistor High-Side est soit reli VBUS (cas High-Side ON et Low-Side OFF), soit reli la masse
(cas High-Side OFF et Low-Side ON). Par consquent, contrairement au driver associ linterrupteur LowSide, le bloc de transmission du driver High-Side aura subir un dv/dt de mode commun gal celui impos par
la commutation du bras de puissance. Il devra donc prsenter un bon niveau d'immunit vis--vis de cette
contrainte [50]. La Figure 1-53 prsente le schma de principe de la commande dun bras en pont, en mettant en
avant les blocs disolation (dites transmission isole ) ou de dcalage des niveaux logiques (dites transmission
directe ). Il est issue de la rfrence [51].
Figure 1-53 Principe de commande dun bras en pont

Concernant le signal de commande, celui-ci est issu dune carte de commande (carte FPGA par exemple)
rfrence par rapport la masse du circuit. On prsente dans le Tableau 1-14, issue en partie de la rfrence
[51], une synthse des diffrentes solutions disolation.
Concernant lalimentation du buffer High-Side, tout lenjeu est de fournir un potentiel, isol ou flottant par
rapport la masse et rfrenc par rapport la source du transistor High-Side. Diffrentes solutions existent, on
peut citer par exemple les solutions non-isols (capacit de bootstrap, potentiel flottant) ou encore
lutilisation dune isolation galvanique (avec ou sans circuit magntique).
Tableau 1-14 - Caractristiques des diffrentes solutions d'isolation
Isolation
Mcanique
Nom
Transformateur
pizolectrique
Magntique
Transformateur bobin
100kV/s
Tenue au dv/dt
Optique
Non-Isol
Transformateur
coreless
Fibre Optique
> Transfo bobin
>100kV/s
50kV/s
1200V max pour les
composants usuels
Optocoupleur
level shifter
<50kV/s
1200V max pour
les composants
usuels
Tension
dutilisation
Jusqu 100V maxi
>10kV, avec des prcautions

particulires de ralisation
Idem
Transfo bobin
>10kV
Temps de
propagation
<1s
10 100ns
Meilleur que le transfo

bobin
Faible avec des

interfaces rapides
100ns 1s
Trs faible
Possibilit
dintgration
Oui
Non
Oui
Non (sauf pour

linterface optique)
Oui
Oui
Points Forts
*Trs bonne
intgration
*Trs bonne isolation

*Possibilit de transmission
dnergie
*Trs bonne isolation

*Trs faible cot
*Facilit dintgration
Points Faibles
*Limitation thermique
(300C)
*Difficult de fixation
*Bande passante
*Difficult de
rptabilit
*Dpendance en
frquence et en charge
*Cher
*Volumineux
*Pas de
transmission
dnergie
*Forte capacit disolation
*Vieillissement des caractristiques lectriques

*Rduction de la fiabilit due au vieillissement
*Pas de transmission dnergie
*Unidirectionnel
38
*Faible cot
*Trs bonne
intgrabilit
*Pas disolation
galvanique
*Sensibilit IME
*Pas de transmission
dnergie
3.5.1. Transmission directe

Introduction
La Figure 1-54 reprsente un cas standard de transmission directe . Le signal de commande est transmis
par un bloc dcalage de potentiel dit level shifter , la tension dalimentation du buffer High-Side est assure
par une capacit dite de Bootstrap est nomme CBOOT.
La charge de la capacit CBOOT est issue dune alimentation auxiliaire basse tension et rfrence la
masse. Quand T2 est passant et T1 est bloqu, la capacit est charge via la diode DBOOT. Puis, quand T2 est
bloqu et T1 est passant, la diode DBOOT est bloque. La capacit CBOOT, flottante, alimente le buffer High-Side.
On profite des passages de ltat passant ltat bloqu des transistors T1 et T2 pour recharger la capacit CBOOT.
Ainsi, deux contraintes apparaissent sur la valeur de la capacit de stockage CBOOT. Elle est dpendante la fois
de la dure ltat ON du transistor T1 et galement de la consommation du driver durant cette phase. Cette
dure peut tre un problme notamment dans le cas dapplications rapport cyclique variable quand celui-ci
atteint 100%.
Figure 1-54 Bootstrap

Bootstrap rafraichissement automatique par pompe de charge
Larticle [52], propose un systme alliant Bootstrap et pompe de charge afin de de saffranchir de la
contrainte sur la dure de ltat passant du transistor High-Side. La Figure 1-55 donne le schma de principe de
cette solution.
1
2
Figure 1-55 Pompe de charge rafraichissement automatique

Le systme est rgi par 3 squences, prsentes sur la Figure 1-56, durant ltat passant du transistor HighSide :
1) Linterrupteur S1 est passant : charge de la capacit CL via la diode D1 la tension Vcc. Linterrupteur S2
est bloqu car la diode D3 est passante. S2 doit supporter entre drain et source la haute tension VDC si
l'interrupteur de puissance High-Side est passant.
39
2) Linterrupteur S1 est dsormais bloqu : S2 devient passant via R3 (rsistance de grille). S1 doit supporter
entre drain et source la haute tension VDC si l'interrupteur de puissance High-Side est passant.
3) Finalement, linterrupteur S1 toujours bloqu et linterrupteur S2 toujours passant : la tension sur
llectrode 1 (Figure 1-55) du condensateur CL devient gale VcL + VDC et on recharge ainsi la capacit
CH qui alimente le driver High Side.
Figure 1-56 Chemin du courant dans chacune des trois phases

Inventaire :
Ncessit dune horloge VPULSE pour la pompe de charge. Il sagit dune horloge haute frquence, elle
est donc gnratrice de perturbations.
S1 et S2 sont des interrupteurs haute-tension.
D1 est une diode rapide haute tension, D2, D3 sont des diodes rapides basses tension.
La capacit CH et la capacit de bootstrap CL sont des capacits basses tensions. On notera que CL CH.
Points forts :
Lassociation bootstrap / pompe de charge permet davoir une tension dalimentation du driver High
Side prsente aprs seulement quelques cycle de lhorloge de VPULSE (haute frquence, intressant dans
le cas du Normally-ON).
La taille de la capacit CL est lie la frquence de lhorloge VPULSE (plus fVpulse est grand, plus CL peut
tre rduite).
Bootstrap auto-aliment
Lauto-alimentation prsente sur la Figure 1-57 a t dveloppe au Laboratoire LAPLACE, on se
rfrencera larticle [53]. Dans son principe, ce circuit profite des commutations du transistor M1, gnrant
ainsi une forme donde carr comme tension VDS, pour charger des capacits de bootstrap. Les charges
transitent via la capacit CCP tantt vers un rservoir de charges constitu par la capacit CVP gnrant ainsi une
tension positive VDD, tantt vers une capacit CVM gnrant une tension ngative VSS (vis--vis de la source du
transistor). Il sagit ni plus ni moins que dune alimentation AC/DC capacitive permettant la cration de deux
tensions DC locales rfrences la source du transistor M1 : VDD et VSS.
Le condensateur CCP permet de rgler la quantit de charges injecte lors des commutations de M1. Sa
valeur doit rester faible par rapport la valeur COSS du transistor pour ne pas dgrader les temps de commutation.
A lamorage de M1, on obtient un dVDS/dt< 0 donc un courant ICP< 0 qui passe par la diode DM. Au blocage de
M1, on obtient un dVDS/dt> 0 donc un courant ICP> 0 qui passe par la diode DP. Les condensateurs CVP et CVM
stockent ainsi les charges rcupres en provenance du drain du transistor M1.
Un systme de clamp actif a pour but de limiter la tension aux bornes des capacits de bootstrap. Le
systme de lalimentation positive est form par la diode DZP, le transistor bipolaire TP et la rsistance RP. Il a
pour but de limiter la tension VDD a un niveau fix (+15V par exemple). Le clamp actif de lalimentation
ngative est form par la diode DZM, le transistor bipolaire TM et la rsistance RM. Il limite la valeur de la tension
VSS (+5V par exemple).
40
Au dmarrage, la tension VDS est constante donc la pompe de charge (conversion AC/DC) est incapable
dextraire de lnergie. Une petite batterie, nomme Accu sur la Figure 1-57, est donc utilise pour alimenter le
driver pour les premiers cycles. La batterie est ensuite recharge par le circuit lui-mme via le transistor bipolaire
TST et clamp par la diode Zener DZ.
Figure 1-57 - Exemple d'auto-alimentation

Bilan
Cration de deux tensions DC.
Bonne protection contre les remises en conduction intempestive de la grille car prsence dun niveau
ngatif (par rapport la source de M1).
Cas du Normally-ON. Une alimentation ngative unipolaire peut suffire (0; -10V par exemple)
Inventaire :
Deux circuits de clamp basse tension (diode Zener + rsistance + transistor bipolaire).
Deux capacits basse tension.
Une capacit (CMS forte tension) pour capter le dv/dt haute tension.
Deux diodes pour former la pompe de charge.
Charges rcupres :
QCP = CCP. VDS
(1-11)
ICP = CCP. VDS.FDEC
(1-12)
Calcul de la valeur de la capacit CCP_MIN partir du courant minimum que doit fournir le driver, IDRV_MAX :
_
3.5.2. Transmission isole
(1-13)
Introduction
La Figure 1-58 donne un schma reprsentant lisolation galvanique entre les commandes rapproches
(High-Side et Low-Side) et la commande gnrale. Il est issu de la rfrence [54].
41
Figure 1-58 Isolation galvanique dun bras donduleur

Isolation par transformateur : alimentation + signal de commande
A titre d'exemple, lentreprise CONCEPT propose toute une gamme de driver pour IGBT incluant une
solution complte pour la transmission de lalimentation ainsi que du signal de commande (cf. Figure 1-59,
[55]). Sur une taille de carte trs rduite, 2 voies drivers et 3 transformateurs disolations sont implments (cf.
Figure 1-60).
Avantages :
Mise en uvre simplifie avec forte isolation primaire secondaire (norme CEM EN 50178)
Gestions des alimentations indpendantes, isoles et symtriques (positive et ngative).
Inventaire :
Un transformateur pour la transmission de la commande au driver High-Side
Un transformateur pour la transmission de la commande au driver Low-Side
Un transformateur avec un enroulement primaire et deux enroulement au secondaire permettant de
fournir les alimentations Low-Side et High-Side.
Figure 1-59 - Photo du driver

CONCEPT 2SC0108T
Figure 1-60 - Extrait de datasheet Driver CONCEPT 2SC0108T
42
Lentreprise INFINEON utilise le mme type de solution en version coreless pour la transmission des
signaux de commande dans sa gamme EiceDRIVERTM. Driver discret ddie tout type dinterrupteur (IGBT,
MOSFET, SiC et GaN) [56].
Isolation optique
Lisolation optique reprsente une trs bonne solution disolation, cependant elle nest ddie qu la trs
faible puissance (transmission du signal de commande uniquement).
Sur les cartes drivers, conues au laboratoire Laplace et utilises sur les bancs de tests durant la thse, on
utilise une isolation optique pour le signal de commande. La carte est modulable et permet de choisir entre une
transmission par fibre optique ou une isolation par optocoupleur. La solution fibre optique prsente une isolation
quasi idal (>100V/ns), cependant le connecteur a une dimension gomtrique non ngligeable (6,8 mm x
7,6mm x 18,8 mm pour le connecteur classique HFBR-0501). Lavantage de la solution optocoupleur est sa
possibilit dintgration. Durant nos tests on a utilis loptocoupleur TLP715 (capacit entre entre et sortie :
1pF) dans son format botier CMS discret.
4. Conclusion du chapitre
Les semiconducteurs large bande interdite procurent une vraie rupture dans lamlioration des
performances des composants de puissance (Figure 1-61). Pour les applications vhicules hybrides ou
lectriques, ils prsentent trois opportunits majeures :
1) Moins de pertes par conduction et par commutation
2) Plus haute temprature de fonctionnement
3) Un convertisseur globalement plus compact qui offre une possibilit de refroidissement par air
Ces avantages intrinsques apportent de nouvelles problmatiques pour la commande rapproche. Les
sujets concernant la gestion trs rapide des fronts de commutations (dv/dt et di/dt), la gestion de la
conduction inverse (absence de diode de corps) mais aussi les problmatiques scuritaires (composants
Normally-ON) simposent comme majeurs.
Le chapitre 2 propose une analyse dtaille des squences de commutations, permettant de dfinir les
stratgies de commandes passives ou actives.
Figure 1-61 Apports des composants grand gap et positionnement des applications lies aux vhicules
lectriques et hybrides
43
CHAPITRE 2 : Analyse des mcanismes de commutation et illustration par la caractrisation dun MOSFET SiC haute performance
2. Chapitre 2 : Analyse des mcanismes de commutation et

illustration par la caractrisation dun MOSFET SiC haute
performance
Table des matires
1.
Introduction ....................................................................................................................................... 46
2.
Rappels des mcanismes de la commutation ....................................................................................... 46

2.1.
Etude des commutations dans une cellule hacheur ...................................................................... 46
2.2.
Bilan et perspectives .................................................................................................................. 55
2.3.
Seconde approche de modlisation : modle mathmatique simple des dv/dt ......................... 58
2.4.
Conclusion................................................................................................................................. 63
3.
Caractrisation dun MOSFET SiC et mise en uvre dune stratgie de commande passive de la
commutation ............................................................................................................................................... 63
4.
5.
3.1.
Prsentation du banc de caractrisation ....................................................................................... 64
3.2.
Caractrisation dynamique du composant CMF20120D .............................................................. 71
3.3.
Caractrisation dynamique CGD variable : contrle passif des dv/dt ........................................... 74
3.4.
Application du modle analytique de dv/dt ................................................................................. 77
3.5.
Conclusion................................................................................................................................. 79
Commande active des commutations : prsentation dune boucle de contrle du di/dt.......................... 80

4.1.
Contexte .................................................................................................................................... 80
4.2.
Prsentation de la boucle dasservissement ................................................................................. 82
4.3.
Etude Frquentielle .................................................................................................................... 84
4.4.
Simulation temporelle ................................................................................................................ 89
45
1. Introduction
Dans le chapitre 1, nous avons montr que les composants grand gap apportaient une relle rupture
technologique dans le domaine de llectronique de puissance concernant la gamme moyenne tension .
Cependant, pour tre en mesure de bnficier des opportunits quoffrent ces nouveaux composants, leur mise en
uvre doit tre minutieusement tudis au sein du circuit de puissance et de manire conjointe avec le circuit
driver. Dans ce chapitre, nous commencerons par rappeler de manire dtaille l'analyse des mcanismes qui
rgissent la commutation dans un circuit hacheur ou onduleur. Cette analyse permettra de mettre en avant les
grandeurs physiques et les degrs de libert principaux sur lesquels jouer pour optimiser les squences de
commutations par le driver. Un premier modle analytique faible cot du comportement en dv/dt a ainsi t
dvelopp.
Le CMF20120D, transistor MOSFET SiC 1200V, de la socit CREE a t choisi comme support l'tude.
Celui-ci nous a permis de raliser une campagne complte de caractrisation dynamique en configuration
onduleur et de tester une stratgie de commande passive doptimisation du dv/dt. Cette approche a permis de
caractriser la robustesse du modle propos. Finalement, un second modle de simulation du composant, fourni
cette fois par le constructeur, nous permettra dtudier et de dimensionner en simulation d'une boucle de contrle
actif du di/dt.
2. Rappels des mcanismes de la commutation

Cette premire partie est consacre ltude des mcanismes de commutation mettant en jeu linterrupteur
de puissance, son driver, une diode de roue-libre, la charge et lalimentation. Tout dabord, l'analyse est conduite
sur une squence de commutation d'une cellule hacheur puis tendue au cas de l'onduleur. Cette tude conduira
une description analytique (modlisation mathmatique) de la valeur du dv/dt dans les divers cas de
fonctionnement considrer (courant de charge faible ou fort ; positif ou ngatif). Cette partie sappuie
sur le polycopi de cours [57].
2.1. Etude des commutations dans une cellule hacheur

2.1.1. Circuit tudi et premire approche de modlisation
La commande considre est un chelon de tension idal qui attaque une rsistance RG relie la grille du
transistor MOSFET. La charge inductive est reprsente par une source de courant. Cette reprsentation peut
paratre simpliste, mais est suffisante au premier ordre, lchelle temporelle de ltude dune squence de
commutation, tant que les lments parasites ne sont pas considrs (inductances des mailles puissance et de
commande ; capacits parasites ramenes par la charge). La diode D est considre comme idale, elle ne
prsente pas de chute de tension ltat passant.
Figure 2-1 - Cellule de commutation hacheur
46
Les lois de Kirchhoff appliques la maille de puissance (quations (2-1) et (2-2)) et la maille de
commande (quation (2-3)) donnent :
=
1.1.1. Etude de la squence l'amorage
(2-1)
(2-2)
+
(2-3)
Tableau 2-1 - Conditions initiales

Diode
Transistor
VGS
IA
VAK
VDS
passante
bloqu
0V
ICH
0V
VDC
Une squence classique de commutation se dcompose en 4 sous-squences rythmes par lvolution de la

tension grille VGS. On nomme VGTH, la tension de seuil du transistor MOSFET et VGSP la tension de plateau
Miller. La Figure 2-9 propose les chronogrammes de la commutation damorage.
Squence 1 : VGS
Squence 2 : VGTH
VGTH
VGS VGSP
Squence 3 : VGS = VGSP

Squence 4 : VGS > VGSP
Squence 1 : t0 t t1
Au dbut de la squence le transistor est bloqu et est reprsent sur le schma quivalent de la Figure 2-2
seulement par ses lments parasites capacitifs. Le courant de grille commence stablir, charge les capacits
CGS et CGD et circule dans la branche via la diode de roue-libre D. Le courant dans la maille de commande scrit
suivant (2-4). La loi de Kirchhoff appliqu la maille de puissance nous donne lquation (2-5). Les tensions
VDC et VAK sont constantes, alors on en dduit (2-6) puis (2-7).
Figure 2-2- Schma quivalent pour la squence 1
IG
CGS
dVGS
dt
CGD
dVGD
dt
=0
47
(2-4)
(2-5)
dVGD
dt
IG
(CGS CGD ).
dVGS
dt
dVGS
dt
(2-6)
CISS _ OFF .
dVGS
dt
(2-7)
CISS = CGS + CGD, est la capacit dentre et CISS_OFF la valeur de CISS, quand le transistor est bloqu. On
rappelle galement quil est couramment not : COSS = CDS + CGD : la capacit de sortie, et CRSS = CGD : la
capacit de contre-raction.
A partir des expressions (2-3) et (2-7), on crit lquation diffrentielle du premier ordre dans le cas de la
charge dun condensateur (2-8). Cette quation est vrifie par (2-9).
VDRV
RG .CISS _ OFF .
dVGS (t )
VGS (t )
dt
VGS (t ) VDRV . 1 e
avec
(2-8)
(2-9)
= RG . CISS_OFF
(2-10)
On dduit la forme gnrale du courant de grille dans la squence 1 :
IG
C ISS _ OFF .
V DRV
.e
V DRV
.e
RG
(2-11)
Quand le transistor est bloqu, sa capacit CGD est minimale. Elle est le rsultat de la mise en srie de
CGDOX (capacit doxyde du transistor au-dessus du Drain) et CGDZCE (capacit prsente par la Zone de Charge
dEspace), voir Figure 2-3. Les valeurs typiques sont CGDOX = 350pF/mm et CGDZCE = 10pF/mm [18], ainsi CGD
est donne par lexpression (2-12). On dduit CISS_OFF CGS, o CGS rsulte de la mise en parallle de CGS1
(capacit doxyde de grille) et de CGS2 (capacit de dbordement de la zone de grille sur la diffusion de source).
=
.
+
(2-12)
Figure 2-3 - Vue en coupe du transistor MOSFET pour la squence 1

Bilan
VGS va crotre de manire exponentielle et lon passera la squence 2 au moment o VGS atteint la valeur
VGTH. Le temps t1 peut tre dduit de lexpression (2-9) o VGS(t1) = VGTH. A partir des quations (2-3) et (2-7),
on en dduit la valeur de dVGS/dt au passage de la squence 1 2, (2-13). La dure totale de la squence 1 est
donne par lquation (2-14). Cette dure est dsigne en pratique par TdON (dlai la mise en conduction du
courant).
48
t1
t0
. ln
(2-13)
(2-14)
V DRV
V DRV VGTH
Squence 2 : t1 t t2
VGS a atteint la tension de seuil et un canal se forme dans le transistor. Celui-ci est alors en rgime de
conduction dans sa zone de fonctionnement satur (canal pinc, VDS grand). La Figure 2-4 montre le
comportement de la tension VGS et du courant ID durant la squence 2.
Figure 2-4 - Zoom sur la squence 2. Tangente sur VGS (t) en t=t1
Le courant de drain volue de 0A jusqu ICH durant un temps relativement court t=t2-t1. On remarque que
durant ce transitoire, la tension VGS, poursuivant sa caractristique de charge exponentielle, volue relativement
peu dune tension VGTH une valeur VGSP. La dpendance du courant du canal en fonction de la tension grillesource est donne par lquation (2-15) ; o le terme est relatif la gomtrie et aux proprits technologiques
du composant. Si lon tudie les variations temporelles de (2-15), on obtient lexpression (2-16) . Faisant
apparatre le terme de transconductance (2-17).
I CANAL ( t )
dI CANAL ( t )
dt
g fs (t )
. V GS ( t )
. V GS ( t )
V GTH
V GTH .
. V GS ( t )
VGTH
dV GS ( t )
dt
(2-15)
(2-16)
(2-17)
Ce dernier terme tant fortement variant sur lintervalle temporel considr [t1, t2]. Cependant, ltude peut
tre considrablement simplifie en considrant que la variation temporelle du courant du canal est quasiconstante sur cet intervalle et que la variation de la tension grille peut tre approxime sa drive en t=t1
(quation (2-13)). Cette approche nous amne ds lors considrer un terme de transconductance linarise
(not gfs), invariant, caractrisant le comportement du transistor MOSFET considr. On se ramne alors un
modle macroscopique simple du transistor pour lequel une loi linaire, et non quadratique, de dpendance du
courant de canal en fonction de la tension grille - source suffit pour tre reprsentatif des comportements
transitoires observs lors des commutations :
49
I CANAL ( t )
g fs . V GS ( t )
V GTH
(2-18)
Figure 2-5 - Schma quivalent pour la squence 2

Compte tenu du fort gain du transistor et de la faible variation de la tension VGD dans cette squence
(ICANAL >> IGD), nous pouvons crire ID sous la forme (2-19). Ainsi, le courant ID va crotre suivant la
pente donne par lquation (2-20) (dduite des quations (2-13) et (2-16)). Lorsquil sera totalement tabli et de
valeur gale ICH (courant fourni par la source), la diode D ne sera plus conductrice et la tension VDS pourra
commencer dcrotre (t=t2 dbut de la squence suivante). La dure de t2 est dpendante de la valeur du courant
ICH et est donn par lexpression (2-21). La valeur VGSP peut alors tre calcule (2-22).
ID
=
I CANAL CGD .
.
dVGD
dt
I CANAL
t2
I CH
t1
dID / dt
VGSP VDRV . 1 e
t2
(2-19)
(2-20)
_
(2-21)
(2-22)
A la fin de la squence 2, la diode se bloque en thorie (si celle-ci est dpourvue de charges). En pratique,
le blocage intervient si vite quil apparat un courant de recouvrement. Une fois la diode effectivement bloque
la tension VDS va dcrotre.
Squence 3 : t2 t t3
Le transistor MOSFET est maintenant conducteur. La Figure 2-6 montre la rpartition des courants durant
la phase transitoire lie au mcanisme de dv/dt. On dfinit ISD comme le courant circulant par la capacit drain
source dans le sens source drain. On dfinit IGD comme le courant circulant par la capacit grille drain dans le
sens grille drain. On notera que le courant drain du transistor est la contribution de trois courants : celui
circulant dans le canal et les deux circulant respectivement dans les capacits CGD et CDS (expressions (2-23) et
(2-24)). A lamorage, dVDS/dt < 0, ainsi ISD > 0 et dVGD/dt > 0, ainsi IGD > 0.
50
Figure 2-6 Schma quivalent pour la squence 3. Dfinitions des courants issus des dv/dt.
Toutes les charges apportes sur la grille vont donc servir rduire la tension prsente aux bornes de la
capacit CGD. Le courant de canal joue un rle actif dans ce processus, car il permet de dcharger la capacit CGD
ainsi que la capacit CDS. Il est alors vident qu'un courant de canal suprieur au courant de charge ICH est
ncessaire pour assurer la commutation en tension. Il dcoule de cette analyse une valeur minore de la tension
de plateau VGSP (2-25).
(2-23)
.
(2-24)
(2-25)
Durant cette squence, la charge de CGS est momentanment interrompue compte tenu du fort appel de
charge acheminer CGD en raison de la forte variation temporelle du potentiel sur llectrode de drain. La
tension VGS reste constante et gale VGSP tandis que la charge totale QG apporte la grille continue
d'augmenter : cest leffet Miller. A partir des expressions (2-4) et (2-26) et en tenant compte que dans cette
squence, la variation de la tension VGS est quasi nulle ((2-27) et (2-28)), on obtient (2-29). Ce rsultat est un
majorant.
dVDS
dt
dV DS
dt
IG
CGD
(2-26)
dVGD
dt
(2-28)
V DRV VGSP
RG .CGD
(2-27)
(2-29)
Le courant de grille est essentiellement dpendant des grandeurs externes que sont : la tension issue du
driver VDRV, et la rsistance de grille RG. On peut exprimer IG selon (2-30). Il s'agit donc d'une squence de dv/dt
contrle par un courant de charge de grille.
51
(2-30)
La capacit CGD est, en pratique, non linaire. Sa valeur est dpendante de la tension prsente ses bornes,
donc dpendante de lvolution des tensions VGS et VDS. Partant dune trs faible valeur (squence 2, expression
(2-12)) jusqu une valeur beaucoup plus forte (Figure 2-7, canal uniforme, CGD = CGDOX) [58] et [59].
CGDOX
canal
N+ - - - -
P
+
----
N+
-
P
-
ID
mtallisation
D
Figure 2-7 - Vue en coupe du transistor MOSFET la fin de la squence 3
Squence 4 : t3 t t4
A lissue de la dcharge des capacits CGD et CDS, la tension VDS approche de sa valeur finale RDSON.ICANAL et
ne varie plus (Figure 2-8). La tension VGS va recommencer sa croissance, nouveau de forme exponentielle,
jusqu' atteindre la tension d'alimentation du driver. En reprenant lquation (2-4) mais cette fois avec VDS fixe
on obtient (2-31). On note CISS_ON, la valeur de CISS quand le transistor est dans sa zone ohmique.
IG
CISS _ ON .
dVGS
dt
(2-31)
Figure 2-8 - Schma quivalent pour la squence 4

En reprenant lquation diffrentielle qui rgit le comportement de VGS (2-9), appliqu aux conditions
initiales de la squence 4, on dduit lexpression de VGS dans cette squence (2-32) avec 2 = RG. CISS_ON.
Finalement on crit lexpression du courant durant la squence 4 (2-33. Cette squence clture lamorage du
transistor. Elle se termine une fois que CISS_ON est pleinement charge, soit environ t3 + 3 x 2.
52
VGS (t ) (VDRV VGSP). 1 e

I G (t )
VDRV VGSP
.e
RG
( t t3 )
(t t 3 )
VGSP
(2-32)
(2-33)
Bilan de lamorage
On rsume lvolution des tensions VGS et VDS et du courant ID pour lamorage sur les chronogrammes de
la Figure 2-9.
Figure 2-9 Chronogrammes simplifis des squences 1 4 de la mise ON du transistor

La Figure 2-10 indique les points de fonctionnement idalis du transistor dans le plan ID-VDS (quadrant I)
durant chaque squence. On exprime les diffrents modes de fonctionnement du transistor :
1.
2.
squence 1 : canal en haute impdance (inactif), le transistor est bloqu.

squence 2 : formation d'un canal actif l'origine de la phase de di/dt (canal actif en limitation de courant
contrl par VGS) amenant le blocage de la diode de roue-libre pour ICANAL = ICH.
Entre les squences 2 et 3, VGS = VGSP, le transistor est sur le point maximum de contrainte o courant et
tension sont maximums dans le transistor
3.
4.
squence 3 : le courant de canal et le courant de grille contribuent la dcharge des capacits CGS et CGD
donnant lieu la squence de dv/dt dont la non-linarit est principalement due la capacit CGD.
squence 4 : le dv/dt est termin et le transistor est polaris dans sa zone ohmique. Les capacits CGS et CGD
sont charges la tension du driver.
Remarque : dans la partie 2.2.1 Bilan , la Figure 2-14 prsente une version non idale, lamorage et
au blocage, du trajet du point de fonctionnement dans le quadrant I (ID-VDS).
53
Figure 2-10 - Trajet simplifi du point de fonctionnement sur la caractristique de transfert durant la mise ON
(lments parasites de la maille de commutation, de la diode et du driver non pris en compte)
Prcision pour les autres types dinterrupteurs
Les squences de mise ON dun IGBT ou dun HEMT GaN grille MIS (composants grilles isols)
sont similaires celle du MOSFET [60], [61]. Tout ce qui a tait dit prcdemment dans le cas du MOSFET
reste vrai.
1.1.2. Squence de blocage du transistor
La squence de blocage se comporte de manire symtrique la squence d'amorage. On ne dtaillera pas
les calculs. La mise OFF du transistor se fait en abaissant la tension VGS vers la tension minimale du driver. Pour
cela, il faut dcharger la capacit dentre CISS. Quand VGS est de valeur proche de VGSP, on atteint la deuxime
squence, le transistor passe du rgime ohmique au rgime de limitation de courant. On se retrouve sur le plateau
Miller, VDS croit jusqu VDC.
On observe les mmes phnomnes au niveau des capacits que durant lamorage. Les expressions (2-23)
et (2-24) restent vraies, mais les courants IGD et ISD sont cette fois ngatifs (cf. Figure 2-11). Ainsi, le courant de
canal est gal au courant de charge diminu de la contribution de ces deux courants transitoires. De la mme
manire que pour l'amorage, la tension de plateau au blocage diffre donc de la simple somme de la tension de
seuil et du quotient du courant de canal par la transconductance (2-25). Cette fois lexpression (2-25) reprsente
une valeur majore de la tension de plateau VGSP.
Figure 2-11 Rpartition des courants durant une squence de blocage
54
Une fois la charge des capacits termine, VGS dcrot nouveau. Comme lamorage, on atteint un point
de fonctionnement o VDS et ID font peser dynamiquement le maximum de contraintes sur le transistor. Le
courant de drain va finalement dcrotre selon une dynamique faisant intervenir la transconductance du transistor
et la rsistance de grille. Quand VGS atteint VGTH, le courant ID sannule compltement et le transistor devient
OFF. La diode de roue-libre entre en conduction. Les chronogrammes de la mise OFF sont visibles sur la Figure
2-12.
Figure 2-12 - Chronogrammes simplifis d'une squence complte de mise OFF

Prcision pour les autres types dinterrupteurs
La mise OFF du HEMT GaN est identique celle du MOSFET Si (composants grilles isols). Quant
lIGBT, la mise OFF se droule tout dabord comme pour le MOSFET. Mais dans la dernire squence, quand
VGS atteint VGTH, le courant ID ne sest pas encore annul. Le canal de la rgion MOSFET de lIGBT est bien
ferm, cependant une nouvelle squence plus longue que la prcdente dbute, cest le tranage . Cette
squence est lie la relaxation naturelle impose par la constante de temps de recombinaison des porteurs
minoritaires en excs dans la base du transistor PNP de l'IGBT. La base du transistor bipolaire est en haute
impdance partir du moment o le MOSFET est bloqu.
2.2. Bilan et perspectives

2.2.1. Bilan
Expression simple des d./dt
La Figure 2-13 prsente une squence complte de commutation (blocage puis amorage) dans le cas dune
commutation commande sur charge inductive. Le dID/dt intervient VGTH < VGS < VGSP (VGS peu variant), le
dVDS/dt intervient lui, durant le plateau Miller (VGS = VGSP, quasi constant compte tenu des hypothses faites dans
cette partie). A partir des expressions (2-29) (dv/dt) et (2-20) (di/dt), o lon fait lhypothse valable dans la
squence 2, CISS_ON = CGS, et des expressions (2-3) et (2-25), on propose le Tableau 2-2. Ce tableau est un bilan
des expressions mathmatiques simplifies au premier ordre qui rgissent les commutations (notes d./dt).
Tableau 2-2 Expressions simples des d./dt
=
.
55
(2-34)
(2-35)
Figure 2-13- Chronogramme dune squence de commutation

Trajet non-idal du point de fonctionnement dans le quadrant I (ID-VDS) lamorage et au blocage
La Figure 2-14 prsente le trajet non idal du point de fonctionnement lamorage (a) et au blocage (b).
A lamorage :
1.
2.
3.
4.
Phase 1 : canal en haute impdance (inactif), le transistor est bloqu.

Phase 2 : formation d'un canal actif l'origine de la phase de di/dt (canal actif en limitation de courant
contrl par VGS) amenant le blocage de la diode de roue-libre pour ICANAL = ICH. Circulation dun courant
ICANAL > ICH pour permettre lextinction complte de la diode de roue-libre. Paralllement, le di/dt provoque
une chute de tension selfique dans les inductances parasites LP du circuit de puissance. La tension aux
bornes du transistor est donc VDS = VDC LP x di/dt.
Phase 3 : le courant de canal oscille jusqu se stabiliser la valeur ICANAL = ICH. Il contribue avec le courant
de grille la dcharge des capacits CGS et CGD donnant lieu la squence de dv/dt dont la non-linarit est
principalement due la capacit CGD.
Phase 4 : le dv/dt est termin et le transistor est polaris dans sa zone ohmique. Les capacits CGS et CGD
sont charges la tension du driver.
Au blocage :
1.
2.
3.
4.
Phase 1 : le transistor est polaris dans sa zone ohmique. Les capacits CGS et CGD sont charges la tension
du driver.
Phase 2 : la tension du driver est mise au potentiel le plus bas provoquant la dcharge des capacits CGS et
CGD. Comme lamorage, on passe par une zone de plateau Miller o VDS commute.
Phase 3 : avant la fin effective du dv/dt, le passage de VGS sous la tension de seuil VGTH provoque
lextinction du canal et donc la commutation du courant de drain.
Phase 4 : le rsidu de courant prsent dans les inductances parasites se dcharge dans la capacit COSS.
Lensemble COSS - LP formant un circuit rsonant qui provoque des oscillations de tension (VDS) et de
courant (ID).
56
a)
b)
Figure 2-14 Extrait de la thse [62]. Trajet du point de fonctionnement non idal lamorage (a)
et au blocage (b).
2.2.2. Perspectives dutilisation du modle analytique
Comme nous lavons vue en introduction de la partie Driver du chapitre 1, lintrt de matriser les
pentes de commutations est multiple. Matriser les di/dt permet de limiter toutes les interfrences lies aux
surtensions dans les inductances parasites ; matriser les dv/dt permet de diminuer globalement les perturbations
(courant de mode commun) et auto-perturbations (par couplage capacitif en configuration onduleur). Cependant,
le contrle des commutations doit faire lobjet dtudes spcifiques pour ne pas trop pnaliser le rendement du
convertisseur (augmentation des pertes, notes EON et EOFF sur la Figure 2-14). Typiquement, on distingue deux
types de contrle des commutations : actif ou passif.
Le contrle passif des d./dt reviendra jouer sur les paramtres surligns en bleus dans les quations (2-34)
et (2-35). Le moyen le plus simple et global est de faire varier RG, la rsistance de grille intervient dans les deux
expressions, son augmentation ralentit les dv/dt et les di/dt (Figure 2-15 a). Dissocier RG en deux valeurs RG_ON et
RG_OFF avec l'ajout d'une diode permet de rgler les d./dt distinctement l'amorage et au blocage. On peut
galement intervenir plus finement sur lune ou lautre des pentes du courant ou de la tension en ajoutant, en
parallle des capacits du transistor, des capacits extrieures. Augmenter CGD impacte le dv/dt (expression
(2-34) et Figure 2-15 b), augmenter CGS impacte le di/dt (expression (2-35) et Figure 2-15 c).
Pour agir plus finement, et ainsi gnrer moins de pertes, il faut intervenir de manire spare durant lune
ou lautre des commutations (dv/dt ou di/dt). Pour cela, on peut agir sur les grandeurs lectriques issues du driver
et repres en orange dans les quations (2-34) et (2-35) ; VDRV (en amont de RG) ou IG (en aval de RG). Une
boucle de contrle actif du di/dt est prsente dans la partie 3.
Lanalyse des dv/dt prsente finalement un intrt supplmentaire. En effet, partir dune prdtermination
des pentes de commutations en tension, on peut donner une estimation des frquences de cassures sur
l'enveloppe spectrale de la tension VDS. La valeur de ces frquences de cassure permet notamment une
prdtermination du filtrage associ. La partie 2.3 prsente une seconde approche de modlisation, plus fine que
la prcdente, des dv/dt. A partir de celle-ci, on ralise dans la partie 3.4, une comparaison simulation versus
estimations mathmatiques des frquences de cassures.
57
a) RG, action globale sur le di/dt et le dv/dt
b) CGD_EXT, action plus slective sur le dv/dt
c) CGS_EXT, action plus slective sur le di/dt
Figure 2-15 Actions passives sur le di/dt et/ou le dv/dt
2.3. Seconde approche de modlisation : modle mathmatique simple des dv/dt

L'examen plus dtaill des squences de dv/dt implique une mise en quation complte incluant la contre
raction capacitive forme par la capacit transverse CGD entre la grille et le drain d'une part, ainsi que la prise en
compte de la capacit CDS d'autre part. Le jeu d'quations ainsi obtenu permettra de dterminer l'expression
prcise de la tension de plateau durant le dv/dt, et ainsi den dduire la valeur du dv/dt en phase d'amorage puis
de blocage. On simplifie ltude en considrant les formes donde comme lassociation de plateau et de
variations constantes (succession par partie de variations monotones). Cette restriction permet de simplifier la
formulation analytique dans la phase temporelle stable des formes d'ondes ; tension de plateau tablie et de
valeur constante, dv/dt constant. La validit de cette restriction repose sur une dure du rgime transitoire
ngligeable par rapport la dure totale du phnomne modlis. Celle-ci sera vrifie a posteriori en
simulation.
Durant les squences de dv/dt, cest--dire les squences de commutation de la tension aux bornes Drain et
Source du transistor, la conduction de la diode de roue-libre n'intervient pas. Seule sa capacit de transition CT
avec CT << COSS intervient, celle-ci peut tre vue comme une capacit en parallle avec COSS dans la mesure o
les lments parasites inductifs ct drain et ct source peuvent tre ngligs dans les squences particulires de
dv/dt. Ceci est justifi par le fait que les variations ventuelles de courant du canal rebouclent de manire interne
par les capacits propres du transistor et non pas de manire externe dans la maille compte tenu du courant
forc par la charge. Evidement il n'en est pas de mme dans les phases de di/dt o la charge est isole de la
maille par la diode de roue-libre qui est passante. Le dv/dt intervient durant la squence 3, on reprend le schma
quivalent de cette squence sur la Figure 2-16. Les quations qui rgissent cette squence sont rcapitules dans
le Tableau 2-3. Lexpression (2-36) est une rcriture des expressions (2-23) et (2-24).
Tableau 2-3 Equations rgissant la squence de dv/dt damorage en rgime temporel forc
=
VGSP
dVDS
dt
ICANAL
VGTH
g fs
dVGD
dt
(2-3)
(2-25)
(2-28)
58
(2-29)
(2-36)
Figure 2-16 - Schma quivalent de la cellule hacheur pour l'tude des dv/dt
2.3.1. Mise en quation
Ce paragraphe porte sur la mise en quation du schma de la Figure 2-16 dans le cas gnral d'un courant
de canal non nul (mode dit canal actif ). On cherche dterminer lexpression de la variation de tension en
fonction de paramtres constants relatifs au transistor et au driver. Tout dabord, on cherche donner
lexpression prcise de VGSP. Pour cela, il est ncessaire dexprimer IG en fonction des autres lments du circuit.
Partant de (2-25), (2-28) et (2-36) on exprime (2-37) (on pose (2-38)) et on factorise IG pour obtenir (2-39).
Ensuite, on exprime VDRV suivant (2-40) en injectant lexpression du courant de grille (2-39) dans lexpression
(2-3). On poursuit en dveloppant (2-40) pour exprimer VGSP ((2-41) rcrit en (2-42)). Finalement, on dveloppe
lexpression du dv/dt (2-29) en (2-43) partir de (2-42).
ID
IG
g fs .(VGSP
ID
V DRV
(1 k ).VDRV
C DS
IG
C GD
VGTH )
C DS
C GD
(2-38)
I G (1 k ) g fs .(VGSP VGTH )
RG
g fs .(VGSP
VGTH )
(2-37)
ID
VGSP
1 k
(2-39)
(2-40)
RG .g f s .VGSP RG .g fs .VGTH RG .I D (1 k ).VGSP (2-41)

=
(1 + ).
=
+ .
(1 + ) +
(
(1 + ) +
+
.
.
.
(2-42)
(2-43)
En faisant intervenir COSS = CGD + CDS, en prenant en compte la capacit CT de la diode de roue-libre, ainsi
quen notant le courant de drain comme tant gal au courant de charge ICH, nous obtenons une expression
gnrale du dv/dt dans le cas canal actif (2-44).
59
.(
(2-44)
Pour lamorage : RG = RG_ON et VDRV = VDRV+ (avec VDRV+ > VGTH), pour le blocage : RG = RG_OFF et VDRV =
VDRV- (avec VDRV- < VGTH). Ces expressions sont rcapitules dans le Tableau 2-4.
Cas bras donduleur (2 transistors)
La Figure 2-17 reprsente le cas dun bras deux transistors de type MOSFET. Dans ce cas les diodes de
roue-libre ne sont pas ncessaires (recirculation du courant par la diode de corps) et la capacit des diodes est
dj incluse dans COSS. Cependant, pour amliorer les performances globales du bras donduleur MOSFET, ou si
les transistors de puissance sont des IGBT (non rversible en courant), on ajoute en parallle des transistors des
diodes hautes performances (de type Schottky SiC par exemple) ; dans ce cas, il faut prendre en compte CT, la
capacit de la diode ajoute. Lors dune commutation, le transistor non command est passif et se comporte
comme une diode. Seules ses capacits COSS et CT interviennent dans les calculs, celles-ci se retrouvent en
parallle du transistor actif. On peut rcrire la relation (2-44) sous la forme la forme (2-45).
.(
)+
(2-45)
Figure 2-17 Configuration bras donduleur avec diode de roue-libre en parallle des transistors de puissance
Domaine de validit de lexpression (2-44)
La relation (2-44) est issue dun dveloppement mathmatique partant du postulat : le courant dans le
canal ICANAL est non nul . A partir des expressions (2-25) et (2-42) on dveloppe lexpression du courant de
canal suivant la forme (2-46). A l'amorage, la relation (2-46) montre quICANAL est toujours positif puisque la
tension en sortie du driver VDRV = VDRV+ > VGTH. La validit de (2-44) est donc toujours garantie lamorage.
Au
blocage,
avec
VDRV = VDRV- < VGTH, la relation (2-46) peut devenir gale 0. On nomme ainsi ICH_CRITIQUE le courant permettant
lannulation de (2-46) et assurant la continuit entre les deux modles de dv/dt : celui courant de canal non nul
( canal actif ) prsent prcdemment et celui courant de canal nul ( canal passif ) que nous allons
prsenter. Lquation (2-47) donne lexpression de ce courant critique. On note que celui-ci est dpendant et
inversement proportionnel la valeur de la rsistance de grille RG.
=
_
(1 + ). (
(1 + ) +
=
.(
60
)+
(2-46)
(2-47)
2.3.2. dv/dt courant de canal nul (au blocage)

On se sert de nouveau du schma de la Figure 2-16 pour tablir le systme dquations ncessaire pour
dterminer lexpression de dVDS/dt. On suppose maintenant quun courant positif circulant du drain vers la grille
charge la capacit CGD, quun second courant positif circulant du drain vers la source via la capacit CDS charge
cette dernire et que la somme de ces deux courants est suffisamment forte pour tre gale au courant de charge
ICH. Ds lors, le courant de canal ICANAL est annul. On note galement que dans ce cas, la tension VGS est
infrieure ou gale (pour ICH =ICH_CRITIQUE) VGTH provoquant de ce fait labsence dun canal conducteur.
Le courant ID sexprime cette fois suivant (2-48) et (2-49). On peut ainsi crire VDRV- sous la forme (2-50) et
obtenir lexpression de VGSP dans le cas du blocage courant de canal nul (2-51). On en dduit lexpression du
dv/dt (2-52). Cette relation est indpendante de RG puisque la tension VGS est infrieure la tension VGTH
provoquant labsence de canal conducteur.
ID
I G CDS
ID
VDRV
=
dVDS
dt
IG
(2-48)
I G (1 k )
(2-49)
RG .I D
1 k
(2-50)
VGSP
(1 + ).
+
(1 + )
=
CDS
IG
CGD
(2-51)
(2-52)
(1 + ).
En faisant intervenir COSS= CGD+ CDS, en prenant en compte la capacit CT de la diode de roue-libre, ainsi
quen notant le courant de drain gal au courant de charge ICH, nous retrouvons l'expression bien connue du dv/dt
dans le cas dun blocage courant de canal nul ( canal passif ) (2-53). Il sagit aussi du cas pour lequel on fait
tendre RG vers 0 (attaque en tension de la grille). On peut galement retrouver cette expression directement
partir de la forme gnrale propose dans le mode canal actif (2-44) en posant gfs = 0 -1 (transistor
bloqu).
(2-53)
Validation des hypothses (absence de canal) :

A partir de lexpression (2-51) on peut rcrire lexpression de VGSP sous la forme (2-54). Par comparaison
de (2-54) avec (2-47) on conclut que VGSP = VGTH pour ICH = ICH_CRITIQUE. Dans ce cas prcis, on est la limite de
conduction avec un canal en formation parcouru par un courant nul. Pour ICH < ICH_CRITIQUE, on obtiendra
VGSP < VGTH dmontrant labsence dun canal dans ce mode de commutation. Dans ce cas le transistor est dj
bloqu au moment du dv/dt, il ny a pas de plateau Miller rellement actif. On peut parler d effet Miller
inactif . Pour conclure, ce mode particulier de dv/dt intervient uniquement au blocage et faible courant de
charge ICH tel quICH ICH_CRITIQUE. Dans ce cas, la faible valeur du dv/dt ne permet pas de produire une chute de
tension aux bornes de RG suffisante pour maintenir VGS au-dessus du seuil VGTH. La relation (2-54) montre les
effets antagonistes entre une tension de commande qui tend dcharger CGS et un courant de charge qui tend,
l'inverse, maintenir la charge dans cette capacit (et donc freiner le blocage).
61
Cas bras donduleur (2 transistors)
.
(2-54)
(1 + )
(2-55)
2.3.3. Bilan
On propose dans le Tableau 2-4 un rcapitulatif exhaustif de la modlisation qui permet dapprhender tous
les cas possibles partir des expressions (2-44) et (2-53). On tient compte de la capacit CT des diodes.
Tableau 2-4 - Modles de dv/dt en rgime forc et domaines de validits
Domaine de
validit
dv/dt
amorage
aucune restriction
ICANAL non nul

dv/dt
blocage
ICANAL nul
Hacheur
(1 Transistor 1 Diode)
.(
+
.(
+
)
_
Onduleur
(2 Transistors 2 Diodes)
2(
2(
.(
+
.(
+
2. (
)+
)+
)
)
)
_
_
2.3.4. Premires utilisations des modles analytique de dv/dt

A partir des formules gnrales du Tableau 2-4, on tudie lvolution du dv/dt en fonction du courant de
charge ICH pour diffrentes valeurs de rsistance de grille RG. Sur la Figure 2-18, on retrouve : en rouge, le
rsultat pour la rsistance de grille de valeur minimale ; en bleu ciel, le rsultat pour la rsistance de grille de
valeur maximale. Pour linstant, les valeurs numriques ne nous importent pas, car elles varient dune
application lautre. En revanche les sens de variations sont gnraux et restent vrais quelle que soit
lapplication. On prsentera dans la partie 3.4 Application du modle analytique de dv/dt , laide dun
modle de simulation recal partir de rsultats de mesures obtenus sur le MOSFET SiC (partie 3), une
comparaison modle analytique versus simulations (cf. Figure 2-43). Suivant la mme dmarche, on prsentera
dans le chapitre 3 une comparaison modle analytique mesures simulations partir des obtenus avec un
module HEMT GaN (Figure 3-48).
A lamorage (Figure 2-18 (a)), lvolution du dv/dt en fonction du courant de charge est linaire, suivant
lquation affine (2-44). Plus RG est leve, plus le dv/dt est faible, la commutation sera alors plus douce
mais dissipative. De mme, plus ICH augmente, plus le dv/dt diminue. A lamorage, nous lavons vu,
lexpression (2-44) reste vraie quelle que soit RG. Le canal est le sige d'un courant contrl et l'effet Miller. Il
est actif dans le processus de dv/dt. Au blocage (Figure 2-18 (b)), fort courant, on suit le modle gnral donn
par lexpression (2-44), mais ds que le courant ICH devient infrieur ICH_CRITIQUE alors la valeur du dv/dt nest
plus suffisante pour maintenir VGS polarise au-dessus du seuil VGTH. On bascule sur la droite orange,
indpendante de la valeur de RG. D'une manire gnrale, c'est le modle donnant le plus faible dv/dt qui sera
physiquement dominant et limitant la dynamique. C'est--dire le modle traduisant une limitation physique dans
le circuit : soit un trs faible courant de charge, soit une rsistance de grille produisant un gain de contre-raction
trop fort.
Finalement, partir dune exploitation des modles, on retrouve les deux cas extrmes mais courants de
commande des transistors de puissance :
62
Cas 1 : RG
0 ,
Dans ce cas, on ralise une attaque en tension de la grille, ce cas est ddi aux applications hautes
frquences. Le dv/dt au blocage ne dpend que du courant de la charge, il prsente donc une valeur variable en
mode onduleur. A l'oppos, le dv/dt l'amorage prsente une valeur impose par le gain (gfs) du transistor, trs
peu variable et de valeur bien plus leve qu'au blocage. Le comportement est trs fortement asymtrique dans
ce cas.
Cas 2 : RG de forte valeur et transconductance gfs forte ,
Dans ce cas on ralise une attaque en courant de la grille, ce cas est ddi aux applications basses
frquences et forte puissance. Dans ce cas les dv/dt sont limits par le driver et peu dpendants du point de
fonctionnement.
a)
b)
Figure 2-18 - dv/dt =f(ICH) pour plusieurs valeurs de RG lamorage (a) et au blocage (b)
2.4. Conclusion
Dans cette partie est prsent un rappel complet des mcanismes de la commutation lamorage et au
blocage partir dun exemple classique de cellule hacheur transistor MOSFET. La mise en quation de
chacune des squences a permis dtablir une modlisation analytique des pentes de commutations en tension et
en courant. A partir de cette modlisation, on comprend sur quel paramtre et dans quelle squence de la
commutation on doit agir pour la contrler, dans lobjectif dobtenir le meilleur compromis entre vitesse de
commutations et pertes de commutations. Dans la suite de ce chapitre, les prdictions mathmatiques issues du
modle analytique seront confrontes des rsultats de simulations. Les rsultats de simulation sont obtenus
partir dun modle comportemental de MOSFET recal sur des rsultats de mesures.
3. Caractrisation dun MOSFET SiC et mise en uvre dune stratgie de

commande passive de la commutation
Aprs avoir dvelopp un volet thorique sur la modlisation des dv/dt dans la partie prcdente, le travail
prsent dans cette partie poursuit un double objectif. Premirement, lacquisition du savoir-faire ncessaire
pour caractriser les commutations extrmement rapides des composants grand gap, en vue d'extraire les
nergies de commutation. Deuximement, tester de manire exprimentale les stratgies de commande passives,
afin dobtenir le meilleur compromis entre dv/dt et pertes. Cette tude a fait, entre autres, lobjet dune
publication la confrence PCIM en 2013 [63].
63
3.1. Prsentation du banc de caractrisation

3.1.1.Choix du composant
Le composant choisi est un MOSEFET SiC canal N de premire gnration, fabriqu par CREE, de
rfrence : CMF20120D. Situ sur le segment des composants grand gap (SiC) / moyenne tension il est mis en
concurrence avec des JFET SiC. Les JFET SiC sont la plupart du temps Normally-ON (gamme INFINEON entre
autres) ; parfois Normally OFF, mais SEMISOUTH le principal constructeur a cess son activit ; ou encore
Normally OFF hybride, JFET SiC + PMOS Si en source commune, ou encore JFET cascod un NMOS Si en
srie. Le composant cible (MOSFET Normally OFF) offre une grande simplicit dans la conception de son
driver par rapport la concurrence JFET.
Tableau 2-5 Valeurs maximales extraites de la datasheet @Tcase = 25C
Nom
Paramtre
Valeur
Unit
ID
Courant de drain continu
33
Courant de drain pic
78
VDS
Tension drain source
1200
RDS_ON
Rsistance drain source ltat ON
80
RG_INT
Rsistance interne de grille
Depuis ces travaux de caractrisation, le CMF20120D a t remplac dans le catalogue CREE par le
C2M0025120D (1200V / 90A / 25m ).
3.1.2. La maquette dessais
Introduction
Le composant a t caractris en configuration bras donduleur. Il est charg par une simple inductance
air fil de Litz bobine en deux couches de valeur LCH = 330H, alimente sous VDC = 600V (Figure 2-19). Les
interrupteurs de puissances sont et pilots en mode mono-coup selon la mthode dite de double impulsion par
une carte FPGA (puce XILINX XC95144XL). La Figure 2-20 donne les chronogrammes des signaux de
commandes ; t1 : charge du courant ICH, cette dure est rglable via une roue codeuse implante sur la carte
FPGA (Plage : 2,5s 58,5s par pas de 4s) ; t2 : maintien de ce courant (recirculation par le High-Side) ;
dbut de t3 : analyse de squence damorage ; fin de t3 : analyse de squence de blocage. La dure de la phase t1
et le courant commut sont lis par lquation (2-56). Lensemble de la squence t1 + t2 +t3 est de trs courte
dure (<80s), ainsi cette mthode impulsionnelle de caractrisation permet de saffranchir de tout management
thermique. Lquation (2-57) permet une estimation de lnergie emmagasine dans linductance de charge. En
considrant IMAX, obtenus partir de lexpression (2-56) avec t1 = tMAX = 58,5s ; on dduit EL = 1,8J.
1
.
2
(2-56)
(2-57)
Linstrumentation porte sur linterrupteur Low-Side, car celui-ci est rfrenc au potentiel du plan de masse
du montage et de la table, lequel est aussi reli la terre. La partie 3.1.3. Dtails les caractristiques techniques
des outils utiliss. Linductance de charge est cble de telle sorte que le composant Low-Side puisse tre
command l'amorage et au blocage lors des commutations (courant ICH algbriquement positif sur la figure).
Une photo du banc de test est propose sur la Figure 2-21. Cette partie est consacre la description dtaille du
banc dessai.
64
Figure 2-20 Chronogrammes idaux des signaux de

commandes des transistors High-Side et Low-Side et
tension/courant aux bornes du Low-Side
Figure 2-19 Bras donduleur MOSFET SiC
Figure 2-21 - Photo du banc dessais

Linductance de charge LCH
Il sagit dune inductance air, de capacit parasite ngligeable, qui va stocker lnergie ncessaire pour
fournir un courant pratiquement constant durant la phase de commutation de la cellule onduleur SiC. Le choix
dune inductance air permet de saffranchir des risques de saturation du noyau magntique. Le faible nombre
de couches et l'absence de noyau permet de rduire les capacits parasites du composant.
Le PCB de puissance
Pour rduire la surtension au blocage, qui peut-tre potentiellement importante du fait de la rapidit de
commutation, il est ncessaire de minimiser les inductances parasites des mailles. Les mailles considres
importantes dans le montage sont la maille de commutation (constitue de C, des transistors High-Side MHS,
65
Low-side MLS et du Shunt) ainsi que les deux mailles de commande (chacune constitue de la jonction grillesource du transistor, de lalimentation du driver et de la rsistance de grille RG). Pour cela, la carte de puissance
du circuit de caractrisation est :
dune part ralise sur un PCB double couche maximisant les surfaces de connexion places en
regard, pour former une maille de commutation de puissance faiblement rsistive ; prsentant une
surface de boucle minimale et prsentant un effet de compensation du champ propre li la
configuration particulire de circulation des courants ( linstar dun busbar). La face arrire est
utilise comme plan de masse et est relie la terre.
dautre part, compte tenu de la limitation deux couches, la longueur de la boucle forme par la
maille de commutation est minimise galement par une implantation judicieuse des composants.
Cela est vrai aussi bien pour la maille de commutation que pour les deux mailles de commande.
Une estimation de linductance parasite de maille de commutation est donne par la suite.
Les condensateurs de dcouplage C
Ils sont indispensables pour stabiliser la tension du bus continu durant les phases de commutations. On
utilise pour cela des condensateurs film polypropylne ou polyester faiblement inductif (de 10 20nH
maximum par botier). On peut encore diminuer cette inductance parasite unitaire en plaant plusieurs
condensateurs en parallle. On place en parallle trois rsistances damortissement R de 300k chacune (REQ =
100k ). Elle amortit les oscillations entre lalimentation, les condensateurs de dcouplage et linductance
parasite. Cette rsistance est choisie telle quelle puisse supporter la tension du bus (600V).
La carte driver
Une carte driver rapide base sur une isolation par optocoupleur et un buffer rapide (charge de 15nF en
50ns) large plage dalimentation a t dveloppe au Laboratoire. Son schma de principe est donn sur la
Figure 2-22. Le Tableau 2-6 rsume ses principales caractristiques. Enfin une photo est galement prsente sur
la Figure 2-23. Le signal issu du FPGA est mis en forme pour optimiser le fonctionnement de loptocoupleur par
une carte interface de commande assurant une attaque en signal bipolaire de la diode mettrice de
l'optocoupleur.
Figure 2-22 - Schmatique du driver

Prcautions
Afin de faire coexister le transistor de puissance avec les cblages et les alimentations, il faut une limitation
du rayonnement du cble de charge et du dv/dt par une connexion torsade ponctuelle en bord de carte. Par
66
ailleurs, des filtres de mode commun sur toutes les alimentations de puissance et auxiliaires sont ncessaires. Les
cartes drivers sont directement soudes sur la carte de puissance (sans broches) au plus prs des transistors. Ils
sont placs sur la face oppose celle du shunt de manire ne pas perturber les mesures.
Figure 2-23 - Photo de la carte driver vue de dessus (dimensions 2,9 x 1,9 cm)
Tableau 2-6 Caractristiques de la carte driver
Isolation
Driver
optocoupleur rapide
TLP715
Temps de propagation
250ns (max)
Isolation
10V/ns (min)
ampli Push-Pull
IXDN414
tdelayON + trise
30 + 22ns
tdelayOFF + tfall
31 + 20ns
Impdance de sortie
Carte globale
0,3 < ROUT < 0,5
Alimentation
4,5 35V
MAX
14A
PCB double couche
2,9 cm x 1,9 cm
RG
6,8 typ.
3.1.3.Linstrumentation
Une attention particulire a t porte sur le choix de la bande passante de l'oscilloscope, des sondes
passives et sur la compensation de toutes les imperfections de mesure pouvant fausser les mesures des nergies
de commutation. Cela comprend, la compensation capacitive des sondes par un attnuateur compens entre
celles-ci et l'oscilloscope, ladaptation d'impdance du capteur de courant ainsi que la compensation numrique
des temps de propagation des cbles au niveau de la mmoire de l'oscilloscope. Ce dernier point est
indispensable pour viter un cart temporel entre les sondes qui entranerait des erreurs importantes de mesure de
la puissance instantane et de lnergie avec des composants grand gap commutation ultra-rapide. Un soin
particulier a donc t apport sur la mise au point dune mthode de vrification prcise de la cohrence des
formes dondes obtenues et de lalignement des sondes entre-elles grce des points caractristiques (Figure
2-25).
Les temps de commutations sont de lordre de 10 20ns. Il faut sassurer que le temps de monte (trm) dun
appareil de mesure soit trs largement infrieur devant le temps de monte du signal (not trs pour signal rise
time). Le temps de monte dun appareil est li sa bande passante par la relation (2-58). Le Tableau 2-7 dresse
la liste des appareils dinstrumentations utiliss.
67
2,2
Tableau 2-7 Linstrumentation
0,35
(2-58)
Oscilloscope
Nom
Bande
passante
Fabricant
DPO
414B
Tektronix
1 GHz
TDS
31014
Tektronix
100
MHz
Frquence
dchantillonnage
Notation*
5,5 Gsamples/s
A
B
Shunt Coaxial 100m

Nom
Fabricant
SDN
41410
T&M
researchProducts
Cble coaxial
Bande
passante
Temps de
propagation
2 GHz
3,3 ns
Bande
passante
Temps de
propagation
Temps
de
monte
180 ps
Inductance
parasite
6,5 nH
Compensation
Notation*
Manuel
3A
Compensation
capacitive
Notation*
Sondes doscilloscope
Nom
Fabricant
Calibre en tension
TPP1000
Tektronix
1 GHz
5,3 ns
300 V
Automatique
1A
TPP0850
Tektronix
800
MHz
6,1 ns
1000 V
Automatique
2A
Tek
P6139A
Tektronix
10 MHz
300 V (sonde
auxiliaire)
1B
*Les Notations sont relier la Figure 2-24.
Figure 2-24 Schma du bras donduleur MOSFET SiC et son instrumentation. DUT en Low-side rfrenc la
terre; 1A, 2A et 3A : trois voies analogiques dun premier oscilloscope; 1B : une voie analogique dun second
oscilloscope (flottant).
Vrifications de lalignement temporelles des mesures
Les sondes de tension Tektronix (TPP1000 pour VGS et TPP0850 pour VDS) sont tout d'abord compenses
par un attnuateur capacitif intgr et pilot par l'oscilloscope. Les temps de propagation sont ensuite compenss
par la fonction Deskew galement intgre l'oscilloscope Tektronix. Ces deux premires tapes permettent
68
d'avoir des sondes de rfrence sur lesquelles les autres mesures seront alignes. La sonde permettant de mesurer
le courant ncessite, elle, une procdure particulire. Il s'agit d'une mesure basse tension (100mV/A) issue d'un
shunt coaxial et aselfique de 80cm de long. Lensemble, comprenant le corps de sonde et la connectique, reste
trs sensible aux perturbations lies aux commutations. Une transmission blinde et adapte 50 entre le shunt,
le cble coaxial et l'oscilloscope, est donc obligatoire. La compensation du temps de transmission de ce cble est
ralise en deux temps. Tout dabord partir de la valeur standard de 4,4ns/m ([64]), soit 3,52ns pour 80cm de
cble. Finalement, par lajustement manuel de l'alignement sur des points caractristiques de la
commutation (Figure 2-25) :
(a) Le courant commut l'amorage est align sur la chute de tension selfique parasite entre drain
et source.
(b) Les oscillations du courant et de la tension au blocage, sont mises en quadrature (le transistor
est quivalant une capacit COSS vue de ses bornes).
Nous obtenons une compensation finale de 3,6ns (200ps 500ps). L'erreur ainsi commise sur les
mesures de puissance instantane est de l'ordre de 2% sur une base de 20ns.
Amorage
di/dt
Dcalage de phase : /2
chute selfique
VDS
[100V/div]
ID
[10A/div]
ID
[10A/div]
VDS
[100V/div]
Blocage
a)
Figure 2-25 Exemple de vrification de lalignement des sondes sur une commutation de transistor JFET
associ une diode Schottky SiC (travaux antrieurs respectant la mme procdure [65])
3.1.4. Mthodologie
Figure 2-26 Dfinition des mesures

Cest aux deux extrmits de la squence 3 (Figure 2-20) que sont ralises les mesures damorage et de
blocage. Durant le dlai t3, le courant crot lgrement dans linductance de charge. Ce dlai doit tre le plus
court possible de manire atteindre un rgime tabli sur les formes d'ondes incluant les oscillations d'une part,
69
vitant un auto-chauffement significatif de la puce d'autre part. Ainsi, le courant commut lamorage du
transistor est lgrement infrieur au courant commut au blocage. Diffrents essais seront raliss, les
paramtres sont : le courant de charge, la rsistance extrieure de grille RG et une capacit grille drain externe
CGD_EXT.
Dfinitions des mesures de dv/dt, di/dt et nergie de commutation (ECOM)
La Figure 2-26 illustre la dfinition des mesures. Le di/dt et le dv/dt sont mesurs entre 10% et 90% des
grandeurs commutes. Lnergie de commutation est mesure directement loscilloscope grce la voie
Math o lon affiche lintgrale du produit ID(t)x VDS(t). Aprs un post-traitement des donnes, prenant en
compte lnergie ractive (prcisions par la suite), on dduit les nergies actives de commutations damorage et
de blocage.
Remarque : Larticle [66] propose une mthode alternative de mesure des pertes par commutation. La
mthode prsente, dite mthode dopposition , est une mthode globale, qui mesure les pertes totales sans
faire appel la mesure des formes d'ondes. Ainsi, elle ne permet pas d'extraire les dv/dt, di/dt et temps de
commutation de manire directe.
Energie ractive, facteur de correction
Lorsque lon utilise une mthode de mesure graphique pour les nergies de commutation, on mesure un
ensemble dnergie active et ractive. La Figure 2-6 (page 51) montre un bilan des courants circulants au sein du
transistor. Cest le courant ID qui est mesur. A lamorage, il existe un courant de dcharge des capacits COSS
(transistor) qui est non mesur et qui transite dans le canal (IGD et ISD >0A). Il sagit donc dun terme absent lors
de la mesure ajouter au bilan nergtique. Au blocage, l'inverse, le courant de charge de ces capacits est
mesur alors quil ne circule pas dans le canal (IGD et ISD <0A, Figure 2-11, page 54). Il sagit dun terme additif
retrancher afin de ne considrer que le terme relatif lnergie active.
On prend en compte dans le calcul dECOM (nergie lors dune commutation que doit supporter le
transistor), les courants circulant dans le canal uniquement. ID est le courant mesur dans le shunt aselfique
reprsentatif du courant drain du transistor, ICANAL courant circulant dans le canal et ICEQ la somme des courants
circulant dans les capacits dont une des deux lectrodes est relie au drain du transistor (capacit totale
quivalente note CEQ), on peut rsumer :
A lamorage, on mesure seulement le courant ID = ICANAL - ICEQ alors que les courants ICEQ
circulent dans le canal : ICANAL = ID + ICEQ. Il faut donc ajouter la valeur nergtique ractive
associe la prsence de CEQ la grandeur nergtique mesure pour obtenir ECOM.
Au blocage, on mesure ID = ICANAL + ICEQ, mais ces courants de charge de capacit ne circulent pas
dans le canal : ICANAL = ID - ICEQ. Il faut alors retrancher la valeur nergtique ractive associe la
prsence de CEQ la grandeur nergtique mesure pour obtenir ECOM.
De manire gnrale, suivant les cas tudis, en configuration hacheur ou onduleur, avec ou sans diode
cble en parallle, la valeur de la capacit totale, nomme CEQ, ne sera pas la mme. Dans notre tude, nous
resterons en configuration onduleur, sans diode cble en parallle, donc CEQ = COSS. Cependant, dans la partie 0,
nous nous intresserons limpact de lajout dune capacit grille drain externe, note CGD_EXT, sur les
commutations. Ainsi, la valeur de CEQ doit tre recalcule telle que : CEQ = COSS + CGD_EXT. Le Tableau 2-8
donne les valeurs des capacits mises en jeu et de lnergie ractive associe dans notre tude et numre les
diffrents cas possibles. Lnergie ractive est donne par lquation (2-59). Conformment au Tableau 2-8, la
valeur minimale du terme correctif considrer est de 74J pour VDC = 600V.
70
Tableau 2-8 - Rcapitulatif des cas possibles
1
.
2
(2-59)
Cas
Valeur CEQ
EREACTIF
COSS seul
412pF
74,1J
COSS et CGD_EXT
CMIN = 434pF
CMAX = 512pF
EMIN = 78,1J
EMAX = 92,2J
3.2. Caractrisation dynamique du composant CMF20120D

Dans cette partie sont prsents les rsultats de la campagne de caractrisation dynamique. Tout dabord,
les rsultats simples RG = 6,8 (valeur nominale datasheet garantissant un bon compromis vitesse /
amortissement) pour deux points de fonctionnement :
1) Faible courant de charge (amorage : ICH = 5,5A ; blocage : ICH = 8A).
2) Fort courant (amorage : ICH = 52A ; blocage : ICH = 55A).
Ensuite, nous tudierons limpact des variations de RG sur les commutations. Pour chaque cas, on relve le
dv/dt (V/ns), le di/dt (A/ns) et lnergie de commutation (ECOM en J) tenant compte du terme correctif.
3.2.1. Caractrisation RG fixe
Le schma quivalent de commutation est prsent sur la Figure 2-27. En considrant le cas dun courant
ICH toujours positif (ICH > 0A), quand le transistor Low-Side commute ( lamorage ou au blocage), le
transistor High-Side est bloqu. Il est vu par le Low-Side comme une diode prsentant une capacit COSS
reprsentative de la mise en parallle des capacits CGS et CDS.
La Figure 2-28 et la Figure 2-29 montrent le comportement de la cellule, respectivement lamorage et au
blocage, dans le cas dun courant de charge ICH de faible valeur. Comme nous l'avons montr d'un point de vue
thorique dans le chapitre 2.3.3, le cas faible courant est celui qui prsente le plus fort dv/dt lamorage
(20,6 V/ns, Figure 2-28). Ltiquette 1 repre une zone de recouvrement antrieur au dv/dt due la jonction
PN de la diode de corps du MOSFET SiC High-Side. Ltiquette 2 , quant elle, repre un second
phnomne de recouvrement, li lui, au dv/dt. Il reprsente la contribution du courant de charge capacitif
travers la capacit COSS totale vue. Enfin, on mesure une frquence doscillation : fOSC = 62,5MHz.
Au blocage, le cas faible courant nous permet dobserver le mode Effet Miller Inactif (Figure 2-29).
Il sagit du plus faible dv/dt (9,7 V/ns). Ltiquette 1 permet dobserver que le dv/dt se produit VGS < VGTH,
c'est--dire avec un canal non form. De ce fait, la commutation en courant est rgit par un pont diviseur
capacitif form par les capacits COSS des transistors High-Side et Low-Side. Le courant commute suivant une
forme en marche descalier avec un palier ICHARGE/2 quand les transistors sont parfaitement appair
(tiquette 2 ). Grace ces formes dondes on peut, partir de lapplication numrique (2-60), dduire une
valeur approche de COSS = 412pF (valeur datasheet : 120 pF). Finalement partir de fOSC et de COSS on peut
dduire la valeur de linductance parasite prsente dans la maille de commutation LP = 15,7nH (quation
(2-61)).
La Figure 2-30 et la Figure 2-31 montrent le comportement de la cellule respectivement lamorage et au
blocage, dans le cas dun courant de charge ICH de forte valeur. Le cas fort courant est le rgime du plus
faible dv/dt lamorage (12,8 V/ns, Figure 2-30) et du plus fort dv/dt au blocage (23,1 V/ns Figure 2-31). A
lamorage ltiquette 1 met en vidence la chute de tension selfique sur VDS li au di/dt et ltiquette 2
reprend les zones de recouvrement observes sur la Figure 2-28. Le blocage est cette fois classique, VGS>VGTH
durant le dv/dt (tiquette 1 ), lEffet Miller est actif .
71
3.2.2. Caractrisation RG variable

On modifie maintenant la valeur de la rsistance de grille afin dinfluencer le comportement des
commutations. Il faut prendre en compte dans cette tude linfluence significative du comportement rsistif de
laccs entre le contact de grille du botier du composant et llectrode de grille interne (RG_INT = 5 ). Les
rsultats de la caractrisation des squences damorage et de blocage faible et fort courant sont prsents sur
la Figure 2-32 (dv/dt), la Figure 2-33 (di/dt) et la Figure 2-34 (ECOM).
=
4.
2.
.
2.
= 412
= 15,7
(2-55)
(2-60)
(2-61)
Figure 2-27 - Schma quivalent du montage lors des

commutations (cas ICH > 0A).
Figure 2-28 Amorage, 600V/5,5A
Figure 2-29 Blocage, 600V/8A. Observation de

lEffet Miller Inactif
Figure 2-30 Amorage, 600V/52 A
Figure 2-31 Blocage, 600V/55A
72
a)Amorage
b) Blocage
Figure 2-32 dv/dt fonction du courant de charge. Paramtre : RG.
a) Amorage
b) Blocage
Figure 2-33 di/dt fonction du courant de charge. Paramtre : RG.
a) Amorage
b) Blocage
Figure 2-34 ECOM fonction du courant de charge. Paramtre : RG.
73
A lamorage, quel que soit le courant de charge, leffet Miller est actif. Ainsi, laugmentation de la valeur
de RG permet de rduire les valeurs des dv/dt (Figure 2-32 a) et des di/dt (Figure 2-33 a). Les sens de variation
sont conformes aux expressions mathmatiques obtenues dans la partie 2. Le ralentissement des commutations se
fait au prix dune augmentation de lnergie de commutation (Figure 2-34 a). Par exemple, dans le cas dun plus
fort courant de charge, RG_TOTAL (RG + RG_INT) volue entre 6 et 14,1 (facteur 2,3) et ECOM volue entre 1,9mJ
et 2,3mJ (facteur 1,2). A titre de comparaison, la datasheet donne RG = 6,8 , VDC = 800V et ICH = 20A : EON =
530J.
Au blocage, le mode de commutation (Effet Miller actif ou inactif) dpend de la valeur du courant de charge. A
faible courant de charge, on observe leffet Miller passif (dv/dt Figure 2-32 b, di/dt Figure 2-33 b et ECOM Figure
2-34 b). Dans ce mode, il apparat clairement que la valeur de la rsistance de grille ninfluence pas la valeur des
pentes des commutations. A loppos, fort courant commut, nous sommes en rgime deffet Miller actif.
Ainsi, comme lamorage, RG permet de contrler les d./dt au prix dune augmentation de lnergie de
commutation. Exemple dans le cas du plus fort courant de charge, toujours pour une variation de RG_TOTAL dans
un facteur 2,3 ; ECOM volue entre 367J et 630J soit un facteur 1,7. Toutes ces mesures confirment bien les
tendances mises en vidences lors de l'tude thorique et la modlisation dans la partie 2. A titre de comparaison,
la datasheet donne RG = 6,8 , VDC = 800V et ICH = 20A : EOFF = 320J.
3.3. Caractrisation dynamique CGD variable : contrle passif des dv/dt

Dans cette partie, nous allons observer leffet des variations de CGD_EXT sur les commutations. Ensuite, nous
comparons cet effet avec celui li aux variations de RG. Les rsultats seront prsents sous la forme
dv/dt =f(ECOM) pour mettre en avant lexistence dun rglage optimum des composants passifs externes dans le
but dobtenir le meilleur compromis possible entre vitesse de commutation et pertes.
Choix des capacits
La capacit CGD interne est donne par la datasheet du composant : CRSS = 13pF. On choisit comme plage
de variation pour CGD_EXT : {22pF ; 47pF ; 100pF}. En pratique, on a observ qu 10pF, CGD_EXT avait trop peu
dinfluence et qu 220pF la capacit, physiquement dun encombrement plus grand, devenait difficile placer
au plus prs du botier et prsentait un comportement trop selfique pour les transitoires considrs. Le Tableau
2-9 donne le dtail de ces capacits.
Tableau 2-9 Caractristiques des capacits
Valeur
Tension
Tolrance
Type
Marque
22pF
1000V
20%
cramique
Vishay
47pF, 100pF
3000V
5%
cramique
Vishay
Implantation de CGD_EXT
La capacit CGD_EXT est soude directement sur les broches drain et grille comme lillustrent le schma de la
Figure 2-35 et la photo Figure 2-36.
Figure 2-35- Ajout de CGD_EXT
Figure 2-36 Photo de la capacit CGD_EXT soude
74
3.3.1. Oscillogrammes
On observe leffet de CGD_EXT lamorage (Figure 2-37) et au blocage (Figure 2-38) dans les cas respectifs
de plus fort dv/dt. A lamorage, le dv/dt est divis par 2,2 alors que le di/dt n'est impact que dans un rapport
1,1. Dans le cas blocage , le dv/dt est rduit dans un rapport 1,7 alors que le di/dt ne varie quasiment pas
(<0,5%) (Tableau 2-10). Ces rsultats permettent de valider leffet slectif de lajout dune capacit externe
pour limiter les dv/dt. Le lger couplage qui existe malgr tout entre dv/dt et di/dt provient de la contribution de
CGD CISS durant la squence du di/dt. En effet, lhypothse CISS = CGS pendant le di/dt nest plus vrifie pour
le cas dun CGD_EXT lev. Cest pourquoi on relve de lgres diminutions du di/dt suite lajout dune capacit
CGD_EXT.
Tableau 2-10 - Variation des d./dt suite lajout de CGD_EXT
dv/dt sans CGD_EXT (V/ns)
20,6
23,1
dv/dt avec CGD_EXT (V/ns)

9,5
13,7
Rapport de variation
2,2
1,7
di/dt sans CGD_EXT (A/ns)

1,2
0,85
di/dt avec CGD_EXT (A/ns)

1,1
0,85
Rapport de variation
1,1
1
Figure 2-37 - Amorage, 600V/5,5A. Effet de CGD_EXT
Figure 2-38 - Blocage, 600V/55A. Effet de CGD_EXT
3.3.2. Synthse des rsultats

Dans le chapitre 1 nous avons mis en vidence que l'tude du compromis rapidit de commutation pertes
est lun des enjeux premier des convertisseurs statiques composants grand gap. Il se traduit lectriquement
comme le compromis entre rapidit de commutation (d./dt) et nergies de commutation (ECOM). En faisant varier
la rsistance externe RG, les d./dt diminuent et ECOM augmente. Cependant, cette variation nest pas linaire. On
peut ainsi obtenir un point reprsentatif dun compromis vitesse/pertes (Figure 2-39).
Figure 2-39 Comportement Vitesse de commutation / Pertes : recherche dun compromis

75
Pour apprhender ce compromis partir des rsultats de la campagne de caractrisation dynamique sur le
MOSFET SiC, nous allons observer les rsultats de mesures des dv/dt en fonction des nergies de commutation,
dans les cas des squences damorage ou de blocage et pour les cas de rglages par RG ou CGD_EXT. Ces rsultats
sont montrs sur la Figure 2-40.
En comparant les courbes relatives aux variations du paramtre RG ou CGD_EXT ( RG = 6,8 ), on observe
une nouvelle fois leffet slectif de CGD_EXT. Cest dans le cas (a), amorage ICH = 5,5A (rgime de fort dv/dt
car courant faible), que le rsultat est le plus probant. La courbe en bleue ciel (variation de CGD_EXT) passe
sous la courbe bleue (variation de RG) indiquant qu dv/dt donn la commutation gnre moins de pertes. En
considrant la projection en trait pointill rouge, dv/dt donne on gagne 31% sur l'nergie de commutation ;
nergie donne, le dv/dt est rduit de 47%. Dans le cas (c), amorage ICH = 52A (rgime de faible dv/dt), dv/dt
donne, on gagne 12% sur l'nergie de commutation ; nergie donne, le dv/dt est rduit de 20%. Dans le cas
(d), blocage ICH = 55A, dv/dt donne, on gagne 22% sur l'nergie de commutation ; nergie donne, le dv/dt
est rduit de 28%.
Finalement, le cas (b), blocage ICH = 8A, reprsente un cas de blocage Effet Miller Inactif . Les
commutations sont trs lentes et gnrent ainsi peu de pertes (thoriquement nulles). Le dv/dt est indpendant de
RG, cependant il diminue lgrement avec laugmentation de CGD_EXT qui apporte une contribution COSS.
a)
b)
c)
d)
Figure 2-40 Bilan : Vitesse de commutation en fonction des Pertes : cas RG variable et CGD_EXT variable.
76
Remarques :
1) ECOM = ECOM_MESURE CEQ x VDC suivant les cas amorage ou blocage. Les valeurs de CEQ sont
consulter dans le Tableau 2-8 (page 71).
2) Au blocage, dans le cas illustr par la Figure b) Effet Miller Inactif , la commutation se fait en
labsence de canal, ainsi on devrait retomber sur ECOM = 0J. La trs faible nergie mesure (<40J)
reprsente notre imprcision de mesure.
3.4. Application du modle analytique de dv/dt

Cette section reprsente une utilisation directe des rsultats tablis dans la partie 2 et prcdemment dans la
partie 3. Une analyse fine des rsultats de mesures, base sur les quations tablis par le modle analytique de
dv/dt, permet de recaler les paramtres dun modle quivalant au premier ordre dun transistor MOSFET de
puissance linaris (cf. Figure 2-41, [63] et [67]). Dans le modle propos, tous les paramtres ont des valeurs
constantes. VGTH, gfs et CGS sont extraits directement de la datasheet dans un premier temps alors que CGD et CDS
sont eux recals partir de la mesure et du modle analytique de dv/dt. Ce modle, est insr dans un circuit de
simulation PSIM dans une configuration bras donduleur (cf. Figure 2-42). Les rsultats issus de ces simulations,
trs simples dans leur mise en uvre, seront ensuite compars aux relevs exprimentaux (paragraphe 3.4.1) ;
tre capable de prdterminer les valeurs des dv/dt permet den dduire une estimation du rayonnement
lectromagntique de notre circuit et ainsi de ses besoins en filtrage (paragraphe3.4.2).
Figure 2-41 - Modle comportemental 1er ordre de

transistor MOSFET de puissance
Figure 2-42 Bras donduleur simple pour ltude

des dv/dt
1) Recalage de COSS
Au blocage, faible courant de charge, le dv/dt est sa valeur minimale (temps de commutation de la
tension maximum), le courant de canal est nul et seul le courant de charge conditionne le dv/dt. D'aprs la
Figure 2-29 et lquation (2-60) on a dduit : COSS = 412pF.
2) Recalage de CRSS
A l'amorage, faible courant de charge, le dv/dt est sa valeur maximale (temps de commutation de la
tension minimum). Le dv/dt est conditionn par le courant de canal et le courant de charge. D'aprs lexpression
du issus du Tableau 2-4, on trouve grce une application numrique partir des donnes de : CGD = 49pF et
donc CDS = 377pF.
3.4.1. dv/dt versus ICH @RG
La Figure 2-43 prsente le rsultat de la comparaison entre mesure et simulation lamorage (Figure a,
Effet Miller toujours Actif) et au blocage (Figure b, Effet Miller Actif et Inactif). En traits bleus sont traces les
courbes issues des simulations auxquelles on superpose les points de mesures en forme de couleur. On peut
conclure une trs bonne superposition des points sur les courbes. Ce rsultat est dautant plus remarquable
quand on le place en regard de la simplicit du modle utilis.
77
3.4.2. Dtermination des frquences de cassures des enveloppes spectrales

Dans le cas dune commutation idalise, c'est--dire une commutation o toutes les capacits sont de
valeur constante et le gain de transconductance est constant, la forme de commutation est trapzodale (cf. Figure
2-44, simulation PSIM dans les conditions du paragraphe prcdent). Dans ces conditions, lenveloppe spectrale
est compose dune pente -20dB/dcade puis -40dB/dcade partir dune frquence de cassure note fcassure. La
frquence de cassure du spectre VDS(f) peut sexprimer en fonction des temps de monts lamorage et au
blocage et sapproxime suivant lexpression (2-62). En faisant intervenir les pentes de commutations de mise
ON et de mise OFF, on peut la rcrire (2-62) suivant lexpression (2-63). La Figure 2-45 montre le spectre de
VDS(f) issu des simulations prcdentes. On en dduit une estimation des frquences de cassures. Le Tableau
2-11 montre que dans cet exemple, partir des dv/dt, on peut prvoir les frquences de cassure avec une erreur
relative de 10% maximum.
a) Amorage
b) Blocage
Figure 2-43- Comparaison simulation / mesure du dv/dt vs courant commut. Les valeurs indiqu sont celles de
RG, rappel RGTOTAL = RG + RG_INT (5 ). Valeurs des paramtres recals : VGTH = 9V, gfs = 9,2A/V, COSS =
412pF, CGD = 49pF.
.
+
(2-62)
2 .
(2-63)
Tableau 2-11 - Comparaison simulation vs modle mathmatique

ICH
[A]
dv/dt ON
[V/ns]
dv/dt OFF
[V/ns]
fcassure value en simulation

[MHz]
fcassure issue des modles

[MHz]
5,5
18,7
6,1
6,6
55
8,7
27,3
9,5
78
TON
TOFF
a) Amorage
b) Blocage
Figure 2-44 Commutations de forme trapzodale, fort et faible courant de charge pour RG= 6,8 .
Figure 2-45 Observation du spectre VDS(f) fort courant de charge (noir) et faible courant de charge
(grenat)
3.5. Conclusion
Cette partie a reprsent un temps fort du travail de thse. Elle a permis de mettre au point un
environnement de travail ddi aux composants grand gap, c'est--dire spcifique aux commutations extrmes.
Cet environnement comprend, entre autres, la mise au point dun banc de caractrisation, dun driver rapide, et
dune mthodologie de mesure prcise pour la mesure des nergies de commutation.
Cette partie a galement permis une premire vrification pratique de ltude thorique des commutations
prsente dans la partie 2. Toujours en exploitant les quations tablies dans la partie 2, nous avons compar
dun point de vue compromis rapidit versus pertes, deux mthodes de contrle passif de commutation
(variations de RG versus variations de CGD_EXT).
Finalement, on tablit un modle quivalant au premier ordre dun transistor MOSFET, recal partir des
mesures et du modle analytique. Ce modle offre des rsultats rellement satisfaisants, les comparaisons
prsentes sur la Figure 2-43 montrent que les points de mesure et les points simuls sont quasiment superposs.
Les rsultats sont aussi satisfaisants lamorage quau blocage, dans le cas Effet Miller Actif que dans le cas
Effet Miller Inactif. En conclusion, une modlisation analytique des dv/dt, sur toute la gamme possible, est un
moyen intressant destimer lallure du spectre VDS(f) et ainsi de prdterminer les filtres EMI.
79
4. Commande active des commutations : prsentation dune boucle de

contrle du di/dt
La rapidit de commutation est une des caractristiques principales des composants grand gap. Aprs
nous tre intress la modlisation fine, ainsi quau contrle passif des dv/dt, dans cette partie le travail porte
maintenant sur les di/dt. Durant la campagne de caractrisation du MOSFET SiC CMF20120D, nous avons
relev des di/dt extrmes (jusqu 2,8A/ns maximum). De telles commutations en courant provoquent des
surtensions (VL = L x di/dt), lies la prsence des inductances parasites du montage, pouvant tre destructrices
au blocage des composants. Ainsi, pour une inductance de cblage donne, il devient ds lors important de
pouvoir, au mieux asservir, au pire limiter le di/dt. Une gestion du di/dt peut galement tre un degr de libert
intressant pour parvenir rpartir de faon homogne les courants de puces paralllises drivers spars lors
de commutations.
Dans cette partie, une boucle dasservissement du di/dt est prsente dun point de vue thorique sur le cas
amorage command . Des rsultats de simulation sous PSPICE permettront la validation, sur le principe, de
ce dispositif. Les cas concernant une commutation commande de blocage, ainsi que le comportement face une
commutation spontane (cas bras donduleur) seront tudis en dtail dans le chapitre 3.
Il est bien connu que linductance de source ralise une contre-raction naturelle (de type contre-raction
srie) ralentissant lamorage du composant (dtaille par la suite). Le principe de la boucle dasservissement
prsente par la suite est synthtis par le schma bloc de la Figure 2-46. Il consiste mesurer la tension VL qui
apparat aux bornes de linductance de source lors dune variation du courant drain pour ragir sur la commande
de grille afin den contrler sa valeur via un OTA (Operational Transimpedance Amplifier). De ce fait, on
contrlera la valeur du di/dt lors de la commutation. La difficult principale dun tel asservissement rside dans
la ncessit dobtenir un circuit de contrle extrmement rapide. Un circuit lmentaire (peu de composants),
proximit du le composant, va donc tre tudi et valid en simulation. Son schma bloc de principe est
reprsent sur la Figure 2-47.
Figure 2-47 Schma bloc de principe de la boucle

dasservissement rapide utilisant un simple
transistor .
Figure 2-46- Schma bloc de principe de la boucle

dasservissement utilisant un OTA .
4.1. Contexte
4.1.1. Modle PSPICE du MOSFET SiC
Le sous-circuit modlisant le transistor CMF20120D issue des librairies CREE est reprsent sur la Figure
2-48. A partir du circuit de simulation de la Figure 2-49, reprsentant le banc de test utilis pour les
caractrisations, on recale les paramtres du modle afin de faire correspondre les rsultats de simulations avec
ceux issus des mesures. Par ailleurs, on fait voluer le modle en rglant la rsistance de grille interne 0,5 . En
consquence, elle est considre comme ngligeable et permet un accs la tension grille-source relle
(ncessaire pour avoir accs la tension VGS vraie en simulation). On conserve RG_TOTAL =RG_INT + RG =
11,8 . On externalise galement linductance daccs la source (LS) pour avoir accs la tension ses bornes
80
(note VL). Le couple LS1 RS1 (interne au modle) est rgle 70pH 10m
vis des composants parasites placs volontairement lextrieur du modle.
Figure 2-48- schma interne du modle du

CMF20120D
pour le rendre ngligeable vis--
Figure 2-49 Circuit de simulation
Les rsultats de simulation obtenus sont prsents sur la Figure 2-50. Ils sont superposs en couleur bleue
sur les oscillogrammes de mesures pour permettre la comparaison. Le modle ainsi recal prouve sa robustesse
vis--vis des tests sur les 4 cas typiques : amorage fort courant (a), blocage fort courant commut (b),
amorage faible courant commut (c) et blocage faible courant commut (d, cas Effet Miller Inactif). Sur la
Figure c, on note que le dpassement de courant simul est plus important que le dpassement de courant
mesur. Lerreur relative sur le dpassement de courant est de 25% ; cependant, la modlisation du di/dt, est
lobjet de ltude, reste trs bonne (erreur infrieur 20%).
a)Amorage 600V/52A
b) Blocage 600V/55A
c) Amorage 600V/5,5A
d) Blocage 600V/8A
Figure 2-50 Comparaisons simulation / mesure
4.1.2. Contre raction naturelle lie linductance de source
En se rfrant la Figure 2-51, il apparat clairement que plus linductance de source LS est grande, plus la
chute de tension VL = LS x dID/dt prsente aux bornes de linductance est grande. VGS, la tension de commandes
du transistor MLS, est ainsi rduite et la commutation est ralentie.
La mise en quation de la Figure 2-51, partir de lquation (2-20), permet dobtenir une expression
rduite liant la variation temporelle du courant du drain durant la squence damorage en fonction des diverses
81
grandeurs du montage (quation (2-64)). Dans cette expression, on suppose que durant la transition du courant,
la tension VGS est peu variante, proche de VGTH ainsi que le courant de grille IG qui lui est li. Ainsi, pour une
valeur dinductance faible, le di/dt est limit par la valeur du courant de charge de la grille. Et pour une valeur
dinductance forte, la limitation est donne principalement par leffet inductif.
Figure 2-52 Simulation amorage : laugmentation

de LS, entraine une diminution du di/dt.
Figure 2-51 -Contre-raction naturelle lie Ls
Conclusion, la chute de tension selfique entrane un phnomne de freinage slectif de la squence de di/dt
du transistor. On remarque que ce phnomne est dual celui qui a t prsent dans le paragraphe prcdent sur
le dv/dt par l'ajout d'une capacit externe CGD_EXT. Il est illustr sur la Figure 2-52. Il sagit du rsultat dun
amorage command issu du circuit de simulation Figure 2-49 sous les conditions VDC = 600V et ICH = 30A.
=
.(
(2-64)
4.2. Prsentation de la boucle dasservissement

4.2.1. Principe
La Figure 2-53 montre le schma de principe du circuit retenu pour raliser lasservissement du di/dt lors
dune commutation damorage du transistor. On peut rsumer son principe de fonctionnement de la faon
suivante :
a)
b)
Le di/dt positif lors de la squence damorage (accroissement du courant drain) provoque une
chute de tension selfique positive VL aux bornes de LS.
Cette tension VL active le MOSFET de contrle M1. Celui-ci dtourne un courant ICTRL entranant
une diminution matrise du courant de grille IG, soit in fine un ralentissement de lamorage. Il est
important de noter que ce transistor est plac au plus prs de la grille de manire activer une
contre-raction courte et bien plus rapide que ce qui pourrait tre imagine par une contreraction l'entre du buffer du driver. On peut ainsi esprer obtenir une contre-raction
suffisamment rapide pour le contrle de la commutation.
Notations :
IDRV est le courant fourni par le driver, IG le courant entrant dans la grille du transistor de puissance MLS,
ICTRL le courant dtourn par le MOSFET de contrle M1 et ID est le courant Drain du transistor de puisance.
MLS est le transistor de puissance MOSFET SiC CMF20120D. Sa transconductance est not gfs.
M1 est le transistor de contrle. En simulation, on a accs aux paramtres W et L afin de pouvoir grer son
gain de transconductance not gm. W (largeur) et L (longueur) sont les dimensions gomtriques du canal.
VDRV est le potentiel en sortie du buffer (+22V durant lamorage), VG est le potentiel de grille de MLS (VG =
VGS + VL), VL est le potentiel grille - source de M1 ainsi que la tension prsente aux bornes de LS.
82
Figure 2-53 - Boucle dasservissement du di/dt lors dune squence damorage.

4.2.2. Equations du circuit Etude quasi-statique
On pose les quations rgissant le fonctionnement du circuit Figure 2-53 pendant la squence damorage
durant la phase daccroissement du courant. A partir des quations (2-20), (2-65), (2-66), (2-67) et (2-68) du
circuit, on exprime VL en fonction des autres lments du circuit (2-71). On suppose ici, galement que la tension
VGS est peu variante, proche de VGTH, ainsi que le courant IDRV qui lui est li. Note : en toute rigueur VGTH < VGS <
VGSP.
(2-20)
(2-65)
=
=
.
.
=
=
(2-66)
=
.
.
+
(2-67)
(
(2-68)
(2-69)
.(
(2-70)
)
(2-71)
Lquation (2-71) montre que dans cette configuration, la tension VL, qui est proportionnelle au di/dt que
lon souhaite contrler, est maintenant fonction du courant ICTRL retranch au courant IDRV par le transistor M1.
83
Lquation ne contient donc quune seule variable de contrle du di/dt : ICTRL. On valide le bon fonctionnement
de notre systme sur le principe : plus ICTRL sera grand, plus le di/dt sera faible. Il sagit de la fonction de
transfert directe de notre boucle dasservissement : VL=f(ICTRL).
Exprimons maintenant la dpendance dICTRL en fonction de la tension VL. Il sagit de la fonction de
transfert ID=f(VGS) du transistor M1 qui est donne par lquation (2-72) ; le degr de libert pour rgler ICTRL un
VL donn est, pour une technologie donne, le W du transistor de contrle. Cette expression reprsente la boucle
de retour dans notre dispositif dasservissement (cf. Figure 2-47) :
Pour VL < VGTH, aucune limitation du di/dt nintervient,
Pour VL VGTH, une rduction du courant de charge de la grille occasionne par lapparition du
courant ICTRL (damplitude rglable par le facteur), intervient et impose la limite du di/dt dsire.
Finalement, partir des expressions (2-71) et (2-72), une valeur de en fonction de la tension VL peut tre
dduite (voir quation (2-74)). Ou rcris de manire dtaill sous la forme (2-75), on exprime W en fonction
dun di/dt cibl, not di/dtCIBLE.
0.COX
= 2.
.
.
)
.
(2-72)
(2-73)
100 A/V (MOS N)
0.COX
= 2.
30 A/V (MOS P)
.
+
.
+
.
.
.
.
.
.
( .
(2-74)
)
)
(2-75)
4.3. Etude Frquentielle

Tout dabord, nous allons chercher tablir lexpression de la fonction de transfert directe
|Z(p)|=VL(p)/ICTRL(p), note FTD (se rfrer la Figure 2-47). Pour cela on va partir dune modlisation
quivalente petit signal du circuit de la boucle de contrle du di/dt durant la squence de di/dt damorage. Une
premire modlisation simple nous permettra dtablir FTD1. Une seconde approche, plus prcise, nous
permettra dtablir une FTD2 sapprochant au plus prs du comportement du transistor de puissance
CMF20120D.
Ensuite, nous tudierons les conditions de stabilit de la boucle de contrle du di/dt. Finalement, dans la
partie suivante (4.4), on validera par un exemple le bon fonctionnement de la boucle de contrle du di/dt.
4.3.1. Etablissement de la fonction de transfert directe
Premire modlisation
La Figure 2-54 reprsente un schma quivalent petit signal pour ltude de la boucle de contrle du di/dt
durant la squence de di/dt damorage. Le transistor de puissance MLS est modlis par une source de courant
contrle en tension et une capacit parasite CGS. La fonction de transfert de la source de courant contrle en
tension fournit lexpression donne par (2-76). Dans un premier temps, dans un souci de simplification, on ne
prend pas en compte CDS et CGD. Ce raccourci est lgitime compte tenu des expressions tablies dans la partie 2
durant la squence de di/dt.
84
On considre en entre une excitation du circuit par un courant ICTRL et on mesure le rsultat sur la tension
de sortie VL (image du di/dt). La fonction de transfert directe du schma de la Figure 2-54 (FTD1) dans le
domaine de Laplace est donne en (2-77) et peut se mettre sous la forme (2-78). Le diagramme de Bode est
donn sur la Figure 2-55. On repre les diffrents lments de la FTD1 (dtaill dans le Tableau 2-12). La
dcomposition de la FTD1 nous permet de comprendre linfluence de chacun des paramtres.
ID = gfs. VGS
( )
=
( )
1+
( )
( )
1+
Tableau 2-12 Dtails de la FTD
.
.
2
+
(2-76)
.
+
.
1+
1+
. 1+
.
.
(2-77)
.
Gain de plateau
gfs x LS.p
Drivateur
Zro dordre 1 (plateau puis cassure)
Fonction du deuxime ordre (Prsence de 2 ples)
(RG.CGS gfs.LS)p LS.CGS.p

2
(2-78)
RG
(cGS/gfs).p
1+
. 1+
Forme 1
Forme 2
avec
4
.
Figure 2-54 Schma de simulation pour analyse petit signal (tude frquentielle) de la boucle de limitation
du di/dt. Les polarisations reprsentent les tensions moyennes prsentes dans la squence du di/dt damorage.
85
a)
b)
Figure 2-55- Diagrammes de Bode de la fonction de transfert directe VL(p)/ICTRL(p). (a)dtail de la contribution
des ples et zros; (b) Diagramme rsultant module et phase.
On compare dsormais le diagramme de Bode de la FTD1 avec le diagramme de Bode obtenu avec le
modle de simulation du constructeur du CMF20120D (circuit quivalent petit signal donn par la Figure 2-56).
La Figure 2-57 montre que la premire modlisation est fidle en basse frquence et sur le plateau
(correspondant RG). Cependant une seconde modlisation, plus complte, est ncessaire pour modliser la
rsonance et la coupure haute frquence.
Figure 2-56 - Schma de simulation pour analyse

petit signal (tude frquentielle) de la boucle de
limitation du di/dt avec le modle de simulation du
CMF20120D du constructeur. Les polarisations
correspondent aux tensions dans la squence du di/dt
damorage.
Figure 2-57 Comparaison des diagrammes de Bode

issu des circuits de la Figure 2-54 (FTD1, orange) et
de la Figure 2-56 (CMF20120D, bleu).
86
Seconde modlisation, ajout de CDS et CGD

On souhaite maintenant prendre en considration linfluence des capacits CDS et CGD. On repart de la FTD1
exprime en (2-77) o lon remplace RG par ZG (mise en parallle de RG avec CGD) et LS par ZLS (mise en parallle
de CDS avec LS) pour obtenir lquation (2-79). Note : on facilite la lecture par un jeu de couleurs RG
ZG en
orange et LS
ZLS en bleu. On rcrit FTD2 sous la forme (2-80) faisant apparatre un drivateur et un zro au
numrateur ; ainsi quun polynme dordre 3 au dnominateur.
La simulation du schma quivalent de 2e version (cf. Figure 2-58) permet dobserver,
Premirement sur la Figure 2-59, les effets spars du numrateur (intgrateur puis 0, stabilisation
de la phase vers +180) et du dnominateur (pente dordre 1, rsonance puis pente dordre 3,
stabilisation de la phase vers -270).
Deuximement sur la Figure 2-60, la bonne modlisation du comportement du transistor
CMF20120D par la FTD2.
)
=
( ) 1+
1+
( )
=
( )
1+
+(
1+1+
1+
1+
. +1+
) + (
(2-79)
. .
. .
+
.
. 1+ .
(2-80)
Figure 2-58 - Schma de simulation pour analyse petit signal (tude frquentielle): 2e version. Les
polarisations correspondent aux tensions moyennes dans la squence du di/dt damorage.
87
Figure 2-59 Diagramme de Bode dcompos de la

FTD2 (2-80)
Figure 2-60 Diagramme de Bode comparatif

MOSFET SiC et FTD2
4.3.2. Etude de la stabilit de la boucle

En rgime petit signal, lorsque la tension VL est suprieure au seuil VGTH du transistor de contrle M1, on
peut reprsenter la fonction de transfert de retour par lexpression (2-81) en supposant VGTH invariant. Le terme
gm est reprsentatif de la transconductance du transistor M1 et sa valeur est tributaire du point dquilibre
considr (fonction de la tension VL rgule). On obtient ainsi la fonction de transfert en boucle ouverte FTBO
en multipliant les expressions (2-80) et (2-81) entre elles. Elle fait apparatre un gain de plateau gal gm.RG. La
Figure 2-61 illustre la boucle dasservissement, o Z(p) reprsente la fonction FTD2.
( )
=
( )
(2-81)
Figure 2-61 Illustration de la boucle

dasservissement
Figure 2-62 Diagramme de Bode de la fonction de

transfert en Boucle Ouverte
Ainsi, on tudie la marge de phase de la FTBO lorsque son gain est unitaire afin de dterminer si la stabilit
du montage est assure (cf. diagramme de Bode de la Figure 2-62). Comme la marge de phase est trop faible (<
45), on propose de stabiliser la boucle en venant couper la bande passante juste avant la rsonance observe.
88
Pour cela, on place une capacit CGD_EXT entre grille et drain du transistor de puissance. Dun point de vu petit
signal , elle se retrouve en parallle avec la rsistance de grille RG ou en parallle avec le transistor M1. On
dduit, par simulation la valeur CGD_EXT = 100pF. On observe son impact sur le diagramme de Bode de la Figure
2-64. Le gain est bien coup avant la rsonance, ainsi on gagne sur la marge de phase (M > 45). La condition
de stabilit est maintenant satisfaite.
Figure 2-63 - Schma quivalent petit signal : ajout

de CGD_EXT. Les polarisations correspondent aux
tensions moyennes dans la squence du di/dt
damorage.
Figure 2-64 - Diagramme de Bode de la fonction de

transfert en Boucle Ouverte avec CGD_EXT
Lajout de la capacit CGD_EXT nest pas sans influence sur le dv/dt (cf. chapitre 2, paragraphe 0). Elle
pourrait tre place en parallle avec le transistor M1 pour produire le mme effet frquentiel sans affecter la
vitesse de commutation de tension. Cette solution prsente lavantage dtre extrmement simple mettre en
uvre.
4.4. Simulation temporelle

On valide finalement le bon fonctionnement de la boucle de contrle de di/dt par un exemple. Celui-ci
s'effectue avec LS = 10nH pour observer clairement les phnomnes mis en jeu. Avec cette valeur dinductance
de source, le di/dt naturel obtenu est gal 0,7A/ns (cf. Figure 2-52). On se fixe comme objectif datteindre un
di/dtCIBLE = 0,5A/ns. Un tel di/dt est atteint pour VL = 5V et ICTRL = 387mA (quations (2-71)). En utilisant
labaque de la Figure 2-67, on dduit WM1 = 930m (le paramtre L du transistor est fix 0,5m). Pour cette
tude, on suppose que la technologie AMS CMOS 0,35m est utilise pour limplmentation du transistor M1.
On simule le circuit de la Figure 2-53 auquel on rajoute la capacit CCD_EXT entre grille et drain et on obtient
les oscillogrammes de la Figure 2-65. On observe la bonne stabilit de toutes les formes dondes ainsi que le bon
fonctionnement de la boucle de contrle du di/dt. Lapparition du di/dt damorage cre une chute de tension VL
aux bornes de linductance de source. VL active le transistor M1, qui dtourne une partie du courant issu du driver
(IG = IDRV ICTRL) ce qui in fine ralentit lamorage.
On compare dans le Tableau 2-13 les rsultats obtenus avec ceux dsirs. Malgr le faible cart qui subsiste
entre les rsultats calculs et ceux simuls, lvolution est cohrente lorsque lon confronte la boucle de contrle
dautres exemples (cf. Tableau 2-14). Ces rsultats valident, sur le principe, le bon fonctionnement de la boucle
dasservissement du di/dt. Cette boucle est reprise et amliore au chapitre 3 pour la rendre plus robuste et la
confronter au cas de la commutation commande de blocage et de la commutation spontane (amorage et
blocage).
89
IG
Tableau 2-13 - Comparaison entre

valeurs voulues et valeurs mesures
ICTRL =404mA
VL
ICTRL
di/dt
Calcul
5V
387 mA
500 A/s
Simul
4,2V
404 mA
426 A/s
Figure 2-65 Rgulation stabilise du di/dt (observation de l'impact

bnfique de la capacit CCG_EXT). VDC=600V et ICH = 30A.
Figure 2-66 - Schma PSPICE pour le tracer de

l'abaque permettant de dimensionner le transistor.
Figure 2-67 - Abaque ICTRL(VL) pour W variable
Tableau 2-14 - Comparaison sur plusieurs exemples

di/dt voulu
di/dt1
di/dt 2
di/dt 3
350 A/s
500 A/s
700 A/s
VL dduit
VL1
VL2
VL3
3,5V
5V
7V
ICTRL dduit
ICTRL1
ICTRL2
ICTRL3
549,5 mA
430 mA
169,7 mA
90
Lecture de labaque
W1
W2
W3
1900m
930 m
215 m
Rsultat de la
simulation
(pris ICH/2)
311 A/s
426 A/s
621 A/s
Ce chapitre propose une analyse dtaille dune squence de commutation l'amorage en mode hacheur.
Cette analyse permet dlaborer un modle analytique simple, gnrique, mais bien reprsentatif du
comportement en dv/dt damorage et de blocage dans une configuration hacheur ou onduleur (incluant le cas
courant de canal nul au blocage). A partir de cette analyse, on met en avant les paramtres sur lesquels jouer
pour contrler la commutation en relation avec les grandeurs physiques principales d'un transistor MOSFET.
Cette introduction thorique est ensuite confronte la pratique sur la base de la caractrisation d'un
composant test MOSFET SiC 1200V. Une mthodologie de mesures prcise et rapide des dv/dt, di/dt et des
nergies de commutation a t mise au point en tenant compte des imperfections des sondes, de leur liaison
l'oscilloscope et de l'nergie ractive propre des transistors. La campagne de caractrisations aura permis
dintroduire la notion de courbes de compromis pour rechercher le meilleur optimum de RG ou de CGD_EXT
dans le compromis vitesse de commutation versus pertes (contrle passif de la commutation).
Finalement, une boucle de contrle active du di/dt est prsente sur le cas simple amorage command .
Son analyse frquentielle dtaille a permis de valider sa rapidit ainsi que sa stabilit.
Le savoir-faire acquis en matire de caractrisation rapide va maintenant tre appliqu un module GaN
(chapitre 3). Ce dernier chapitre sera galement loccasion dapprofondir et de complter ltude de la boucle
dasservissement du di/dt.
91
CHAPITRE 3 : Elaboration et exploitation dun modle comportemental dun HEMT GaN partir dun module GaN Normally ON
3. Chapitre 3 : Elaboration et exploitation dun modle

comportemental dun HEMT GaN partir dun module
GaN Normally ON
Table des matires

1.
Introduction ....................................................................................................................................... 94
2.
Elaboration dun modle comportemental dun HEMT GaN partir de caractrisations statiques et
dynamiques sur un module GaN .................................................................................................................. 94
3.
2.1.
Introduction ............................................................................................................................... 94
2.2.
Caractrisations statiques du module GaN et modle comportemental statique ............................ 95
2.3.
Caractrisations dynamiques du module GaN et modle comportemental dynamique ................ 109
2.4.
Conclusion sur llaboration du modle comportemental du transistor HEMT GaN ................... 118
Utilisations du modle comportemental ............................................................................................ 119

3.1.
Simulation dun onduleur MLI ................................................................................................. 119
3.2.
Confrontation : modle analytique de dv/dt, simulations partir du modle comportemental et
rsultats de mesures............................................................................................................................... 125
4.
5.
3.3.
Boucle de contrle du di/dt : application au HEMT GaN Normally ON ..................................... 126
3.4.
Bilan sur lutilisation du modle comportemental ..................................................................... 132
Etude et mise en uvre dun dispositif disjoncteur ddie aux composants Normally ON .................. 132
4.1.
Etude ....................................................................................................................................... 133
4.2.
Mise en uvre ......................................................................................................................... 136
4.3.
Conclusion sur le dispositif disjoncteur ddi aux composants Normally-ON ............................ 138
Conclusion du chapitre ..................................................................................................................... 139
93
1. Introduction
La modlisation comportementale est la modlisation du comportement, c'est--dire la dtection et la
mesure des lments du comportement afin d'en raliser un modle mathmatique. [68]
Pour ltude de systmes complexes, tels que les cellules de commutations dpourvues de diode ou plus
largement le fonctionnement en mode onduleur, et leur analyse en simulation ; llaboration dun modle
comportemental dHEMT GaN est essentielle. Le modle comportemental joue le rle de rfrence dans la
prdtermination du comportement dun systme. Jusqu prsent de nombreux modles dHEMT GaN ont t
prsents, les rfrences [69] et [70] montrent des tudes essentiellement thoriques du comportement interne
des HEMT GaN, cependant lapproche nest pas assez oriente sur l'usage mme du composant pour rpondre
aux besoins des concepteurs de dispositifs dlectronique de puissance. Plus rcemment, partir dune mthode
dextraction conventionnelle des paramtres du composant (utilisation des courbes statiques I-V et C-V), des
modles de simulation simples et prcis des composants HEMT GaN Normally OFF dEPC ont t prsents
[71] et [72]. Malgr cela, notre connaissance, aucun modle reprsentatif du comportement dans les diffrents
modes de conduction, direct, inverse VGS < VGTH et inverse avec VGS > VGTH, des HEMT GaN na t tabli.
Dans ce chapitre, dans un premier temps, un modle comportemental statique et dynamique dun transistor
HEMT GaN est prsent. Ce modle est labor partir d'lments de circuit simples (diodes idales,
composants passifs et sources contrles). Il est ddi lanalyse par simulation des systmes de puissances tels
que londuleur. Une bonne connaissance des phnomnes particuliers qui rgissent la conduction (Chapitre 1) et
la commutation (Chapitre 2) est ncessaire pour tablir un modle de simulation rpondant au mieux au
compromis simplicit (nombre de paramtres fitter) vs prcision (par rapport aux points fitter). Un modle
comportemental, doit essentiellement tre valu sur sa capacit traduire de manire qualitative le
comportement modlis. Par exemple, dans notre cas, la rponse statique dans les quadrants I (direct) et III
(inverse), ainsi que le gain de transconductance (ID(VGS)) ; mais aussi le comportement dynamique vis--vis du
systme (dv/dt et di/dt) et vis--vis du driver (Gate Charge).
Dans un deuxime temps, trois exemples dutilisation du modle seront proposs. Le premier permet
dobtenir la prdtermination des pertes damorage et de blocage dun onduleur command en MLI. Le second
exemple, linstar de ce qui a t fait dans le chapitre 2, sintresse loptimisation de la rsistance de grille du
point de vue du compromis dv/dt Energies de commutations. Loccasion se prsentera alors de comparer les
rsultats exprimentaux aux prdterminations issues des modles analytiques (chapitre 2) et comportementaux
(chapitre 3). Le dernier exemple porte sur la mise en uvre (en simulation) de la boucle de contrle du di/dt,
prsente dans le chapitre 2, laide du modle comportemental dvelopp dans ce chapitre.
Finalement, la dernire partie de ce chapitre prsente ltude et la mise en uvre dun dispositif disjoncteur
lectronique pour bras d'onduleur composant de puissance Normally-ON. Ce dispositif a t conu afin de
protger le module de puissance test, module partir duquel le modle comportemental a t dvelopp.
2. Elaboration dun modle comportemental dun HEMT GaN partir de

caractrisations statiques et dynamiques sur un module GaN
2.1. Introduction
Le composant test de notre tude est un module GaN mono bras fabriqu au sein du laboratoire LETI. Les
transistors GaN High-Side et GaN Low-Side sont de type HEMT Normally-ON. Ce module est issu d'un
partenariat entre RENAULT et le CEA-LETI, poursuivant un double objectif. Premirement, obtenir des puces
faible rsistance spcifique pour minimiser les pertes par conduction. Deuximement, explorer le
fonctionnement en conduction inverse des composants GaN dans le but de saffranchir de la ncessit de
lhybridation dune diode de roue-libre en parallle avec le composant. Nanmoins, la conduction inverse
pouvant tre difficile contrler ; la diode de roue-libre a t conserve dans la premire version du module.
Afin de rduire au maximum les pertes en commutation, les diodes de roue-libres sont de type Schottky SiC.
Toutefois, pour caractriser le fonctionnement inverse des HEMT, il suffira de dconnecter les diodes en
sectionnant leurs fils de bonding.
94
Comme le rappelle larticle [72], les quatre caractristiques essentielles pour modliser un composant de
puissance sont :
a)
b)
c)
d)
La caractristique de sortie (ID vs VDS @VGS, quadrant I)

La caractristique de transfert (ID vs VGS @VDS)
La caractristique inverse (ID vs VDS @VGS, quadrant III)
Les caractristiques C-V de chacune des capacits du transistor
Pour les caractristiques a, b et c, une procdure classique dextraction, partir de caractrisations

statiques, est prsente (Partie 2.2). Pour les capacits inter-lectrodes du transistor, une procdure
didentification base sur une analyse fine des formes dondes damorages et de blocages est prsente en dtail
(Partie 2.3).
Le modle comportemental poursuit trois objectifs :
1) Etre reprsentatif des diffrents modes de conduction (statique, en fonctionnement direct/indirect),
2) Etre reprsentatif des pentes de commutations d./dt (comportement dynamique observ sur le circuit de
puissance),
3) Etre reprsentatif du comportement du composant vue du driver , charge de grille QG (impdance
statique et dynamique vue par le driver).
2.2. Caractrisations statiques du module GaN et modle comportemental statique

Nous nous intressons tout dabord au fonctionnement statique du HEMT GaN. Cette premire partie est
dcompose en 3 thmes :
1) Prsentation des puces GaN, du module et de la procdure de caractrisation.
2) Dtails des rsultats et extraction des quations et paramtres ncessaires llaboration du modle.
3) Introduction du modle comportemental statique, principe de fonctionnement et confrontation de
rsultats de simulations des rsultats de mesures.
2.2.1. Prsentation et procdure de caractrisations
Le module de 1er gnration LETI-M30-200
La Figure 3-1 montre une photo du module de 1re gnration du LETI capot ferm. Il a pour dimensions
75mm x 75mm. La Figure 3-1 montre que le module possde trois plots principaux accessibles par le dessus :
V+, V- et le point milieu repr VPHASE. Il sagit des trois points daccs dune cellule de commutation. A droite
sur la figure sont visibles les divers contacts ncessaires pour raliser le contrle des deux grilles, laccs aux
sense-Kelvin ou encore la possibilit dun accs pour deux capteurs de temprature. La Figure 3-2 montre le
module capot ouvert et annot. On repre le dessin des pistes daccs aux divers ports des composants (diodes et
transistors), les diffrents faisceaux de bondings ainsi que le positionnement des puces GaN et des diodes
hybrides en parallle. Ce module de premire gnration nest pas optimis pour des composants GaN (pas
doptimisation des inductances parasites de boucles ou dimmunit aux ondes lectromagntiques mises).
Lobjectif initial tait davoir un module fonctionnel permettant dobtenir des premiers rsultats quantitatifs.
Aprs les essais, le CEA a conu un module de gnration 2 optimis pour les commutations extrmement
rapides mais celui-ci n'a pas t inclus dans le travail de notre thse.
On observe sur la Figure 3-2 labsence de gel ou de rsine de passivation. Les essais sont en effet prvus
pour des tensions infrieures la centaine de volts. Cela permet de venir travailler directement dans le
module. On pourra galement couper aisment les fils de bonding des diodes afin de les dconnecter. Les fils de
bonding du drain et de la source sont en aluminium et dun diamtre de 50m. Ils sont dposs par ultrason sur
les mtallisations inter-digites de la puce. Les fils de bonding sont placs en nombre important en parallle (3
groupes de 10 bondings) et relativement bien carts entre eux pour rduire la valeur de la mutuelle inductance
prsente entre deux fils de bonding conscutifs. Avec ce type de cblage, on peut donc s'attendre la prsence
dune faible inductance d'insertion linique (nH/cm) au niveau des faisceaux eux-mmes, nanmoins
l'inductance de maille, l'chelle du module reste de grande taille. Une premire approche de calcul d'inductance
95
linique peut tre trouve dans la thse [73]. Les bondings de sense et de grille, quant eux, sont en Or et de
25m de diamtre.
Figure 3-1 - Photo du module 1re gnration du LETI

capot ferm
Figure 3-2 - Photo du mme module capot ouvert
Les Puces GaN

Les puces GaN sur substrat Si sont issues de wafer 8 pouces (200mm) fabriqus au LETI Grenoble (cf.
Figure 3-3). Aprs des tests sous pointes permettant de slectionner les puces fonctionnelles, la socit HCM
Systrel soccupe de la dcoupe (cf. Figure 3-4). Les principales caractristiques sont rpertories dans le Tableau
3-1.
La Figure 3-5 prsente une analyse visuelle des puces GaN High-Side et Low-Side, photos obtenues au
moyen d'une loupe binoculaire (x 50 max). La Figure (a) donne une vue globale de la puce High Side. La Figure
(b) prsente un zoom sur la rgion de grille et sur les bondings de source et de drain Kelvin de cette mme puce.
La Figure (c) montre la puce Low-Side et la Figure (d) un zoom sur sa rgion de grille.
Figure 3-3 Wafer LETI 8 pouces.
Figure 3-4 Zoom sur la partie active GaN 200V/30A de la puce
Tableau 3-1- Caractristiques des puces GaN annonces par le LETI

Calibre Tension/Courant
Seuil
Gamme de tension de grille
Type de grille
200V / 30A
VGTH = -3V
-7V < VGS < +7V
Metal Isolant Semiconducteur (MIS)
Doigts de grille (cf. Figure 3-4)
300 m x 1,5mm (longueur quivalente : 900mm)
96
a)
b)
c)
d)
Figure 3-5 Vrification visuel des puces ; (a) et (b) High-side sans dfaut; (c) et (d) Low-side avec bonding de
Source Kelvin arrach.
Plan de mesure et instrumentation
Lappareil utilis pour la caractrisation statique des composants est un Source Meter Unit de prcision de
rfrence : Agilent B2905A (Figure 3-6). Il est dot de 2 voies indpendantes. Chaque voie peut tre utilise en
mode 2 fils (Source = Sense) ou 4 fils (Source dissocie du Sense), flottantes ou non par rapport la terre du
secteur. Cet appareil de mesure permet de caractriser dans les quatre quadrants un composant sur la gamme
10,5A/6V ou 1,5A/200V en rgime puls (rapport cyclique infrieur 2,5%). La Figure 3-7, dcrit le rglage des
diffrents paramtres pour la dfinition des impulsions mises par le traceur. On rgle trois grandeurs :
Pulse Width : largeur totale de limpulsion
Delay : temps dattente avant le dbut de la mesure pour saffranchir du problme de slew-rate
Aperture time : le temps douverture moins le dlai reprsente la fentre temporelle dans
laquelle la mesure est intgre afin de filtrer le bruit.
Compromis rapport signal bruit versus auto-chauffement des puces
Comme pour toute mesure, il faut prendre en compte le compromis rapport signal bruit versus autochauffement . Pour optimiser le rapport signal bruit, une fentre de mesure la plus grande possible est
souhaitable. Cependant, plus lchelon de courant envoy par le source meter est long, plus la puce va avoir
tendance chauffer et ainsi faire driver ses caractristiques. La Figure 3-7 donne les caractristiques des
pulses de mesure, alors que les expressions (3-1) et (3-2) permettent dvaluer lauto-chauffement engendr.
=
= .
(3-1)
.
(3-2)
Avec TP variation de temprature de la puce, PP puissance mise en jeu dans la puce durant la mesure
(pertes), TPulse dure de limpulsion, masse volumique du matriau, CP capacit thermique massique de la puce,
VP volume de la puce, CTH capacit thermique de la puce.
Application numrique avec :
97
CP
Volume de pire cas rduit la zone

active seule
Pertes
6150
kg/m3
370
J/kg.K
7,3 x 1,7 x 1mm3
RDSON x IPULSE
RDSON
0,6
IPULSE
TPULSE
6A
600 s
CTH = 63,7.10-3 J/K

TP = 0,2C ; auto-chauffement ngligeable.
On montre ainsi que le compromis rapport signal bruit versus auto-chauffement habituel sur les
puces siliciums nest pas un problme ici compte tenu de lutilisation dune impulsion relativement courte et
dune forte capacit thermique prsente par la puce GaN (masse volumique du GaN 2,5 fois suprieure celle
du silicium et puce prsentant un grand volume).
Figure 3-6 - Photo du banc de mesure caractrisation statique . Plaque daluminium utilise comme plan de
masse avec mise la terre. Les sondes doivent (idalement) tre plaques sur la plaque de masse.
Figure 3-7 Rglages optimum du B2905A issus de travaux antrieurs

Plan de mesure
Le Tableau 3-2 rpertorie les mesures effectuer ainsi que les paramtres extraits de chacune des mesures.
La Figure 3-8 montre le plan de cblage de la mesure sur un transistor. La Figure 3-9 illustre une mesure faite
sur le transistor High Side du module de 1e gnration du LETI. Pour la partie fort courant , on utilise une
mesure 4 fils car elle garantit une caractrisation au plus prs de la puce (termes parasites non pris en compte).
On peut sen affranchir lorsque les courants mis en jeu sont ngligeables et revenir une mesure 2 fils (cas de la
mesure des courants de fuite).
98
Sur la voie 1, on ralise une mesure 4 fils pour la caractristique ID(VDS) o un courant significatif
est mis en jeux. Deux fils dmissions du signal (Force) et deux fils de mesure (Sense) sont alors
utiliss.
Sur la voie 2, on fait une mesure 2 fils de la tension VGS et du courant IG.
La large plaque de masse, utilise sur le banc de caractrisation, est mise la terre et les sondes sont
plaques sur celle-ci. Le bulk de la puce caractrise est soit flottant, soit reli la source, sans que les rsultats
de caractrisations en soient modifis de faon significative.
Tableau 3-2 Plan de mesure
Niveau de
tension
Caractristiques
Paramtres
Extraits
Commentaires
Basse tension
ID = f(VGS)
VGTH, gfs
Seuil de conduction et caractristiques de

transconductance
Basse tension
ID = f(VDS)
RDSON
Quadrant I et Quadrant III.

Impdance ltat passant.
Avec puis sans diode de roue-libre pour le High-Side.
Sans diode de roue-libre pour le Low-Side
Moyenne
tension
ID = f(VDS)
@VGS < VGTH
ID_FUITE
Estimations du courant de fuite par le drain.

Paramtre non ncessaire pour la modlisation.
Moyenne
tension
IG = f(VDS)
@VGS < VGTH
IG_FUITE
Estimations du courant de fuite par la grille.

Paramtre non ncessaire pour la modlisation.
Remarque : en utilisant une plaque chauffante, on reproduira les mesures basses et moyennes tensions avec
une temprature de boitier TCASE rgule de 25C jusqu 150C. Ceci nous permettra, dans cette partie, d'valuer
l'influence de la temprature et de tracer ainsi des courbes de tendance.
Figure 3-8 - Schma du cblage pour la

caractrisation du transistor
Figure 3-9 - Illustration dune mesure sur le module du

LETI, botier ouvert.
2.2.2. Rsultats et extractions des paramtres statiques

Caractristique ID (VDS) (quadrant I)
La caractristique de sortie ID = f(VDS) en direct (quadrant I) est donne sur la Figure 3-10. La ligne en
pointill vert marque la frontire entre les deux rgimes de fonctionnement : ohmique (VDS < VGS VGTH) ou
saturation (VDS VGS VGTH). Dans la zone ohmique, on peut estimer RDSON (expression (3-3) et Tableau 3-3).
On trouve des valeurs relativement leves pour des composants de technologie HEMT GaN. D'aprs le LETI,
99
ces valeurs ont pour origine la rsistance leve des contacts par les diffusions N+ de drain et de sources. En
effet, la qualit des contacts mtal-semiconducteur nest pas optimale sur ces modules de gnration 1.
=
(3-3)
Tableau 3-3 - Estimations de RDSON temprature ambiante

RDSON
RDSON .SACTIVE
High-Side
0,593
54 m .cm
Low-Side
0,607
55 m .cm
a) Puce High-Side
b) Puce Low-Side
Figure 3-10 Caractristique ID = f(VDS) du transistor HEMT, quadrant I

Caractristique ID (VGS)
La Figure 3-11 donne les courbes de transconductances ID = f(VGS) des puces High-Side (a) et Low-Side
(b). On peut noter que les courbes ne sont pas linaires partir de VGS > -1V et montrent une zone de saturation
(Figure 3-11 a, tiquette 1). Cela est d au fait que lhypothse VDS > VGS - VGTH (transistor en zone sature)
nest plus valide (mesures ralises VDS = 6V). Ainsi, uniquement la premire partie de la caractristique est
reprsentative dun transistor en rgime satur.
A partir de la Figure 3-11(a), on dduit la transconductance directe dans la zone linaire de la puce HighSide : gfs = 1,43A/V (tiquette 2). On note ici que lapproximation de dpendance du courant drain en fonction
de la tension VGS de faon proportionnelle est justifie. Ltiquette 3 marque la zone o le transistor est bloqu
(VGS < VGTH). Lextrapolation de la rgion linaire (ligne pointille noire) nous permet dextraire VGTH = -3,3V.
Sur la puce Low-Side (Figure 3-11 b), la courbe en trait plein (correspondant la mesure), nous permet de
raliser le mme travail et dextraire : gfs = 1,8A/V et VGTH = -3,8V (extrapolation linaire).
On rappelle que dans la rgion sature (VDS > VGS - VGTH), faible niveau de courant, ID est une fonction de
(VGS-VGTH). Ainsi, pour modliser au mieux le comportement du transistor, on utilise un polynme dordre 2.
Enfin, si lon souhaite tre reprsentatif du comportement du transistor lors des essais statiques dans le cas
particulier VDS = 6V, on proposera une dernire modlisation avec un polynme de 3e ordre (cf. Figure 3-11 b).
100
a) Puce High-Side
b) Puce Low-Side
Figure 3-11 Caractristique ID = f(VGS) du transistor HEMT, transconductance

Caractristique ID (VDS) (quadrant III)
La Figure 3-12 propose la caractristique de conduction inverse ID = f(VDS) (quadrant III). Sur la Figure (a),
correspondant au transistor High-Side, on choisit dans un premier temps de conserver la diode. Sur la Figure (b),
correspondant au transistor Low-Side, on dconnecte la diode. Le mcanisme de conduction inverse des
transistors HEMT GaN a t dtaill dans le chapitre 1. On rappelle ici les quations qui rgissent le
fonctionnement du transistor dans ce quadrant (quations (1-7) (1-9)). O ID_R est le courant circulant de la
source vers le drain (tel quID_R > 0A dans le quadrant III) et grs la transconductance inverse. On propose, avec
lquation (1-7), une loi quasi-linaire liant le courant inverse ID_R avec la tension grille-drain VGD (loi inverse du
transistor). On remplace ensuite la variable VGD par son expression fonction de VGS et VDS (1-8). On obtient enfin
lquation (1-9) qui montre que le courant inverse ID_R est directement proportionnel la tension VDS en tenant
compte dun dcalage lorigine (terme grs.(VGS-VGTH)) fonction de VGS.
_
_
_
=
(
)
)
(1-7)
(1-8)
(1-9)
Ce type de comportement du courant inverse est particulirement visible sur la Figure 3-12 b.
Sur la Figure (a), on observe que :
pour VGS > VGTH et tant que la tension inverse drain-source est infrieure au seuil de la diode
Schottky (|VDS| < VTH_D), la conduction inverse se fait travers le canal du HEMT (tiquette 1 : zone
ohmique).
pour VGS < VGTH, tiquette 2, on passe en mode de conduction inverse fortes pertes (dfinie
dans le chapitre 1).
Une fois la tension de seuil de la diode est dpasse, la conduction est rgie par la mise en parallle
de la diode Schottky et du canal du HEMT (tiquette 3).
Sur la Figure 3-12(b), on retrouve la conduction inverse dun HEMT prsente au chapitre 1 :
Ltiquette 1 repre la zone ohmique (VGS > VGTH), dans cette zone VGD > VGTH (car VDS < 0V), la
conduction inverse est optimise (minimisation des pertes par conduction).
101
Ltiquette 2 indique la rgion de conduction inverse fortes pertes (VGS < VGTH, fortes pertes
par conduction) o le seuil de valeur grs.(VGS-VGTH) apparat.
Finalement, on remarque qu partir de ID = -3,5A le transistor prsente un comportement de
saturation (tiquette 3).
Le mme phnomne de saturation est galement observ sur le transistor High-Side aprs dconnexion de
la diode Schottky partir de ID = -4A. Jusqu prsent nous n'avons pas russi apporter dexplications
convaincantes ce phnomne de saturation. Thoriquement VGD est libre de crotre linairement puisque VDS est
galement libre de croitre dans les limites de tenue en tension de la grille par rapport la source et par rapport au
drain. Ce phnomne de saturation nest pas observ sur dautres composants HEMT comme nous lavons
montr dans le chapitre 1. Il nest galement plus prsent sur les composants GaN LETI de gnration 2. Il ne
sera pas pris en compte dans le cadre du travail de modlisation comportemental.
a) Puce High-Side, avec diode
b) Puce Low-Side, sans diode
Figure 3-12 Caractristique ID = f(VDS) du transistor HEMT, quadrant III

Tableau bilan des paramtres extraits :
On liste dans le Tableau 3-4 les paramtres statiques.
Tableau 3-4 - Bilan des caractrisations statiques : valeurs des paramtres du modle dordre 1
RDSON (
gfs (A/V)
VGTH (V)
Low-Side
607
1,8
-3,8V
High-Side
593
1,43
-3,3V
2.2.3. Modle comportemental statique

Prsentation
Le schma du modle comportemental du HEMT GaN propos est donn sur la Figure 3-13. Le modle est
divisible en deux modules symtriques joints dun ct par la grille et de lautre par RDSON. La rsistance RDSON
mule la rsistance du canal. Prcisons que cette modlisation simple peut tre complte par lajout de deux
rsistances daccs ct drain (RACCES-DRAIN) et ct source (RACCES-SOURCE). Dans ce cas, la rsistance RDSON
devient RDS-CANAL et reprsente la rsistance effective du canal.
Le module du bas (rouge) est reprsentatif de la conduction directe, alors que le module du haut (bleu) est
reprsentatif de la conduction inverse. Llment principal de chaque module est la source idale de courant
102
contrle en tension. Cest cet lment qui permet dtre reprsentatif de la transconductance du transistor. La
transconductance de ces sources est notes gfs, pour la conduction directe, et grs pour la conduction inverse.
Notes :
Si des rsistances daccs (source et drain) sont ajoutes au modle, celles-ci produisent une chute
de tension venant se soustraire la tension de grille contrlant ces sources de courant. Les
transconductances quivalentes sont alors rduites par ce phnomne de contre-raction srie et
elles deviennent respectivement : gfs/(1+gfs.RACCES-SOURCE) et grs/(1+grs.RACCES-DRAIN).
Les tensions de seuil associes chacune de ces sources peuvent galement tre diffrencies.
Elles sont nots VGTHF, pour la source grant la conduction directe, et VGTHR pour la source grant
la conduction inverse.
Toutes les diodes du schma sont des diodes permettant de reprsenter de manire
comportementale un phnomne non linaire, dans notre cas une transition entre un rgime
ohmique et un rgime de saturation. Il sagit donc de diodes idales (tension de seuil gal 0V et
pas de charge stocke).
Le principe de fonctionnement du modle est le suivant :
Conduction directe :
Si VGS VGTHF et VGD < VGTHR, la tension V1 est positive et la tension V2 est nulle. La source de courant
rouge contrle en tension fournit un courant qui circule du drain vers la source en passant par la
diode DR (diode bleue) et la rsistance RDSON (la rsistance verte). La tension VDS est toujours dfinie
par lquation (3-4).
Si lingalit (3-5) est vrifie (courant circulant dans RDSON infrieur au courant dlivr par la source
rouge), alors le surplus de courant circule dans la diode DF (diode rouge). Celle-ci est passante et le
transistor est en rgime ohmique VDS = VRDS (tension VDS faible et courant drain proportionnel VDS et
RDSON).
Si lingalit (3-5) nest pas vrifie (courant circulant dans RDSON gal au courant dlivr par la
source rouge), DF est bloque, VDS > VRDS et le transistor est en rgime de saturation.
VDS = VRDS + VDF - VDR
(3-4)
VRDS/RDSON < gfs .V1
(3-5)
Note : si gfs = 1/RDSON, le lieu des points d'intersection entre le rgime ohmique et le rgime satur est donn
par : VDS = VGS VGTH.
Conduction inverse :
Si VGS < VGTHF et VGD VGTHR, la tension V2 est positive et la tension V1 est nulle. Le courant fournit
par la source de courant bleue contrle en tension circule de la source vers le drain travers la diode
DF et la rsistance RDSON. Ce courant rpond lquation (1-9) (dans ce cas, IR = ID_R et VGTH = VGTHR).
Le transistor est alors en rgime de conduction inverse, dit fortes pertes (cas VGS trs ngatif
provoquant un fort dcalage lorigine, cf. Figure 3-12 b).
) reprsente un dcalage lorigine.
Remarque : dans ce mode de conduction la tension (
Cette tension est prsente aux bornes de la diode DR qui est bloque. Le courant inverse circulant dans
le transistor est impos et gal IR. En toute rigueur, on dmontre que la tension aux bornes de la
diode DR sexprime suivant lquation (3-6).
=
(
103
(3-6)
La pente obtenue sur la caractristique inverse que fournit le modle est donne par lquation (3-7).
Dans un cas pratique on prendra grs.RDSON = 1.
=
(3-7)
Zone ohmique :
Finalement, si VGS VGTHF et VGD VGTHR alors les deux sources de courant contrles en tension
fournissent chacune un courant non nul, IF pour la source rouge et IR pour la source bleu.
Tant que le courant drain, en valeur algbrique, est born par ces deux valeurs IR<ID<IF, les deux
diodes DR et DF sont passantes et permettent de faire recirculer les surplus de courant fournis par les
sources. On obtient ainsi une tension VDS=RDSON.ID correspondant un fonctionnement en rgime
ohmique, direct ou inverse selon le signe de VDS.
Bilan :
En conduction directe (DR toujours passante) :
Pour ID <IF, la diode DF est passante et on est en rgime de conduction ohmique (ID= VDS/
RDSON).
Pour ID IF, la diode DF se bloque et on entre en rgime de saturation (ID= IF).
En conduction inverse (DF toujours passante):
Tant que la tension VDR est positive, la diode DR est bloque et le courant ID est dtermin par
la valeur de IR (idem que dans le cas prcdent ID= IR).
Lorsque la tension VDR sannule, ce qui correspond la condition (3-8), la diode DR devient
passante et on entre en rgime de conduction ohmique (ID= VDS/ RDSON). On peut noter que
pour VGTHF VGTHR, ce dernier cas est toujours valid en conduction inverse et on exploite la
zone repre par ltiquette 1 de la Figure 3-12 b dont la pente est gale 1/ RDSON.
1
Figure 3-13 - Modle comportemental statique dun

HEMT GaN
(3-8)
Figure 3-14 - Comparaison ID=f(VDS) des simulations

du modle propos (courbes bleues) vs mesures au
traceur SMU (points)
104
Comparaison simulations vs mesures

La Figure 3-14 montre une comparaison entre mesures et simulations de la caractristique ID=f(VDS)
(quadrant I et III). Les courbes bleues sont issues dune simulation PSpiceTM du modle comportemental incluant
les paramtres extraits dans la partie 2.2.2. On superpose les points de mesure correspondant aux rsultats
prsents dans cette mme partie. La bonne correspondance des points de mesures et des courbes de simulations
permet de conclure quune bonne modlisation du comportement du transistor est obtenue dans les 3 modes de
fonctionnement : satur direct , conduction inverse fortes pertes et ohmique (direct et inverse). On
prcise que le travail de comparaison prsent a t ralis sur la puce Low-Side et que les rsultats obtenus sont
identiques pour la puce High-Side.
2.2.4. Mesures complmentaires
Caractrisations statiques hautes tempratures
Lobjectif dans cette partie est de mettre en vidence l'effet de la temprature sous forme de tendance sans
vouloir chercher faire une caractrisation lectrothermique exhaustive.
Le PCB de puissance est plac sur une plaque chauffante. De la pte thermique est tale linterface
PCB-plaque chauffante. La temprature est mesure par un thermocouple plac sur le PCB de puissance, au plus
prs des puces.
Caractristique IG=f(VDS) : comportement de gfs et VGTH en fonction de la temprature (T)
En rgle gnrale, laugmentation de la temprature entrane une diminution de la valeur de la
transconductance. Cela est vrai aussi bien pour les puces GaN du LETI (cf. Figure 3-15) que, par exemple, pour
les composant e-GaN du fabriquant EPC (cf. Figure 3-16, extrait de le datasheet [26]). Sur les composants LETI,
on remarque un dcalage vers la gauche de la courbe de transconductance (Figure 3-15). Le dcalage vers
la gauche de la courbe de transconductance traduit une drive du seuil de conduction des puces en fonction de
la temprature. Le Tableau 3-5 montre la dpendance de cette tension de seuil en fonction de la temprature. On
obtient un coefficient ngatif proche de -3,2mV/C. Cela signifie que, malgr une pente de transconductance plus
faible haute temprature, VGS impos (ce qui est le cas dans notre application), ID sera plus grand haute
temprature. Cela reste vrai jusquau croisement des deux courbes de transconductance (obtenu pour VGS -2V,
cf. Figure 3-15).
En observant les composants e-GaN dEPC (extraits de datasheet, Figure 3-17) on remarque que la tension
de seuil varie extrmement peu en fonction de la temprature : variation relative < 5% @ VGS 1,5V soit 0,55mV/C. Ainsi, on peut conclure quune bonne stabilit du seuil en fonction de la temprature est obtenue
pour les composants e-GaN HEMT dEPC.
Figure 3-15 ID =f(VGS) : Low-Side, comparaison

25C vs 150C
High-Side
Low-Side
VGTH
-3,3V (@25C)
-3,8V (@25C)
VGTH
-3,7V (@125C)
-4,2V (@150C)
Tableau 3-5 Drive du seuil VGTH en fonction de la

temprature.
105
Figure 3-16 - Extraits de datasheet EPC, ID=f(VGS), comparaison 25C vs 125C
a)
b)
Figure 3-17 - Extraits de datasheet de composant dEPC, tension de seuil normalise vs temprature ; a)
composant de gnration 1, b) composant de gnration 2.
Caractristique ID =f(VDS) : comportement de RDSON en fonction de la temprature (T)
Figure 3-18 ID =f(VDS) Low-Side, zone ohmique

directe et inverse pour T variant de 25C 150C
Figure 3-19 RDSON Low-Side normalis vs

temprature
106
La Figure 3-18 montre lvolution de la caractristique ID=f(VDS) dans la zone ohmique (quadrant I et
quadrant III) pour une temprature passant de 25C 150C. On relve lvolution de RDSON en fonction de la
temprature (Figure 3-19). RDSON crot quasi linairement avec la temprature. Pour le High-Side il y a un rapport
1,27 pour un passage de RDSON de 25C 125C. Quant au Low-Side, il y a un rapport 1,25 entre RDSON 25C et
RDSON 125C (cf. Tableau 3-6). On retrouve les mmes ordres de grandeur avec les composants GaN de chez
EPC en se rfrant aux extraits de datasheet prsents sur la Figure 3-20 ; savoir un rapport daugmentation de
1,5 pour un passage de 25C 125C. A titre de comparaison, pour le silicium, laugmentation se fait dans un
rapport 2 2,5, pour un passage de 25C 200C ; pour le carbure de silicium, le rapport daugmentation est lui
de 1,5, pour un passage de 25C 200C.
Tableau 3-6 - Evolution de RDSON en fonction de la temprature
RDSON (25C)
RDSON (125C)
%/C
High-Side
0,593
0,751
0,27
Low-Side
0,607
0,760
0,25
Figure 3-20 - Extraits de datasheet de composants EPC, courbe RDSON normalis vs T

Caractristique ID =f(VDS) quadrant III (conduction inverse) en fonction de la temprature (T)
On retrouve en conduction inverse les mmes phnomnes quen conduction directe. La Figure 3-21
montre la variation de la conduction inverse du transistor GaN en fonction de la temprature. Le transistor
commence conduire en inverse quand la tension VGD atteint le seuil ; ainsi, on rappelle quau niveau du coude :
VDS = VGS VGTH. On rappelle galement qu 25C, VGTH = -3,8V et qu 150C, VGTH = -4,2V, ainsi on vrifie :
Sur la Figure 3-21 a (VGS = -6V),
o
o
25C : VDS = -6 + 3,8 = 2,2V

150C : VDS = -6 + 4,2 = 1,8V
Sur la Figure 3-21 b (VGS = -5V),

o
o
25C : VDS = -5 + 3,8 = 1,2V

150C : VDS = -5 + 4,2 = 0,8V
107
a) VGS = -6V
b) VGS = -5V
Figure 3-21 ID =f(VDS) Low-Side, conduction inverse pour T variant de 25C 150C
Etude des courants de fuite
On sintresse dans cette partie aux courants de fuite, c'est--dire aux courants rsiduels circulants alors que
le transistor nest pas conducteur (VGS et VGD infrieurs respectivement VGTHF et VGTHR) et polaris sous une
tension VDS de plusieurs dizaines de volts. La Figure 3-22 illustre ce phnomne dans le cas o le bulk est reli
la source. On remarque que le courant de fuite observ sur la grille est la somme des courants provenant du drain
(not IFuite_d-g) et de la source (not IFuite_s-g) (quation (3-9)). Dans le cas considr, VGS est une tension ngative.
Par observation, on obtient les expressions pour le courant de fuite mesur sur le drain (quation (3-10)) et sur la
source (quation (3-11)).
_
_
_
=
=
_
_
_
(3-9)
_
_
_
(3-10)
(3-11)
Figure 3-22 - Illustration des courants de fuite

dans le cas Bulk reli la source
On relve lvolution des courants de fuite par la grille (courant ngatif mais affich en valeur absolue) et
par le drain en fonction de laugmentation de VDS (cf. Figure 3-23) temprature ambiante. Ces deux courants de
fuite augmentent tout d'abord proportionnellement la tension drain-source (jusqu VDS = 50V), puis se saturent
une valeur leve de plusieurs milliampres : 6mA pour la puce High-Side et 4mA pour la puce Low-Side.
A partir de la Figure 3-23 a, on dduit que la somme des expressions (3-9) et (3-10) est gale une trs
petite valeur note (3-14), correspondant au courant de fuite par la source (3-13). Ainsi, on conclut que le
courant de fuite dominant circule de la rgion de drain vers la rgion de grille (courant IFUITE_d-g). On explique
cette forte valeur de courant de fuite par une dgradation de lisolation de la grille. Le CEA nous a indiqu que
108
les puces LETI M30-200 ( grilles MIS, mtal isolation semiconducteur) de premire gnration ont un dfaut
disolation de la grille. Loxyde de grille est dgrad irrversiblement lorsque VDS dpasse une vingtaine de volt.
Lors de l'tat bloqu, ce courant de fuite est susceptible de provoquer une chute de tension non ngligeable aux
bornes de la rsistance de grille. Cela entrane une diminution de limmunit aux remises en conduction
intempestive dans le cas d'un fonctionnement dans un bras d'onduleur. Les essais ont galement t raliss avec
le bulk flottant sans pour autant influencer les rsultats. Cela sexplique car la quasi-totalit du courant de fuite
mesur a comme origine la dgradation de loxyde de grille.
_
a) Puce High-Side + diode Schottky
(3-12)
(3-13)
b) Puce Low-Side + diode Schottky
Figure 3-23 IFUITE_D=f(VDS) et |IFUITE_G|=f(VDS), quadrant I
2.3. Caractrisations dynamiques du module GaN et modle comportemental

dynamique
La prsentation des caractrisations et du modle comportemental dynamique suit le mme plan que pour la
partie rgime statique. Tout dabord, une prsentation de linstrumentation et de la procdure de caractrisation
est effectue. Ensuite, lanalyse dtaille des rsultats et de la procdure dextraction des paramtres dynamiques
(capacits du transistor) est prsente. Finalement, lajout de ces paramtres au modle statique et la
confrontation des rsultats de simulations des rsultats de mesures sont dvelopps.
2.3.1. Prsentation du banc de caractrisations
La Figure 3-24 reprsente le circuit de test bras donduleur GaN . Le composant instrument est le
transistor Low-Side. La mthodologie et linstrumentation restent les mmes que celles prsentes au chapitre 2.
Les transistors sont commands suivant la mthode de la double impulsion. Les niveaux des alimentations des
drivers sont ajusts VDRV+ = 0,5V et VDRV- = -6,5V (3,5V vis--vis du seuil, avec VGTH -3V). Le banc de test
est dtaill par la suite. Dans cette partie introductive, on sen tiendra une prsentation sommaire.
La charge est une simple inductance air bobine avec des fils de Litz. Un soin particulier est accord au
design du PCB double couche afin de minimiser au maximum linductance parasite de la maille de puissance,
dont une estimation sera donne par la suite, ainsi qu limplantation des cartes drivers au plus prs des puces
GaN de puissance afin de minimiser les mailles de commande. Le dcouplage et le filtrage de la cellule de
commutation (utilisation de condensateurs films) et galement la mesure du courant, avec lutilisation dun shunt
coaxial aselfique (2 GHz de bande passante), sont les autres points que nous avons traits avec une extrme
109
rigueur. Une photo du banc dessai est propose en Figure 3-25. Un zoom sur le cblage des drivers (a) et le
positionnement des sondes (b) est donn en Figure 3-26.
Figure 3-24 Schma du bras donduleur GaN
Figure 3-25 Photo du banc de caractrisation
a)
b)
Figure 3-26 Zoom sur le cblage des drivers (a) et le positionnement des sondes (b)
110
2.3.2. Caractrisations et extractions des paramtres dynamiques

Caractrisations prliminaires
Observation du courant de grille
A partir de deux sondes de tension, VGS (entre grille et source) et VDRV ( la sortie du driver) (Figure 3-27) et
de loutil MATH de loscilloscope, on observe le courant IG issu du driver (Figure 3-28). Lobservation du
courant de grille est essentielle pour la procdure didentification des capacits prsentes par le transistor. Par
intgration temporelle de la forme donde du courant de grille, on dduit la valeur de la quantit de charge
transmise. En observant la variation de cette quantit de charge pour une variation de la tension de grille, on peut
dduire une valeur quivalente de capacit vue
(expressions (3-14) et (3-15)).
( )=
+
=
(0)
(3-14)
(3-15)
Figure 3-27 - Schma d'observation du courant de grille
a) Amorage
b) Blocage
Figure 3-28 Observation du courant de driver sous VDC = 0V / ICH = 0A et RG = 10 @Tbotier = 25C
Estimations de linductance parasite rsiduelle
A partir de la Figure 3-29 (commutations damorage (a) et de blocage (b) sous les conditions
VDC=20V / ICH=0,8A), nous appliquons la procdure destimation de linductance parasite totale de la maille de
commutation qui a t prsente au chapitre 2. A lamorage, partir des ondulations de courants, on estime la
frquence doscillation due la rsonance (quations (3-16)). Au blocage, ce faible niveau de courant de charge
nous permet dobserver une commutation effet Miller inactif (VGS < VGTH durant la commutation). La
notion de commutation effet Miller inactif a t dfinie au chapitre 2. On peut ainsi estimer la capacit COSS
est en dduire LP linductance parasite rsiduelle.
1
2.
4. .
= 2. .
.
_
(3-16)
2.
(3-17)
= 21,5
(3-19)
= 350
111
(3-18)
a) Amorage, estimations de fOSC = 58MHz

b) Blocage, estimations de COSS
Figure 3-29 Commutations sous VDC = 20V / ICH = 0,8A et
RG = 10 @Tbotier = 25C
Estimations du courant de charge critique
On rappelle lexpression du courant de charge critique dtermine au chapitre 2 (expression (3-20)). On
effectue lapplication numrique avec les valeurs des paramtres du Tableau 3-7. On obtient ICH_CRITIQUE =
1,18A. Ce rsultat est conforme aux formes dondes observes.
.(
Tableau 3-7 - Paramtres du transistor Low-Side
350pF
* valeur de CGD dtermine par la suite
(3-20)
= 1,18
COSS
CGD*
VGTH
RG
VDRV-
80pF
-3,8V
10
-6,5V
Observations de la conduction inverse fortes pertes
Figure 3-30 Commutations commandes du Low-side. Observations de linfluence de la conduction inverse

fortes pertes du High-Side sous VDC = 10V / ICH = 0,4A et RG = 10 @Tbotier = 25C
La Figure 3-30 reprsente un amorage et un blocage commands du transistor Low-Side sous les
conditions VDC=10V/ICH=0,4A. A ce niveau de tension DC, on observe facilement limpact de la conduction
inverse fortes pertes du transistor High-Side durant les temps morts (tiquette 1). Une observation de la
Figure 3-12 (polarisation du transistor dans le quadrant III) nous permet de dduire dans les conditions VGS=6,5V / ID=0,4A : VDS_HS = -3V et ainsi de justifier la valeur de la tension entre les bornes drain et sources du
transistor Low-Side de VDS_LS = 13V (VDS_LS = VDC VDS_HS = 10 + 3). Comme nous lavons expliqu dans le
chapitre 1, un des rles du driver est de minimiser les pertes pendant les temps morts :
soit en diminuant la dure du temps mort,
soit en optimisant la polarisation de la grille du transistor lors de sa conduction inverse afin de
rduire les pertes occasionnes. On peut, par exemple, introduire un troisime niveau de tension sur
112
la commande du driver pour offrir, lors de ces temps morts, une tension VGS lgrement infrieure
au seuil VGTH afin de rduire la valeur de la tension inverse sans pour autant ramorcer le transistor.
Estimation de linductance du faisceau de bonding
La Figure 3-31 montre une mesure de la tension VBONDING aux bornes du faisceau de bonding de la source
de la puce Low-Side (cf. Figure 3-32). A partir de lquation (3-21), on estime la valeur de cette inductance.
=
0,97
= 2,6
0,37. 10
Figure 3-31 Observation de la tension aux bornes de

linductance de source Low-Side
(3-21)
Figure 3-32 Tension VBONDING entre Source Kelvin

et Source
Procdure dextraction des capacits du transistor

Linfluence de la capacit grille-drain est la plus importante dans le processus de commutation des
composants HEMT GaN du point de vue des dv/dt et des interfrences lectromagntiques mises (EMI) ([74] et
[75]). La modlisation de la dpendance non-linaire de cette capacit en fonction de la tension ses bornes est
un point important. De plus un des objectifs poursuivis dans cette tude est de proposer un modle
comportemental de composant HEMT GaN permettant de valider en simulation des stratgies de pilotage de ces
composants. En consquence, le modle doit donc tre galement le plus reprsentatif possible de la capacit.
Enfin, nous nous limiterons une capacit de valeur fixe pour CDS. On montrera que cette modlisation est
suffisante pour obtenir des rsultats de simulations conformes aux rsultats de mesures.
La Figure 3-33 reprsente un amorage sous les conditions VDC=40V / ICH=1,6A. Cinq tapes sont
identifies et vont nous permettre dextraire le profil C(V) des capacits CGS et CGD.
1) VGS croit de VDRV- (lalimentation ngative du driver) jusqu VGTH. Dans cette phase, la tension VDS est
fixe, ainsi VGS = VDS. A partir de la forme donde du courant et des quations (3-22) et (3-23), liant
une quantit de charge et une variation de tension une valeur de capacit, on identifie une premire
capacit dentre que lon note CIESS_1. CIESS_1 est la capacit dentre du transistor lorsque VDRV<VGS<VGTH et peut sexprimer sous la forme (3-24).
( )=
_
(3-22)
(3-23)
CIESS_1 = CGS_MIN + CGD_MIN
(3-24)
2) Dans cette phase, on observe une dcroissance de VDS li au dID/dt travers le faisceau de bonding.
Nous ne tirons aucune information directe de cette tape concernant l'identification des capacits.
3) Les phases 3 et 4 forment la rgion de plateau Miller. Dans cette phase, VGS 0V. Ainsi, seules les
variations de VGD impactent CIESS. A partir des quations (3-25) et (3-26) on identifie CGD_MIN, et par
substitution dans lquation (3-24) on identifie CGS_MIN.
113
( )=
(3-25)
(3-26)
4) La phase 4 reprsente la fin de la rgion Miller, dans cette zone, on note une dcroissance lente de VDS
due la croissance corrle de CGD. A partir des quations (3-27) et (3-28) on peut identifier CGD_MAX.
( )=
(3-27)
(3-28)
( )=
(3-29)
5) Dans la dernire zone, VDS est fixe et VGS crot jusqu sa valeur finale : VDRV+ (lalimentation positive
du driver). Lors de cette tape, on peut identifier partir des quations (3-29) et (3-30) CIESS_2. CIESS_2
est la valeur de la capacit dentre du transistor lorsque VGS = VDRV+. A partir de lquation (3-31), on
dduit CGS_MAX.
(3-30)
CIESS_2 = CGS_MAX + CGD_MAX
(3-31)
Pour conclure, partir des identifications de CIESS_1 et CIESS_2, on donne le profil C(V) des capacits CGS et
CGD (Figure 3-34). Grce la Figure 3-29 b, observation dun blocage effet Miller inactif, on a donn une
estimation de COSS (quation (3-18)). Au moyen de cette estimation et de lidentification de CGD_MIN, on peut
dduire la valeur de la capacit CDS pour le modle (quations (3-32) et (3-33)).
COSS = CDS + CGD_MIN
(3-32)
CDS = 350pF 80pF = 270pF
(3-33)
Figure 3-33 - Amorage sous VDC = 40V / ICH = 1,6A et RG = 10
114
@Tbotier = 25C
a) Profil de CGS =f(VGS)

b) Profil de CGD =f(VGD)
Figure 3-34 - Profil C(V) extraits suivant la procdure ci-dessus.
Modlisation des capacits variables dans le modle
Afin dmuler les profils C(V) des capacits CGS et CGD (Figure 3-34), on utilise lquation mathmatique
de modlisation de la capacit grille drain du modle PSpice TM par dfaut du MOSFET SiC CREE
CMF20120D (expression (3-34)). Cette expression est articule autour de loprateur mathmatique tangente
hyperbolique (tanh()). Le profil de cette fonction est rappel sur la Figure 3-35. Elle reprsente deux valeurs
asymptotiques gal -1 (tiquette 1) et +1 (tiquette 3) ainsi quune zone de transition (au tour de 0, tiquette 2).
Lexpression mathmatique (3-34), permet dobtenir lallure C(V), divisible en trois zones, de la Figure 3-36. C
tends vers C0 lorsque V tends vers 0V, ka, kb et kc sont des paramtres d'ajustements du profil C(V).
( )=
(1 + ) 1 +
[1 +
(
2
)]
(3-34)
Zone 1 : Zone de forte dcroissance

Dans la zone 1, V proche de 0V, la tangente hyperbolique tend vers -1 (expression (3-35) avec kc positif de
forte valeur). On peut ainsi rcrire lexpression C(V) (3-34) suivant la forme (3-36) o C1(V) est la valeur
variable de C dans la zone 1.
tanh(
( )=
(1 + )
(3-35)
(3-36)
Zone 3 : Zone de dcroissance lente

Dans la zone 3, la tension V est de forte valeur et la tangente hyperbolique tend vers +1 (expression (3-37)).
On peut ainsi rcrire lexpression C(V) (3-34) suivant la forme (3-38) o C3(V) est la valeur variable de C dans
la zone 3. A partir du point particulier V = VMAX, on peut dduire la valeur du paramtre ka (quation (3-39)).
tanh(
( )=
=
+1
(1 + ) (1 +
(1 +
) (1 +
(3-37)
)
(3-38)
(3-39)
Zone 2 : Zone de transition entre la zone 1 et la zone 3

Dans la zone 2 dite de transition entre les modes 1 et 3, la tangente hyperbolique est comprise entre -1 et +1
(expression (3-40)). La tension pour laquelle la capacit passe de la zone 1 la zone 3 est note Vcoude. Cette
tension permet de rgler le rapport kc/kb (expression (3-41)) correspondant la tension V juste sur le point de
symtrie de la fonction tanh(). Pour un rapport kc/kb donn : plus kc est petit, plus le coude est doux et plus kc
est grand, plus le coude a un effet de marche descalier . Cela revient rgler la sensibilit du passage de C0
CMIN vis--vis la tension V.
115
1<
Figure 3-35 fonction tangente

hyperbolique
)<1
(3-40)
(3-41)
Figure 3-36 Profil typique C(V) obtenus avec lquation (3-34)
La Figure 3-37 prsente les courbes CGD(VGD) (Figure 3-37 a) et CGS(VGS) (Figure 3-37 b) finalement
obtenus. Les rsultats sont conformes avec les profils C(V) attendus (Figure 3-34).
a) CGD(VGD)
b) CGS(VGS)
Figure 3-37 Rsultat de simulation, valeur des capacits CGS et CDS en fonction de la tension leurs bornes
2.3.3. Comparaison simulations vs mesures

Le modle comportemental statique dun transistor HEMT GaN (Figure 3-13) est complt par lajout des
trois capacits CGS, CGD et CDS. Leurs valeurs sont recales partir des rsultats obtenus, suivant la procdure
dextraction prsente prcdemment et appliques au point de fonctionnement : VDC = 40V/ICH = 2,4A/RG=10 .
On insre le modle comportemental complet dans le circuit de simulation de la Figure 3-38, reproduisant le
bras donduleur instrument (cf. Figure 3-24). La comparaison entre les rsultats de simulations et les rsultats
de mesures, sur le point de recalage (VDC = 40V/ICH = 2,4A), est prsente sur la Figure 3-39 et le Tableau 3-8.
Le Tableau 3-9 synthtise les rsultats sur l'valuation de la robustesse du modle : simulation vs mesure
sur les points de fonctionnement VDC = 30V/ICH = 1,6A/RG=10 et VDC = 40V/ICH = 2,4A avec RG = 22 . Le
courant de saturation inverse (-3,5A) ainsi que la disponibilit d'un seul module, nous ont oblig tre trs
prudent dans les tests et ne pas aller au-del de 40V et 2,4A commuts.
Les rsultats obtenus sont trs satisfaisants nos yeux aux vus des objectifs fixs. A savoir la bonne
modlisation des pentes de commutations (dv/dt et di/dt) ainsi que la bonne modlisation du transistor vu du
driver , c'est--dire une capacit quivalente ncessitant un apport de charges QG fidle la mesure. On
remarque tout de mme quau blocage il y a un facteur derreur de 1,5 2 sur lnergie de commutation. Cet
cart a deux origines : dun ct la modlisation de CDS par une capacit fixe qui introduit un dcalage temporel
entre simulation et mesure, de lautre le niveau relativement faible des courants mis en jeu provoquant
lobtention doscillations de courant ngatives, observes en simulation, impactant fortement le bilan nergtique
de la commutation.
116
Figure 3-38 Schma de simulation bras donduleur HEMT GaN.

Tableau 3-8 Comparaison des rsultats de simulation et de mesures sur le point de recalage. Le terme ECOM
tiens compte du terme correctif prsent au chapitre 2 (CV).
40V/2,4A
RG = 10
Amorage
40V/2,4A
RG = 10
Blocage
Mesures
Simulations
dID/dt
0,32 A/ns
0,31 A/ns
QG
7,4 nC
7,2 nC
ECOM
1,6 J
1,6 J
dVDS/dt
3,3 V/ns
3,2 V/ns
ECOM
1,1 J
0,6 J
Tableau 3-9 valuation de la robustesse du modle comportemental : comparaison des rsultats de

simulation et de mesures sur diffrents points VDC/ICH. Le terme ECOM tiens compte du terme correctif prsent
au chapitre 2 (CV).
a) VDC=30V / ICH=1,6A
dID/dt
b) VDC=40V / ICH=2,4A et RG = 22
Mesures
Simulations
0,34 A/ns
0,29 A/ns
Mesures
Simulations
dID/dt
0,26 A/ns
0,18 A/ns
QG
7,8 nC
7,2 nC
ECOM
2,2 J
2,6 J
40V/2.4A
30V/1,6A
QG
7,8 nC
6,8 nC
ECOM
0,6 J
0,6 J
30V/1,6A
dVDS/dt
2,8 V/ns
3,1 V/ns
40V/2,4A
dVDS/dt
1,8 V/ns
2,2 V/ns
RG = 10
Blocage
ECOM
0,7 J
0,3 J
RG = 22
Blocage
ECOM
1,52 J
1 J
RG = 10
Amorage
RG = 22
Amorage
117
Amorage
Blocage
Figure 3-39 Comparaison simulation (lignes pointills) vs mesures (lignes pleines) lamorage et au
blocage dans les conditions VDC=40V/ICH=2,4A (point de recalage)
2.4. Conclusion sur llaboration du modle comportemental du transistor HEMT

GaN
Cette partie prsente un modle comportemental statique et dynamique dun transistor haute mobilit
dlectron en nitrure de gallium. Lanalyse de la caractristique statique ID=f(VDS), en conduction directe
(quadrant I) et en conduction inverse (quadrant III) et de celle de la transconductance ID(VGS), permet dobtenir
lensemble des paramtres statiques requis par le modle. Nous avons obtenu une trs bonne modlisation du
comportement du transistor dans ses trois modes de fonctionnement : saturation directe, zone ohmique (directe et
inverse) et conduction inverse fortes pertes (quadrant III, VGS < VGTH). Les capacits prsentes aux bornes
du transistor (CGS, CGD et CDS) sont ensuite ajoutes au modle statique pour tre reprsentatif du comportement
dynamique du transistor. Pour obtenir un modle le plus prcis possible pendant les phases de commutations, des
capacits dpendantes de la tension sont requises. Une capacit CGD(VGD) pour la modlisation de leffet Miller
et du dv/dt et une capacit CGS(VGS) pour une bonne modlisation du transistor vu du driver vont permettre de
118
tester des stratgies de pilotage des HEMT GaN. Finalement, pour rpondre nos besoins, une capacit CDS
insensible la tension prsente ses bornes est suffisante. Une analyse fine des squences damorage et de
blocage du transistor permet dextraire les valeurs des capacits. La comparaison des rsultats de simulation et
de mesure, pour les squences damorages et de blocages (dVDS/dt, dID/dt, QG), pour diffrents couples VDC/ICH,
a permis de valider le modle1.
Sur le point de recalage, lerreur maximale entre la simulation et la mesure sur lensemble des relevs est
gale 3%. On note toutefois une erreur suprieure concernant la mesure de lnergie de commutation au
blocage, pnalis par une mise en uvre faible courant de charge (erreur dans un rapport entre mesure et
simulation). Sur les autres points de fonctionnements, lerreur moyenne entre les relevs de mesures et de
simulations est infrieure 15% ; toujours en excluant le relev de lnergie de commutation au blocage (erreur
moyenne de 45%).
3. Utilisations du modle comportemental

La partie 3 est loccasion de prsenter plusieurs exemples dutilisation du modle comportemental du
HEMT GaN. Tout dabord, une application simple en mode onduleur MLI va permettre de confirmer la
robustesse du modle tabli. Ensuite, comme dans le chapitre 2, nous nous intresserons aux courbes
reprsentant le compromis entre rapidits de commutation et les pertes (dv/dt vs ECOM) pour plusieurs rsistances
de grille. Dans ce cadre, on comparera les rsultats de mesures avec les rsultats de simulation obtenus avec le
modle, ainsi quavec la prdtermination estime partir du modle analytique de dv/dt. Finalement, on
prsentera une application de la boucle de contrle du di/dt (introduit au chapitre 2) mise en uvre en simulation
laide du modle comportemental du HEMT GaN.
3.1. Simulation dun onduleur MLI

3.1.1. Introduction
Figure 3-41 Onduleur MLI : formes dondes

simules
Figure 3-40 Gnrateur MLI et bras donduleur
Le schma de la Figure 3-40 reprsente le bras donduleur HEMT GaN command par un signal MLI. Le
bras donduleur est charg par la simple association srie dune rsistance et dune inductance. Sur la Figure
3-41 on observe le rsultat de simulation dans le cas VDC = 40V. On donne par la suite le dtail de son
comportement dans les trois modes de fonctionnement observs : dabord ICH > 0A, puis ICH < 0A et enfin dans
un mode particulier quand ICH passe par 0A.
1
Ce modle comportemental et la procdure dextraction associe font lobjet dun papier qui sera prsent la
confrence EPE de Genve, en septembre 2015.
119
3.1.2. ICH > 0

Quand la tension modulante est ngative, le rapport cyclique de la tension grille-source du transistor LowSide, VGS_LS, est suprieur 50% et suprieur au rapport cyclique de la tension grille-source du transistor HighSide, VGS_HS. En consquence, le courant de charge est positif (en se rfrant aux conventions de signe de la
Figure 3-40). Le cycle de conduction se dcompose en 4 tapes (cf. Tableau 3-10). Plus le rapport cyclique de la
commande Low-Side est grand, plus le courant de charge est important.
Tableau 3-10 Fonctionnement de londuleur lorsque ICH > 0
Etape 1
Etape 2
High-Side : OFF / Low-Side : ON
High-Side : OFF / Low-Side : OFF
Etat stable 1.
Conduction directe
travers le transistor LowSide.
Zone de temps mort

Blocage command du transistor
Low-Side.
Basculement de VDS.
Le courant circule par le transistor
High-Side.
Polarisation du High-Side dans la
zone de conduction inverse
fortes pertes .
Etape 3
Etape 4
High-Side : ON / Low-Side : OFF
Etat stable 2.
Le courant circule en
inverse par le transistor
High-Side.
Polarisation dans la zone
ohmique inverse.
Zone de temps mort, identique

ltape 2.
Puis retour ltape 1.
Complment : observation du couplage capacitif High-Side Low-Side durant la phase de dv/dt
Figure 3-42 Bras donduleur GaN. Couplage capacitif suite un amorage command sur le transistor LowSide entranant un blocage spontan sur le transistor High-Side.
120
a) Observation des tensions de commandes

High-Side et Low-Side (courbes bleue et
verte, rfrences laxe horizontal gris),
dtection du passage par le seuil (ligne
pointille verte). Observation de la tension
Drain-Source High-Side (courbe rouge,
rfrence laxe horizontal rouge).
b) Observation des courants dans les capacits

CDS et CGD High-Side (courbes verte et
rouge). Observation du courant de grille
High-Side (courbe bleue). Observation du
courant de canal High-Side, observation de
la remise en conduction intempestive (courbe
violet). Toutes les courbes sont rfrences
laxe horizontal gris.
Figure 3-43 Zoom sur un amorage command du transistor Low-Side. Observation du couplage capacitif
High-Side Low-Side (RG = 10 ).
Quand le courant de charge est positif, cest le transistor Low-Side qui est command lamorage ou au
blocage. A lamorage de celui-ci, on se retrouve dans la configuration du schma de la Figure 3-42, avec un
dv/dt ngatif aux bornes du Low-Side, entranant un dv/dt positif aux bornes du High-Side. A partir de la Figure
3-43, on observe les formes dondes des courants et des tensions permettant de comprendre le phnomne de
couplage capacitif.
Dans la phase 1, on observe sur la Figure 3-43 a), la monte de la tension de commande du
transistor Low-Side VGS_LS (courbe bleue). Au passage par le seuil (VGTH = -3,5V), la squence de
commutation va senclencher. On rentre dans la phase 2.
Dans la phase 2, le courant de charge qui circulait jusqualors par le transistor High-Side, va
maintenant circuler par le transistor Low-Side. Le courant ICANAL_HS (courbe violette sur la Figure
3-43 b) passe de -3,5A 0A.
Dans la phase 3, la commutation en courant est termine, on observe la commutation en tension.
Apparition dun dv/dt positif entre les bornes drain et source du transistor High-Side (VDS_HS,
courbe rouge sur la Figure a). Le transistor High-Side tant bloqu, il est vu comme sa capacit
COSS (CGD + CDS). Ainsi, le dv/dt va entraner lapparition de deux courants capacitifs ICDS (en vert
sur la Figure 3-43 b) et ICGD (en rouge sur la Figure 3-43 b). Le courant ICGD se reboucle par le
driver High-Side via la rsistance de grille, faisant apparatre une tension VGS_HS croissante (courbe
verte sur la Figure 3-43 a). Cette remonte de tension est telle que VGS_HS > VGTH, ainsi le transistor
High-Side rentre en conduction (apparition dun courant ICANAL_HS, Figure 3-43 a).
Finalement, lissue du dv/dt, les courants capacitifs sannulent, entranant une extinction du
courant ICANAL_HS (Phase 4).
Pour conclure, ce phnomne de remise en conduction intempestive, li au couplage capacitif pendant la
phase de dv/dt, et entranant un court-circuit de bras (High-Side et Low-Side ON) doit tre vit. Dans le cas le
moins grave (comme observ sur la Figure 3-43), la remise en conduction du transistor High-Side est de trs
courte dure, les pertes engendres restent faibles et les transistors ne subissent pas de dgradations trop svres.
Si le court-circuit dure plus longtemps, les pertes engendres vont nuire considrablement au bilan global du
121
convertisseur ; de plus la dure de vie des transistors sera considrablement rduite. Finalement, si le dv/dt est de
trop forte valeur, la remonte de tension VGS engendre sur le transistor non command peut tre telle quelle
dtruit le transistor (claquage de loxyde de grille). Dans le chapitre 1, nous avons prsent deux mthodes de
protection de la grille des transistors face ce phnomne (protection lmentaire de la grille partir de diodes
de clamp et protection contre la remise en conduction avec un transistor auxiliaire faible impdance). Nous
pouvons ici voquer une troisime solution, conformment aux structures prsentes dans le Tableau 1-10, si on
dissocie RG_ON et RG_OFF et la faveur dune RDSON de T2 (interrupteur du Low-Side interne au buffer) de faible
valeur, alors pour un courant ICGD donn on rduit considrablement la remonte en tension de VGS. On peut ainsi
viter la remise en conduction intempestive du transistor de puissance. Cette dernire solution prsente
lavantage dtre trs simple mettre en uvre (moins coteuse que lajout dun transistor auxiliaire), cependant
elle est noffre aucune souplesse (fige, car interne au buffer).
3.1.3. ICH < 0
Cette fois la tension modulante est positive. Par consquent, le rapport cyclique de la tension grille-source
du transistor High-Side, VGS_HS, est suprieur 50% et suprieur au rapport cyclique de la tension grille-source
du transistor Low-Side, VGS_LS. Cela conduisant un courant de charge ngatif (en se rfrant aux conventions de
signe de la Figure 3-40). Le cycle de conduction se dcompose en 4 tapes galement (cf. Tableau 3-11). Plus le
rapport cyclique de la commande High-Side est grand, plus le courant de charge est grand en valeur absolue.
Tableau 3-11 Fonctionnement de londuleur lorsque ICH < 0
Etape 1
Etape 2

Zone de temps mort.
Blocage command du transistor
High-Side.
Basculement de VDS.
Le courant circule par le transistor
Low-Side.
Polarisation du transistor Low-Side
dans la zone de conduction inverse
fortes pertes .
Etat stable 1.
Conduction directe
travers le transistor
High-Side.
Etape 3
Etape 4
Etat stable 2.
Le courant circule en
inverse par le transistor
Low-Side.
Polarisation dans la zone
ohmique inverse.
Zone de temps mort, identique

ltape 2.
Puis retour ltape 1
3.1.4. ICH autour de 0A

Introduction
Finalement, on considre la troisime zone de la Figure 3-41. Lorsque la tension modulante se rapproche de
0V, les rapports cycliques des tensions grilles sources des transistors de puissances High-Side et Low-Side se
rapprochent de 50% et le courant de charge oscille autour de 0A. Dans ce cas, les transistors commutent
exclusivement par des ordres de blocages commands.
Ainsi :
122
A lamorage, tant que la dure de la chute de tension VDS est infrieur au temps mort (tfv < tm),
alors la commutation se produit sous une tension proche de 0V.
Au blocage, tant donn que ICH et RG sont de faibles valeurs, la commutation se produira
courant de canal nul (cf. quation (2-47) et Figure 2-18).
On donne ce mode de commutation le nom de Zero Voltage Switching (ZVS). Il sagit dun mode de
commutations dites douces car elles gnrent de faibles pertes par commutations. Le mode ZVS est utilis
en pratique pour identifier les pertes lies au blocage [27].
Nous proposons, partir du circuit de simulation bras donduleur, didentifier les pertes lamorage et au
blocage. Pour cela, on fixe la tension modulante 0V, de telle sorte que lon travaille rapport cyclique constant
(50%, au temps morts prs, cf. Figure 3-44). On remplace la charge par une source de courant, ISIMU, afin dtre
matre de la forme du courant. On impose ISIMU une forme d'onde triangulaire, centr sur 0A et de mme
frquence que la porteuse. En jouant sur le dphasage lorigine, on peut nobserver que des blocages
commands (Figure 3-45) ou que des amorages commands (Figure 3-46) et ainsi estimer sparment les pertes
de chaque type de commutation.
Dtail du fonctionnement
En se rfrant aux tiquettes 1 6 de la Figure 3-45, on dveloppe le Tableau 3-12.
Figure 3-44 Circuit de simulation dun onduleur de tension avec le modle comportemental du transistor GaN.
Figure 3-45 Blocages commands
Figure 3-46 Amorages commands

123
Tableau 3-12 Fonctionnement de londuleur en mode ZVS, dtaille de la Figure 3-45

Etape 1
Etape 2
ISIMU > 0
ISIMU > 0
Le courant circule en direct

par le transistor Low-Side.
Zone de temps mort.

Blocage command du
transistor Low-Side (bande
surligne en bleue).
Le courant circule en inverse
par le High-Side, en mode
conduction inverse fortes
pertes .
Etape 3
Etape 4
ISIMU > 0
ISIMU < 0
La commande du High-Side
passe 1 (bande orange).
Il est polaris dans la zone
ohmique inverse.
Le courant change de signe.

Le transistor High-Side
conduit dsormais en direct.
Etape 5
Etape 6
ISIMU < 0
ISIMU < 0
Zone de temps mort.

Blocage command du
transistor High-Side (bande
bleue).
Le courant circule en inverse
par le Low-Side, en mode
conduction inverse fortes
pertes .
La commande du Low-Side
passe 1 (bande orange).
Il est polaris dans la zone
ohmique inverse.
Le courant crot, jusqu se
retrouver nouveau positif
(retour ltape 1).
Le principe de fonctionnement est identique pour obtenir les formes dondes de la Figure 3-46. Un
dphasage est impos ISIMU qui permet de nobserver que des amorages commands.
Pertes vs fDEC et dduction des pertes damorages et de blocages
A partir de la simulation de la Figure 3-44, en faisant varier fDEC (frquence de la porteuse), on peut tracer
la courbe reprsentant lvolution des Pertes [W] en fonction de fDEC [kHz] dans les cas blocages commands
(cf. Figure 3-47, courbe bleue) et amorages commands (cf. Figure 3-47, courbe orange). En extrapolant ces
deux courbes fDEC = 0Hz, on dduit la valeur des pertes par conduction dans les transistors. La pente de
chacune des courbes donne lexpression de la dpendance des pertes en fonction de fDEC en mW/kHz. Le Tableau
3-13 donne le dtail des points de mesure. On vrifie bien que la puissance fournie par lalimentation est gale
la somme des pertes dans le cblage, not PRL, et des pertes dans les transistors, not PTRANSISTORS. On vrifie
galement les valeurs de la pente (a en mW/kHz) et de lordonne lorigine (PCOND) sur un exemple (FDEC =
150kHz) :
PALIM = a (mW/kHz) . FDEC (kHz) + PCOND (W)
A lamorage : (5 x 150).10-3 + 5,5 = 6,25W. Simulation PALIM = 6,22W
Au blocage : (3 x 150).10-3 + 5,5 = 5,95W. Simulation PALIM : 6,05W.
124
En conclusion, on note une trs faible sensibilit des pertes en fonction de la frquence de dcoupage FDEC.
Le passage de FDEC = 50kHz FDEC = 200kHz naugmente les pertes que de 1W, soit moins de 20% de
variation (par rapport 5,5W).
fDEC [kHz]
25
75
150
220
PALIM [W]
5,61
5,82
6,22
6,61
PRL [W]
-0,21 -0,21 -0,21
-0,21
PCELLULE [W]
-5,40 -5,62 -6,02
-6,42
PTRANSISTOR [W]
-2,70 -2,81 -3,01
-3,21
PALIM [W]
5,66
6,05
6,29
PRL [W]
-0,21 -0,21 -0,21
-0,21
PCELLULE [W]
-5,45 -5,57 -5,84
-6,09
PTRANSISTOR [W]
-2,72 -2,78 -2,92
-3,05
Amorage
Blocage
5,77
Tableau 3-13 - Dtail des mesures de pertes.

Mesures faites sur les lments en convention
gnrateur.
Figure 3-47 Pertes [W] vs fDEC [kHz] : dduction des

pertes par conduction
3.2. Confrontation : modle analytique de dv/dt, simulations partir du modle

comportemental et rsultats de mesures
3.2.1. Rsultats et synthse
a)
Amorage 1,4A / 50V
b)
Blocage 2,2A / 50V
Figure 3-48 Comparaison entre la mesure sur platine de test / le calcul sur modle analytique / la simulation
avec le modle comportemental
A partir du bras donduleur command par la mthode double pulse (cf. Figure 3-38, page 117), on souhaite
valuer la dpendance des transitoires en tension (dv/dt) en fonction de la valeur de la rsistance de grille RG. On
ralise la comparaison entre les mesures, les rsultats de simulations obtenus partir du modle comportemental
du HEMT GaN (partie 2) et les rsultats issus du modle analytique de dv/dt (Tableau 2-4). Pour les 3 cas, on
ralise ltude dv/dt vs RG. La Figure 3-48 prsente les rsultats obtenus lamorage (a) et au blocage (b). La
fidlit de nos deux modles va au-del de nos attentes. Les trois courbes sont mme superposes. Lerreur
125
maximale est, dans les deux cas (amorage et blocage), releve pour RG = 3,3 . A lamorage il y a, au
maximum un facteur 1,5 entre la mesure et le modle analytique ; au blocage, il y a, au maximum un facteur 1,2
entre la simulation et le modle analytique. On note finalement que nos deux modles reproduisent fidlement le
changement de mode de fonctionnement au blocage (courant de canal nul ou non nul).
3.2.2. Effet Miller Passif : confrontation mesures vs modle analytique
Figure 3-49 Modle analytique : reprsentation du dv/dt vs ICH au blocage et mise en vidence du changement
de comportement
a) RG = 3,3 , commutation
courant de canal nul
b) RG = 22 , commutation
courant de canal non nul
Figure 3-50 Observation du changement de mode de commutation au

blocage. Effet Miller Inactif (a) ou Actif (b).
La Figure 3-49 reprsente lvolution du dv/dt en fonction du courant de charge ICH pour plusieurs
rsistances de grille. Cette figure nous permet didentifier la rsistance de grille critique (changement de mode de
commutation au blocage) pour un courant ICH donn. On conclut que dans notre cas, seule la rsistance de 22
nous permet dobtenir des commutations Effet Miller Actif au blocage.
Cette hypothse, issue du modle analytique, est vrifie en pratique (cf. Figure 3-50). Pour RG = 3,3
(Figure 3-50 a), la commutation se produit aprs le franchissement du seuil par la tension VGS, soit courant de
canal nul. Pour RG = 22 (Figure 3-50 b), la commutation se produit avant le franchissement du seuil par la
tension VGS, soit courant de canal non nul.
3.3. Boucle de contrle du di/dt : application au HEMT GaN Normally ON

Dans le chapitre 2, nous avons introduit une boucle de contrle du di/dt sur le cas simple amorage
command dans une cellule hacheur. Cependant, pour valider le fonctionnement de cette solution dans une
problmatique bras donduleur, elle doit tre confronte aux 3 autres cas de commutation possibles (blocage
126
command, amorage et blocage spontans). Finalement, le caractre Normally-ON des puces GaN modlise va
nous permettre de confronter ce circuit dasservissement de di/dt une autre problmatique : les commutations
ont lieu alors que la tension VGS est ngative.
3.3.1. Problmes avec la boucle simple
La Figure 3-51 rappelle le schma de boucle de contrle actif du di/dt introduite au chapitre 2.
Figure 3-51 Rappel de la boucle de contrle du di/dt

Circulation dun courant par la diode de corps du MOSFET de contrle
Dans le chapitre 2, nous nous tions contents dintroduire la boucle de contrle pour le cas amorage
command avec comme hypothse que la tension VDRV, la tension du driver, pouvait varier de 0V VDRV+, la
tension dalimentation maximale. Or lorsque VDRV = VDRV- (tension ngative par rapport la source de M1), la
diode de corps de M1 (MOSFET de contrle) est polarise en direct venant ainsi court-circuiter la tension VGS du
transistor HEMT en statique (cf. Figure 3-52). Si le transistor de puissance est de type Normally OFF cela a deux
effets ngatifs :
1) Consommation continue de courant par le driver et chauffement de celui-ci.
2) Tension VGS impose -0,6V tant que VDRV = VDRV-, entranant ainsi une rduction de limmunit
prvue sur la grille (-VTH_Diode > VDRV-) vis--vis des dv/dt gnrs par le transistor de puissance
oppos.
Figure 3-53 - Boucle de contrle du di/dt, D1 reste

bloque lors de la squence de di/dt si
VG < VTH_D1 + VDS_M1
Figure 3-52 Boucle de contrle du di/dt, courant

circulant par la diode de corps de M1 quand
VDRV = VDRV-
Mais, dans le cas qui nous proccupe, dun transistor de puissance de type Normally-ON, cela est
rdhibitoire, -VTH_Diode > VGTH, rendant le transistor passant.
127
Une solution simple, dans le cas dun transistor de puissance Normally OFF, est dinterrompre le chemin
du courant par linsertion dune diode tte bche en srie avec M1 (cf. Figure 3-53). Cette diode soppose au
passage dun courant ngatif dans le transistor M1 et le circuit de contrle redevient oprationnel.
Cependant, dans le cas d'un transistor de puissance Normally-ON, la tension VG damorage est ngative.
Elle nest pas suffisante durant la commutation pour rendre la diode D1 passante et permettre M1 de fonctionner
dans sa zone de saturation. En effet, au moment du di/dt, VG est ngatif (VG VGTH + VL).
3.3.2. Solution
a) Boucle de contrle de di/dt lamorage
b) Boucle de contrle de di/dt au blocage
Figure 3-54 Boucle de contrle du di/dt pour alimentation de driver bipolaire (VDRV+ et VDRV-)
La solution propose est prsente par la Figure 3-54 a. Elle consiste sassurer que le transistor M1 puisse
toujours fonctionner en rgime satur quelle que soit la valeur de tension prsente sur la grille VG. Pour ce faire,
le transistor M1 est plac dans une maille polarise par la tension fixe VDRV+. Ce transistor fournira ainsi, lors
dune squence de di/dt lamorage, un courant IM1 proportionnel la tension VL prsente aux bornes de
linductance de source et image de la variation de courant contrler. Afin de pouvoir soustraire ce courant
celui fourni par le driver IDRV pour obtenir le courant IG dsir, le courant drain de M1 est recopi successivement
par les deux miroirs de courant Q1-Q2 et Q3-Q4. On note que le courant drain de Q4, not ICTRL, est limage du
courant IM1 dans le rapport de transformation des miroirs de courant (ici gain en courant unitaire pour les deux
miroirs). On peut noter galement que, comme dans le cas prcdent et par mesure de prcaution, une diode D1
est place en srie avec le transistor Q4. Elle est ncessaire afin de prvenir tout court-circuit de la grille du
transistor de puissance au cas o la tension grille VG serait entraine au-dessous de VDRV- (dfaillance ou
transitoire dfavorable). Par rapport au schma initial, cette structure implique de raliser un point milieu sur
l'alimentation bipolaire du driver.
Le contrle du di/dt au blocage du transistor de puissance reprsente le cas dual de celui prcdemment
analys. Il sagit dun di/dt ngatif li la dcharge de la capacit grille-source du transistor par un courant de
grille IG ngatif. Le ralentissement de la commutation en courant consiste alors ajouter des charges sur la grille,
autrement dit, de rduire la valeur du courant IG. Ainsi, le courant ICTRL doit maintenant tre additif, et non
soustractif comme dans le cas prcdent. De plus, la tension VL apparaissant aux bornes de linductance de
source sera maintenant ngative. Afin de fournir un courant ICTRL qui lui sera proportionnel, on utilisera alors un
transistor de type PMOS. Ce dernier sera insr dans une maille polarise par la tension VDRV- afin de bnficier
dune polarisation insensible la valeur de la tension de grille VG. La Figure 3-54 b prsente la solution
symtrique. Elle est ralise partir dun transistor M2 (MOSFET de contrle de type P), de deux miroirs de
courant Q5-Q6 et Q7-Q8 et dune diode D2. Ce transistor est activ par une tension VL ngative, image dun di/dt
de blocage. Linsertion du jeu de miroirs de courant, selon le mme principe qu' l'amorage, nous permet
128
galement de disposer de degrs de libert supplmentaires pour rgler la valeur de la transconductance totale
prsente entre la tension VL, image du di/dt, et le courant ICRTL soustrait au courant du driver.
3.3.3. Robustesse de la boucle de contrle du di/dt face aux commutations du transistor

homologue
On souhaite maintenant observer limpact de la prsence des boucles de limitation de di/dt dans une
configuration de bras donduleur. On regarde en particulier son influence sur le fonctionnement du transistor
passif de la cellule de commutation. Dans le cas du fonctionnement d'un bras donduleur en commande MLI, la
position du transistor actif (High-side ou Low-side) varie selon le sens du courant de charge. La Figure 3-55
rappelle les squences de commutations observes en supposant que la commande 1 reprsente la commande du
composant actif. Quand le transistor actif impose un di/dt positif (de 0A vers ICH) cela impose un di/dt galement
positif (de ICH vers 0A) sur le transistor passif. De manire identique, quand le transistor actif impose un di/dt
ngatif (de ICH vers 0A) cela impose un di/dt ngatif (de 0A vers ICH) sur le transistor passif. Dans tous les cas,
quand le transistor passif subit des fronts de courant, sa commande est ltat bas.
Pour faciliter lanalyse de la raction de la boucle de limitation du di/dt une commutation produite par le
transistor oppos, on se replace dans le cas simple sans miroirs de courants. En effet, les miroirs de courant, du
circuit dasservissement de di/dt, ne jouent quun rle de recopie (avec ou sans gain). Ils permettent de rendre la
boucle toujours fonctionnelle dans le cas o le transistor de puissance serait de type Normally-ON. Cependant,
ils ninfluencent pas directement le circuit sur son principe de fonctionnement.
Figure 3-55 - Chronogramme des signaux de commandes et des formes d'ondes simplifies
Effet dun di/dt > 0 sur la boucle de limitation du di/dt damorage du transistor passif
Figure 3-56 - Boucle de limitation du di/dt damorage, impact sur

le transistor passif
129
Figure 3-57 - Schma quivalent la

Figure 3-56
Quand le transistor passif subit un di/dt positif alors que celui-ci est bloqu (conformment la Figure
3-56, T1 est ouvert et T2 est ferm donc VDRV = VDRV-), une tension positive apparat aux bornes de linductance LS
qui active le transistor M1 de contrle (NMOS). Le fonctionnement peut tre tudi sur le schma de la Figure
3-57. La tension de sortie du driver VDRV est ngative, la diode D1 est bloque et dconnecte la structure de
limitation du di/dt damorage. Dans ce cas, la tension VL prsente aux bornes de LS a comme seul impact celui
de rduire la valeur de la tension VGS : on obtient VGS = VG - VL, avec VG VDRV-. Ainsi, plus VL augmente (di/dt
fort) plus laction de blocage du transistor de puissance est amplifie. Cet effet va dans le bon sens. En
conclusion, la boucle de limitation du di/dt damorage ninduit aucun effet ngatif sur le transistor passif. La
tension aux bornes de linductance LS renforce le blocage.
Effet dun di/dt<0 sur la boucle de limitation du di/dt de blocage du transistor passif
Quand le transistor passif subit un di/dt ngatif alors que celui-ci est bloqu (conformment la Figure
3-58, T1 est ouvert et T2 est ferm donc VDRV = VDRV-) une tension ngative apparat aux bornes de linductance LS
qui active le transistor M2 de contrle (PMOS). Le fonctionnement peut tre tudi sur le schma de la Figure
3-59. La tension de sortie du driver VDRV est ngative, la diode D2 est passante et autorise le passage dun courant
ICTRL proportionnel la tension VL. La tension VGS passe ainsi dune tension trs ngative VDRV- une tension
encore ngative mais plus proche de 0V. Le pire cas est donn par la conduction en zone ohmique de M2 (cas VL
trs leve). La valeur maximale de VG est donne par lexpression (3-42) o ICTRL est donn par lexpression
(3-43). Cette phase de pr-polarisation de la grille est bnfique en vue de lamorage venir du transistor de
puissance (cf. chronogramme de la Figure 3-55).
Dans un cas classique, sans la boucle de limitation du di/dt de blocage, la valeur de la tension grille-source
(VGS = VG - VL, avec VL < 0V et VG VDRV-) ne serait pas limite par la diode D2 est pourrait thoriquement
atteindre un niveau trs lev (cas dun trs fort di/dt) pouvant endommager le transistor de puissance (claquage
de loxyde de grille). Ainsi, la boucle de limitation du di/dt de blocage nintroduit aucun effet ngatif sur le
transistor passif mais au contraire prsente deux avantages :
1) Elle pr-polarise la grille en vue de la mise ON du transistor sans pour autant amorcer le
composant.
2) Elle protge la grille avec une limitation de la tension VGS au-dessous de 0V.
=
.
_
Figure 3-58 - Boucle de limitation du di/dt de blocage, impact sur le

transistor passif
130
(3-42)
(3-43)
Figure 3-59 - Schma quivalent la

Figure 3-58
3.3.4. Evaluation de la boucle de contrle

Comparaison calcul vs simulation
a) Amorage
b) Blocage
Figure 3-60 Boucle de contrle du di/dt avec miroirs de courant : comparaison modles analytique vs
simulation PSPICE
Pour conclure, on met en uvre la boucle de contrle de di/dt en simulation laide du modle
comportemental du transistor. Pour lutilisation de la boucle de contrle du di/dt les tapes respecter sont :
1) Dtermination du di/dtMAX, li au composant de puissance, au design du circuit et lapplication,
2) Choix du di/dt de cibl not : di/dtCIBLE (
di/dtMAX) et dduction de VL = LS.di/dtCIBLE
3) Par lquation (3-44), dtermine au chapitre 2, on dtermine la valeur de ICTRL :

=
+
.
(3-44)
4) Par lutilisation de labaque, ICTRL vs VL (Figure 57 Chapitre 2, paramtre : W L fix), on dtermine

la valeur de W/L appliquer au transistor de contrle M1.
A partir de cette dmarche, on trace sur la Figure 3-60, lvolution du di/dt en fonction du W des transistors
M1 et M2 de contrle (avec L = 0,5m) dans les deux cas : amorage (a) et blocage (b). On compare les rsultats
obtenus au moyen de la relation (3-44), tablit tablie au chapitre 2 (courbes bleues) et ceux fournis par la
simulation (courbes rouges). Les rsultats permettent de conclure quun bon fonctionnement de la boucle de
rgulation est obtenu. On peut faire deux remarques :
1) Sur le principe, plus W augmente, plus le di/dt est limit.
2) La prdtermination mathmatique et le rsultat de simulation sont trs similaires. Lerreur maximale
est de 12% lamorage et 10% au blocage. Ainsi, la valeur laquelle on souhaite imposer le di/dt est
bien respecte.
Evaluation quantitative : courbe di/dt vs nergie de commutation
La Figure 3-61 prsente une valuation quantitative de la boucle de contrle du di/dt. On compare laction
de la boucle de di/dt face une augmentation de la rsistance de grille dans le but de rduire la commutation en
courant. A lamorage, pour un di/dt de 0,6A/ns, on ralise un gain de 57% sur les pertes par commutations. Au
blocage, pour un di/dt de 0,8A/ns, on ralise un gain de 60% sur les pertes par commutations. Lintrt dagir
spcifiquement sur la commutation en courant, sans modifier la commutation en tension, apparat clairement ici
sur les pertes globales engendres.
131
a) Amorage
b) Blocage
Figure 3-61 Evaluation quantitative de la boucle de contrle du di/dt : courbes di/dt vs nergie de
commutation
3.3.5. Conclusion sur la boucle de rgulation du di/dt

En conclusion, la boucle de contrle du di/dt reprsente un exemple de contrle actif des commutations. Le
point fort de la solution prsente, est une rgulation rapide des fronts de commutation en courant, bien dcoupl
dun ralentissement de la commutation en tension (gain global sur les pertes par commutations).
Cependant, cette solution prsente les inconvnients suivants :
Augmentation de la consommation du driver durant les phases de di/dt, dpendant du courant ICRTL
ncessaire pour limiter le di/dt. Cependant, aucune consommation en statique.
Ncessit dtre au plus prs du transistor de puissance afin de limiter les inductances parasites et
permettre la boucle dtre la plus rapide possible.
Dpendance la variation de la tension de seuil des MOSFET avec la temprature. Entre -2mV/C
et -4mV/C selon le dopage [76]. La solution prsente tant idalement conu pour tre intgr au
plus prs du composant de puissance, il est important destimer la temprature laquelle travaillera
le driver.
3.4. Bilan sur lutilisation du modle comportemental

Dans la partie 3.1, on a test la robustesse du modle comportemental dun HEMT GaN. Le modle
sinsre parfaitement dans un profil de simulation exigeant en termes de convergence (tel que londuleur en
commande MLI) et cela, un faible cot calculatoire. On peut ainsi utiliser le modle pour faire de la prdiction
des pertes damorage ou de blocage dans des configurations qui ne sont pas possibles sur un banc de test
incluant les squences de conduction inverse canal passant ou bloqu.
Ensuite, la partie 3.2 a permis de confronter les rsultats de mesures de dv/dt aux deux modles
prcdemment tablis ; le modle analytique de dv/dt au chapitre 2 et le modle comportemental dun HEMT
GaN au chapitre 3. La comparaison sest faite sur la base des courbes de compromis entre le dv/dt et la rsistance
de grille. Elle a permis de conclure une bonne fidlit des deux modles.
Finalement, dans la partie 3.3, nous avons pu tester la boucle de contrle actif du di/dt dans un contexte
dinterrupteur GaN Normally-ON. Ainsi, nous avons complt ltude prsente dans le chapitre 2 afin de rendre
la boucle fonctionnelle sur les 4 cas de commutations dune application onduleur (amorage et blocage
commands, amorage et blocage spontans).
4. Etude et mise en uvre dun dispositif disjoncteur ddie aux

composants Normally ON
Le module GaN du CEA-LETI avec lequel nous avons travaill durant la thse est constitu de transistors
Normally-ON. Pour travailler dans des conditions de scurit optimales durant nos essais, nous avons mis au
point un disjoncteur surveillant la fois :
132
la prsence des alimentations auxiliaires ngatives des drivers,

et galement le courant dbit par lalimentation DC sur le bus du bras d'onduleur.
4.1. Etude
4.1.1. Cahier des charges
Sur la Figure 3-62, on prsente un schma synoptique du cahier des charges du circuit disjoncteur. Celui-ci
est dcompos en 5 fonctions principales (notes FP). Il comprend deux fonctions de surveillance :
1) FP1, surveillance du courant dalimentation et dtection dun dpassement par rapport une
rfrence fixe (cas dun dbut de court-circuit de bras).
2) FP2 et FP2, surveillance des alimentations auxiliaires ngatives des drivers High-Side et LowSide. Si une des tensions ngatives des drivers commence chuter, il faut dclencher le disjoncteur en
amont avant que le driver ne soit plus en mesure de maintenir bloqu le transistor.
Ces trois lments de surveillances sont relis par une fonction ET logique (dtection par un niveau bas,
FP3). Ds quune dfaillance apparat, le disjoncteur se dclenche et dconnecte le bras (FP4) par un blocage
lent de manire ne pas contraindre le disjoncteur en surtension. La Figure 3-63 illustre la mise en uvre du
circuit disjoncteur sur le bras donduleur GaN. La carte disjoncteur est construite autour d'un semi-conducteur Si
Normally-OFF et alimente par une alimentation auxiliaire en +15V/-5V, flottante vis--vis du BUS DC. Il faut
noter que la dfaillance de cette alimentation auxiliaire (note Alim. Aux. sur la Figure 3-63) provoquera le
blocage naturel du disjoncteur et donc un tat de scurit intrinsque du bras de l'onduleur. La fonction de
surveillance des alimentations ngatives des drivers est auto-alimente partir des alimentations des drivers.
Ainsi, la logique scuritaire est telle quen labsence de signal issu de ces blocs, le disjoncteur est dclench. En
conclusion, un niveau logique 0 sur DETECT 1, DETECT 2 ou DETECT 2 entrane le passage 0 du
signal logique DISJONCT qui dclenche le disjoncteur.
Figure 3-62 Synoptique du cahier des charges du

circuit disjoncteur
Figure 3-63 Illustration de la mise en uvre du

circuit disjoncteur
4.1.2. Solutions
FP1 : Surveillance du courant issu de lalimentation DC
La Fonction Principale 1, surveillance du courant issu de lalimentation DC , est dcompose en trois
Fonctions Secondaires (notes FS) :
FS11, mesure en permanence le courant issu de lalimentation DC.
FS12, compare cette mesure avec une rfrence interne.
FS13 impose un niveau logique 0 sur la sortie DETECT 1 si la rfrence est dpasse.
La Figure 3-64 montre le schma du circuit de surveillance du courant dalimentation. La fonction
secondaire de mesure FS11, est ralise par un shunt ohmique de 50m . FS12, dtection de seuil est
133
ralise par le circuit intgr INA200 (cf. datasheet [77]). Une fois que le seuil est dpass, la tension V3 est
maintenu un tat haut, quelles que soient les variations sur lentre (effet mmoire). La patte 5 est une patte de
RESET, qui permet la remise ltat bas de la tension V3. Dans notre circuit elle est accessible par un bouton
poussoir, BP1. Finalement, la fonction secondaire FS13, niveau logique de sortie , est ralise par un
transistor M1 (MOSFET BS170) en configuration drain ouvert. Il faut noter dans ce schma que la partie
mesure est plac au potentiel haut de lalimentation VDC. Celle-ci nest pas bruite par les dv/dt de
commutation du bras puisqu'un condensateur de dcouplage et filtrage est plac en aval du shunt. La tension de
mode commun applique aux deux entres de la partie mesure et donc une tension naturellement filtre.
La rfrence interne de lINA200 est de 0,6V, le gain de lamplificateur dentre est gale 20. Ainsi,
conformment la Figure 3-64, partir dun courant IIN > 600mA, on obtient une tension de sorite V3 = 5V.
Dans ce cas le transistor M1 est passant et le bit DETECT 1 est mis 0 . Le disjoncteur est activ
(dconnexion de lalimentation). Pour augmenter le courant maximum accept, on introduit un pont diviseur
entre la sortie de lamplificateur et lentre positive du comparateur (pin 2 et 3 de lINA 200), compos des
rsistances externes RX et RY. Ainsi, on dtecte un dpassement si :
V2B > 0,6V
Soit, V2A > (1+RX/RY) x 0,6V
Donc, V1 > (1+RX/RY) x 30mV
Le courant dentre maximum (IIN_MAX) est donn par lexpression (3-45).
>
(1 +
20
). 0,6
(3-45)
Figure 3-64 Schma de dtection dun dpassement de courant et circuit disjoncteur

FP2 : Surveillance de lalimentation ngative
La Fonction Principale 2 surveillance de lalimentation ngative , est articule autour de deux fonctions
secondaires :
FS21, dtection de seuil , est un comparateur double seuil (trigger de Schmitt) ralis partir
du circuit intgr LM311.
FS22, niveau logique de sortie , maintient un niveau logique 1 sur la sortie DETECT 2, via
le transistor PMOS M2, tant que la tension dalimentation ngative du driver VDRV- est suffisamment
ngative ; c'est--dire suprieure en valeur absolue une valeur de rfrence.
134
Figure 3-65 Schma du circuit de surveillance de lalimentation ngative du driver

La Figure 3-65 montre le schma du circuit de surveillance de lalimentation ngative dun driver. Le
circuit LM311 est mont en trigger de Schmitt. Il va effectuer la comparaison dune tension VIN, reprsentative
dune fraction la tension totale dalimentation du driver (expression (3-46)), avec la tension VREF. Ses seuils de
comparaisons sont donns par les expressions (3-47) et (3-48). Dans notre cas, nous souhaitons programmer un
basculement de la sortie VOUT du circuit LM311, en fonction de la variation de la tension VDRV-. Ainsi, partir de
lquation (3-46) on exprime VDRV- en fonction de VIN et on injecte cette expression dans le calcul des deux seuils
(3-47) et (3-48). On dtermine ainsi les deux valeurs ((3-49) et (3-50)) de VDRV- qui font basculer la sortie VOUT.
Les valeurs numriques sont donnes dans le cas VDRV+ = 0V, VDRV- = -6,5V, VDZ1 = 3,5V donc VREF = -3V, R1 =
11k , R2 = 10k , R4 = 10k et R7 = 470k .
(pas assez de tension dalimentation), alors VOUT
Si VVDRV- devient suprieur VDRV-_SEUIL
bascule la tension VDRV+ et M2 est devient bloqu. Cet tat se traduira par un niveau 0 sur la
sortie DETECT 2.
Si VVDRV- devient plus ngatif que VDRV-_SEUIL (suffisamment de tension dalimentation), alors
VOUT bascule la tension VDRV- et M2 devient passant.
FP2 est applique lalimentation ngative de chacun des drivers.
.
=
_
=
_
_
+
+
+
+
+
+
+
.
.
+
+
(3-46)
)=
3,07
(3-47)
)=
2,94
(3-48)
= 5,61
(3-49)
(3-50)
5,86
FP3 : Logique scuritaire

La fonction principale 3 est ralise partir dun ET logique diodes (cf. Figure 3-66). C'est--dire que
si lune des entres est 0 , alors la sortie DISJONCT passe 0 . Lisolation avec les circuits de
surveillances des alimentations ngatives est assure par des optocoupleurs TLP715.
135
FP4 : Disjoncteur
La fonction principale 4, disjoncteur est assure par le transistor M3, un MOSFET IXFN60N60 (cf.
datasheet [78]). Quand DISJONCT est ltat bas (dtection de dfaut), alors le circuit driver IXDN414
commande louverture du transistor M3 en plaant sa tension grille-source au potentiel -5V. Il dconnecte ainsi le
bras donduleur de lalimentation DC avec un blocage lent qui est impos par une rsistance de grille RG de forte
valeur. Le MOSFET M3 est de calibre 70V / 340A. Il a lavantage dtre trs faiblement ohmique ltat
passant (RON = 4m ) et possde une tenue en tension suffisante pour notre application (VDCMAX = 50V).
Evidemment, dans le pire cas d'une absence totale d'alimentation sur les drivers des HEMT GaN ou sur
l'alimentation du driver du disjoncteur, ce dernier se bloque naturellement puisque celui-ci est Normally-OFF.
Figure 3-66 FP3 : Schma du circuit de logique

scuritaire
Figure 3-67 FP4 : Schma de dtection dun

dpassement de courant et circuit disjoncteur
4.2. Mise en uvre
Figure 3-69 Banc de mesure du dpassement de

courant
Figure 3-68 Photo de la carte de contrle

disjoncteur. Vue de dessus (TOP) et vue de dessous
(BOTTOM)
La carte disjoncteur est ralise sur un PCB classique en rsine, route en double couche (cf. Figure 3-68).
Sur la face du dessus (TOP) on retrouve les circuits de surveillances des alimentations et le circuit logique
diodes. Sur la face de dessous (BOTTOM) on retrouve les circuits de dtection de dpassement du courant et le
driver du disjoncteur. Pour les essais, le disjoncteur est mul par une capacit reprsentative de la grille du
MOSFET disjoncteur IXFN60N60 ( 15nF).
136
La Figure 3-69 est une photo qui illustre une mesure de dpassement de courant. Lalimentation DC basse
tension dispose de trois voies en sorties. Avec deux voies, on alimente en +15V / -5V les fonctions FP1, FP3 et
FP4 (cf. Figure 3-63). FP2, surveillances des alimentations ngatives est alimente par la troisime voie en
0V / -6,5V. La seconde alimentation DC est utilise en gnrateur de courant et forme une boucle simple avec le
shunt 50m . La tension aux bornes du shunt est mesure par une sonde diffrentielle. La section suivante
(4.2.1), prsente les rsultats de mesures de dtection dun dpassement de courant. La section finale (4.2.2),
prsente, elle, un rsultat de dtection de perte de lalimentation ngative du driver.
4.2.1. Dtection dun dpassement de courant

La Figure 3-70, rappelle le schma de la Fonction Principale 1, complt par FP3 et FP4. En sortie, FP4 est
charg par une capacit CEQUIVALENT, mulant la grille du MOSFET disjoncteur. La Figure 3-71 montre un
oscillogramme de mesure dun dpassement de courant. Le temps de rponse de lINA200 est de 1,3s
(datasheet). Un basculement en sortie de lINA200 entrane la commande lamorage de M1 (cf. VGS_M1). La
mise ON de M1 entrane le basculement du niveau logique DISJONCT (cf. VDISJONCT). DISJONCT commande
le driver qui ordonne le basculement de la tension de commande du disjoncteur. Cette tension est ici note VOUT.
Elle devient infrieure VGTH (3V en pratique), 363ns aprs le basculement de la sortie de lINA200. On nomme
le temps total de raction tREACT. Ainsi, tREACT = 1,3s + 0,36s 1,9s. Ce temps est suffisamment court pour
protger sans problme les puces HEMT GaN du bras donduleur dans une situation de conduction prolonge de
l'une d'entre-elles.
Figure 3-70 - Observation de la dtection dun

dpassement de courant
Figure 3-71 - Observation de la dtection dun

dpassement de courant
Energie critique
Lnergie critique dun composant, note EC, est lnergie accumule thermiquement de manire
adiabatique entrainant la destruction de ce dernier par dpassement de la temprature d'ionisation. On peut
lestimer partir des expressions (3-51) ou (3-52). CTH, la capacit thermique des puces GaN, a t estime dans
le paragraphe 2.2.1 (cf. p95, CTH = 63,7.10-3 J/K), ainsi, en considrant la temprature initiale TjINIT 25C et une
temprature critique TjCRITIQUE 100C, on dduit EC 5,25J.
A partir de lexpression (3-51) cette fois, avec VBUS = 50V, ILIMIT = 4A, on peut estimer tc, le temps critique
de pire cas partir duquel on atteint lnergie critique en ngligeant tout phnomne de dcharge sur la tension
de bus : tCRITIQUE = 26,3 ms. Ainsi, tCRITIQUE >> tREACT, le circuit est correctement protg.
(3-51)
.
(3-52)
4.2.2. Dtections de la perte dune alimentation ngative

Mesures statiques
La Figure 3-72, rappelle le schma de la Fonction Principale 2, complte par FP3 et FP4. En sortie, FP4
est charg par une capacit CEQUIVALENT, mulant la grille du MOSFET disjoncteur. Dans un premier temps, on
137
ralise une caractrisation statique du circuit de dtection de la perte dune alimentation ngative. On se place
dans le cas VDRV+ = 0V et VDRV- = -6,5V. Progressivement, on diminue en valeur absolue la tension VDRV-, jusqu
ce que la tension quelle devienne suprieure au VDRV-_SEUIL (expression (3-49)) entranant le basculement de la
sortie du LM311. Ensuite, on ralise lopration inverse pour observer le deuxime seuil de basculement VDRV_SEUIL (expression (3-50)). On obtient ainsi la Figure 3-73 montrant le comportement de la sortie du trigger en
fonction du niveau de la tension VDRV- (valable dans le cas VDRV+ = 0V, VDZ1 = 3,5V donc VREF = -3V, R1 = 11k ,
R2 = 10k , R4 = 10k et R7 = 470k ).
Figure 3-73 Dtection de la pertes dune

alimentation ngative : rponse statique (VDRV+=0V)
Figure 3-72 Schma de FP2
Mesures dynamiques
Pour raliser les essais dynamiques, on teint lalimentation VDRV- et on observe le comportement du
disjoncteur. La tension VDRV- est non observable car cette tension dcroit lentement due aux dcharges des
capacits de lalimentation de labo. Au passage de VDRV- par -5,68V, la sortie du trigger de Schmitt commute
(signal VOUT_LM311) entrainant un ordre de disjonction. La tension de sortie du driver VOUT bascule suivant le
circuit RG x CEQUIVALENT (cf. Figure 3-74). On mesure le temps de raction du circuit entre le dbut du
basculement de VOUT_LM311 et le dbut du basculement de VOUT. tREACT = 500ns. Ainsi, on note nouveau que
tREACT << tCRITIQUE.
Figure 3-74 - Observation de la dtection dune perte de lalimentation ngative : estimation du temps de
rponse
4.3. Conclusion sur le dispositif disjoncteur ddi aux composants Normally-ON

Cette partie a permis de prsenter ltude et la ralisation dun systme de protection ddie aux bras
donduleurs transistors Normally-ON. Le systme mis en place permet de dtecter :
138
dune part la perte dune alimentation de driver ngative, soit lincapacit du driver maintenir le
transistor de puissance bloqu,
et dautre part, un dpassement de courant dalimentation par rapport une valeur limite fixe par
lutilisateur (cas dun court-circuit de bras donduleur par exemple).
Finalement, une fois quun dfaut est dtect, on ouvre avec une faible vitesse de blocage le circuit
dalimentation grce un transistor MOSFET disjoncteur. Le temps de raction entre la dtection du dfaut et
louverture du disjoncteur doit tre trs infrieur au temps critique. Ce temps critique est li un chauffement
des puces trop important pouvant entrainer leur destruction.
Dans ce chapitre un modle comportemental simple mais reprsentatif des rgimes statiques direct/inverse
et dynamique de transistor haute mobilit dlectron en nitrure de gallium est prsent. Ce modle est ddi
la simulation des convertisseurs de puissance, circuit onduleur en particulier. Il est utilis pour ltude et/ou le
contrle des commutations (di/dt et dv/dt). La bonne comprhension du fonctionnement des transistors HEMT
GaN permet dobtenir moindre cot un modle robuste et fidle dans son domaine dapplication. En effet
ce modle ne met en jeu que trs peu d'lments de circuit : deux sources de courants contrles en tension, des
diodes, des rsistances et trois capacits dont deux montrent une dpendance non-linaire la tension qui leur est
applique. Il ne ncessite lextraction que de trs peu de paramtres. En conclusion, le modle statique,
sappuyant sur laspect symtrique des HEMT GaN, complt par une procdure de modlisation des capacits
non-linaires, permet dobtenir un modle comportemental concis et efficace dans tous les rgimes de
fonctionnent de l'onduleur : conduction directe, inverse canal bloqu et inverse canal passant.
A partir de ce modle, nous avons prsent trois exemples dutilisation. Le premier permettant lestimation
des pertes par commutation damorage et de blocage dune structure bras donduleur HEMT GaN. Le second,
toujours dans le cas bras donduleur, mettant laccent sur le travail doptimisation de la rsistance de grille en
fonction du compromis dv/dt vs Energie de commutations. Ce travail permettant de faire le lien galement avec
le modle analytique prsent lors du chapitre 2. Le troisime exemple reprend et complte, dans le cas dun
composant Normally-ON, la boucle de contrle du di/dt, finalisant ainsi ltude de ce dispositif de contrle actif
des commutations du courant.
Finalement, un dispositif de surveillance et de protection ddie aux transistors Normally-ON est prsent
et mis en uvre dans une version implmentant des composants discrets.
139
CONCLSUION GENERALE
Conclusion gnrale
Bilan
Dans un dbut de XXIe sicle marqu par les enjeux cologiques et nergtiques, les vhicules lectriques
hybrides et tout lectrique apparaissent comme une opportunit pour lvolution de notre socit. Comme nous
lavons vu, larchitecture VE est constitue de diffrents convertisseurs statiques ; le sujet de thse porte lui sur
londuleur de traction (gamme 400V, de 60kW 70kW pour les vhicules de type Zo et Fluence). Dans le
domaine de lautomobile, linstar de beaucoup d'autres domaines dapplication, la compacit et le rendement
nergtique sont des critres incontournables pour obtenir des convertisseurs compatibles avec les cahiers des
charges. En marge de ce contexte, le monde de llectronique de puissance connat une relle rvolution depuis
quelques annes avec lentre sur le march de composants en carbure de silicium et en nitrure de gallium. Ces
nouveaux composants, communment appels grand gap en raison de la largeur nergtique de leur bande
interdite (respectivement 3,2eV et 3,4eV pour le SiC et le GaN contre 1,1eV pour le Si), apparaissent avec des
caractristiques potentielles suprieures aux composants IGBT et MOSFET. Si le critre conomique est
satisfait, de tels composants permettraient une augmentation du rendement et la possibilit d'un refroidissement
en convection moins complexe et moins coteux qu'un refroidissement eau. Cest pour cette raison que le
Technocentre Renault de Guyancourt et le Laboratoire Laplace de Toulouse ont initi ce travail de thse sur la
problmatique commune que reprsente lutilisation des composants grand gap pour la ralisation donduleur
de traction haute performance moyenne tension.
Ltablissement de ltat lart, dune part des composants grand gap et dautre part des solutions de
commande rapproche associe, a t le point de dpart, mais aussi le fil rouge du travail de thse. Ce travail
bibliographique a t synthtis et a fait lobjet du 1er chapitre. Il a permis de conclure que les transistors grand
gap prsentent de nombreuses opportunits (commutations rapides, faibles pertes ltat passant, possible
fonctionnement temprature > 200C ). Cependant, ils ncessitent la mise en place de stratgies de
commande rapproches spcifiques, voire intgres, afin de tirer profit de tout leur potentiel.
Ainsi, afin dintgrer au mieux les composants GaN et SiC dans lenvironnement onduleur de tension ,
une connaissance fine des mcanismes qui rgissent la commutation est requise. Le chapitre 2 dbute ainsi par
une partie thorique dtaillant le fonctionnement des squences damorage et de blocage des transistors de
puissance dans une configuration cellule hacheur classique. Cette premire partie se conclut par la
proposition dun jeu de modles analytiques simples et linariss permettant de reprsenter l'volution du
comportement des dv/dt damorage et de blocage dans toutes les phases de fonctionnement d'un onduleur,
incluant le cas blocage courant de canal nul .
Dans le chapitre 2, nous avons galement prsent une campagne de caractrisation dun MOSFET SiC
1200V dans une configuration bras donduleur, command suivant la mthode de la double impulsion. Cette
tude a permis dacqurir un savoir-faire en matire de caractrisation des commutations pouvant tre qualifie
d'extrme jusqu'au point 600V/50A @20ns/40ns. A partir du modle analytique de dv/dt, nous avons pu tablir
des stratgies de commandes passives se matrialisant par la variation de la rsistance de grille, ou par
lintroduction dune capacit externe entre grille et drain. Nous avons valu ces deux mthodes par
lintermdiaire de courbes de compromis entre la vitesse de commutation et les pertes. Les rsultats permettent,
suivant le compromis dv/dt vs ECOM, dune part didentifier une rsistance de grille optimum (variation du dv/dt
en 1/ECOM), et dautre part, ont montr quun gain supplmentaire pouvait tre obtenu par lajout dune capacit
externe CGD. C'est--dire, mme dv/dt : moins de pertes (gain sur le volume du dissipateur thermique), ou
mme quantit de pertes : un dv/dt de plus faible valeur (gain sur la taille des lments passifs constituant le
filtre EMI).
La mme dmarche a galement t mise en uvre et prsente dans le chapitre 3 pour caractriser un
module bras donduleur HEMT GaN Normally-ON du CEA LETI de Grenoble. Pour travailler dans des
conditions optimales de scurit, nous avons mis au point un circuit disjoncteur ddi au composant de puissance
Normally-ON. Ce dispositif est charg dune part de surveiller en permanence la prsence des alimentations
141
CONCLSUION GENERALE
auxiliaires ngatives des drivers High-Side et Low-Side, permettant la commande OFF de ces interrupteurs, et
dautre part de dtecter lapparition dun fort courant issus de lalimentions DC, traduisant la mise en courtcircuit de la cellule de commutation. En cas de dtection de lun ou de lautre des dfauts (pertes dune des
alimentations ngatives ou court-circuit de bras), un transistor disjoncteur connect la partie positive du BUS
DC est command au blocage et vient dconnecter la cellule de commutation de lalimentation DC.
Les campagnes de caractrisations statique et dynamique sur le module GaN, ont permis dextraire les
paramtres ncessaires ltablissement dun modle comportemental de simulation dun transistor HEMT GaN
ddie la simulation de circuits tel que londuleur de tension. Le point fort du modle propos est de pouvoir
reprsenter le fonctionnement des transistors HEMT GaN dans tous les modes de fonctionnement reprsentatif
des squences de conduction / commutation d'un bras d'onduleur (zone de saturation directe pour la
commutation, zone ohmique directe ou inverse pour la conduction et zone active de conduction inverse durant la
phase de temps mort) partir dlments de circuit simples (diodes, rsistances et source de courants contrles
en tension).
Divers exemples dutilisation de ce modle comportemental ont t prsents. Tout dabord, lutilisation
pour la prdtermination des pertes par commutations dun onduleur de tension en commande MLI. Ensuite,
nous avons compar les rsultats de simulations du modle comportemental, ainsi que les rsultats de
prdterminations issus du modle analytique de dv/dt tablies au chapitre 2, avec les rsultats de mesures
obtenus dans le chapitre 3. Cette comparaison tripartite a pris la forme de courbes reprsentant lvolution du
dv/dt en fonction de lvolution du courant de charge suivant une variation de la rsistance de grille. Elle a
permis de conforter nouveau la validit des modles proposs.
Finalement, partir du modle comportemental, nous avons pu complter ltude dune solution active de
contrle rapide du di/dt. Cette tude avait t introduite dans le chapitre 2 partir dun modle de simulation
PSpice du transistor CMF20120D issus des bibliothques de CREE. Cette boucle de contrle rapide du di/dt se
traduit, dans sa version simplifie, par linsertion dun transistor de contrle entre la grille et la source du
transistor de puissance. Son rle est de ralentir la commutation en courant : en dtournant une partie des charges
amenes par le driver sur la grille du transistor de puissance lamorage, ou en apportant des charges durant le
blocage. Le transistor de contrle est command lamorage par lapparition dune tension aux bornes de
linductance de source durant le di/dt. Ainsi, le transistor doit tre de type NMOS lamorage (tension positive
aux bornes de linductance de source) et de type PMOS au blocage (tension ngative aux bornes de linductance
de source). Une analyse frquentielle de la solution simplifie sur le cas amorage command a tout dabord
t prsente dans le chapitre 2. Ensuite, grce au modle comportemental de simulation, nous avons pu
dvelopper ce dispositif pour le rendre oprationnel dans tous les cas possibles de commutations en mode
onduleur (amorages et blocages, commands ou spontans). Enfin, le dispositif tiens galement compte du cas
particulier des transistors de puissance Normally-ON. Tout cela a t possible en compltant la solution
simplifie par lajout dun jeu de miroirs de courant NMOS et PMOS.
Perspectives
Le travail de thse se prsente comme une analyse prliminaire approfondie et indispensable la
conception dun circuit driver ddi aux composants grand gap et particulirement aux HEMT GaN. Ainsi, les
perspectives listes ci-aprs regroupent diffrentes pistes dtudes en vue de la conception de la commande
rapproche des composants de puissance grand gap.
Tout dabord, la boucle de contrle de di/dt doit faire lobjet dun dmonstrateur ralis partir de
composants discrets afin de valider, en pratique, sa fonctionnalit sans rechercher un niveau de performance
lev dans un premier temps. Ensuite, elle pourra faire lobjet dune dernire tude visant intgrer cette
solution dans un ASIC rapide plac proximit de la puce.
Une des autres suites possibles ce travail concerne la gestion active des dv/dt selon une approche
duale de celle prsente pour la gestion active des di/dt. En sinspirant du dispositif prsent dans le
chapitre 1 intitul Bootstrap auto-aliment , on peut utiliser la squence de dv/dt pour commander un contrle
actif de la commutation en tension.
142
CONCLSUION GENERALE
Enfin, une architecture de driver trois niveaux permettant doptimiser les pertes des composants GaN
durant leur fonctionnement dans le quadrant III (conduction inverse durant le temps mort) doit faire lobjet
dtudes complmentaires. Ltude dune solution base sur une architecture en pont en H auto-alimente a t
aborde, mais le travail na pas t suffisamment dvelopp durant la thse pour tre prsent. Elle doit faire
lobjet dune validation en simulation en utilisant par exemple le modle comportemental du HEMT tabli au
chapitre 3.
143
REFERENCES BIBLIOGRAPHIQUES
Rfrences bibliographiques
[1]
[2]
[3]
[4]
[5]
[6]
[7]
[8]
[9]
[10]
[11]
[12]
[13]
[14]
[15]
[16]
[17]
[18]
[19]
[20]
[21]
[22]
[23]
[24]
[25]
[26]
www.ademe.fr . Agence de lEnvironnement et de la Matrise de lEnergie.

La voiture lectrique, pas si propre , Le Figaro, 10-dc-2013. http://www.lefigaro.fr/automobile/
Rgions ptrolifres en Europe , Wikipdia. 05-mars-2015.
LEurope veut plus de voitures propres , Le Figaro, 24-janv-2013.
http://www.lefigaro.fr/conjoncture/
Commission Europenne - Il faut avoir une vision ambitieuse pour le futur , entretien avec Laure
Chapuis . http://avem.fr/
Voiture lectrique : le projet de bornes de recharge de Bollor agr , lesechos.fr, 06-fvr-2015.
http://www.lesechos.fr/industrie-services/
Le march du vhicule lectrique double la mise en fvrier ! , Avere-France, 03-mars-2015.
http://www.avere-france.org/
Le march des vhicules lectriques prt rebondir ? , lesechos.fr, 06-fvr-2015.
http://www.lesechos.fr/idees-debats/
Vehicle to Grid : de la batterie vers le rseau lectrique , Automobile Propre, 07-juin-2012.
http://www.automobile-propre.com/
www.audeladeslignes.com, A lhorizon 2025, plusieurs millions de vhicules lectriques branchs sur le
rseau , 04-fvr-2011. .
www.audeladeslignes.com, Voitures lectriques : grer intelligemment la recharge des batteries, par
Schneider Electric . .
E. Persson et D. Raffo, Appliance Motor Drive Performance Improvements Using 600V GaN Cascode
FETs , in Renewable Energy and Energy Management; Proceedings of PCIM Europe 2014;
International Exhibition and Conference for Power Electronics, Intelligent Motion, 2014, p. 1 8.
N. Kaminski, State of the art and the future of wide band-gap devices , in 13th European Conference
on Power Electronics and Applications, 2009. EPE 09, 2009, p. 1 9.
P. Friedrichs, SiC power devices for industrial applications , in Power Electronics Conference (IPEC),
2010 International, 2010, p. 3241 3248.
M. A. Briere, GaN Based Power Conversion : A New Era in Power Electronics - Google Scholar .
PCIM Europe, mai-2009.
J. Roberts, Lateral GaN Transistors - A Replacement for IGBT devices in Automotive Applications , in
Proceedings of PCIM Europe 2014, 2014, p. 1 8.
M. Su, C. Chen, et S. Rajan, Prospects for the application of GaN power devices in hybrid electric
vehicle drive systems , Semicond. Sci. Technol., vol. 28, no 7, p. 074012, juill. 2013.
S. Lefebvre et F. Miserey, Composants semi-conducteur pour llectronique de puissance. Tec & Doc
Lavoisier, 2004.
A. Guerra, Inverter/Modules Aid Energy, Appliance, PV and Motor Sectors | Discrete Power Semis
content from Power Electronics , powerelectronics.com, 01-avr-2011.
J.-J. Aubert, M. Charles, R. Escoffier, E. Morvan, et A. Torres, GaN on silicon: A way to low cost
power devices . International Conference and Exhibition, Automotive Power Electronics (APE), avr2013.
M. Kanamura, T. Kikkawa, T. Iwai, K. Imanishi, T. Kubo, et K. Joshin, An over 100 W n-GaN/nAlGaN/GaN MIS-HEMT power amplifier for wireless base station applications , in Electron Devices
Meeting, 2005. IEDM Technical Digest. IEEE International, 2005, p. 572 575.
S. Vasconcelos Araujo, On the Perspectives of Wide-Band Gap Power Devices in Electronic-Based
Power Conversion for Renewable Systems , Kassel Universit, 2013.
N. Videau, Convertisseurs continu-continu non isols haut rapport de conversion pour Piles
Combustible et Electrolyseurs - Apport des composants GaN , Thse de l'Universit de Toulouse,
Toulouse, 2014.
M. Yanping, EPC GaN Transistor Application Readiness: Phase One Testing , 2011.
A. Lidow, R. Beach, A. Nakata, J. Cao, G. Zhao, et R. Strittmatter, Ion Implanted and Self Aligned Gate
Structure for Gan Transistors , WO/2012/106352, 10-aot-2012.
Efficient Power Conversion Corporation eGaN FETs . http://epc-co.com/epc/Products/eGaNFETs.aspx
144
[27] J. Brandelero, B. Cougo, T. Meynard, N. Videau, O. Goualard, X. Bonnin, et H. Schneider, Evaluation

des pertes par commutation pour la conception des convertisseurs et applications des composants grand
gap , in Symposium de Gnie lectrique 2014, Cachan, France, 2014.
[28] GaN Power Devices | Power Devices | Products | Semiconductors | Panasonic Global .
http://www.semicon.panasonic.co.jp/
[29] A. Tuysuz, R. Bosshard, et J. W. Kolar, Performance comparison of a GaN GIT and a Si IGBT for highspeed drive applications , in Power Electronics Conference (IPEC-Hiroshima 2014 - ECCE-ASIA), 2014
International, 2014, p. 1904 1911.
[30] A. Hensel, C. Wilhelm, et D. Kranzer, Application of a new 600 V GaN transistor in power electronics
for PV systems , in Power Electronics and Motion Control Conference (EPE/PEMC), 2012 15th
International, 2012, p. DS3d.4 1 DS3d.4 5.
[31] Y. Uemoto, T. Morita, A. Ikoshi, H. Umeda, H. Matsuo, J. Shimizu, M. Hikita, M. Yanagihara, T. Ueda,
T. Tanaka, et D. Ueda, GaN monolithic inverter IC using normally-off gate injection transistors with
planar isolation on Si substrate , in Electron Devices Meeting (IEDM), 2009 IEEE International, 2009, p.
1 4.
[32] T. Ide, M. Shimizu, X.-Q. Shen, T. Morita, T. Ueda, et T. Tanaka, Equivalent Circuit Model for a GaN
Gate Injection Transistor Bidirectional Switch , IEEE Trans. Electron Devices, vol. 59, no 10, p. 2643
2649, oct. 2012.
[33] X. Huang, Z. Liu, Q. Li, et F. C. Lee, Evaluation and application of 600V GaN HEMT in cascode
structure , in 2013 Twenty-Eighth Annual IEEE Applied Power Electronics Conference and Exposition
(APEC), 2013, p. 1279 1286.
[34] D. C. Sheridan, D. Y. Lee, A. Ritenour, V. Bondarenko, J. Yang, et C. Coleman, Ultra-Low Loss 600V 1200V GaN Power Transistors for High Efficiency Applications , in Renewable Energy and Energy
Management; Proceedings of PCIM Europe 2014; International Exhibition and Conference for Power
Electronics, Intelligent Motion, 2014, p. 1 7.
[35] CoolSiCTM 1200V SiC JFET & Direct Drive Technology - Infineon Technologies .
http://www.infineon.com/cms/en/product/power/sicarbide-sic/
[36] V. W. L. Chin, T. L. Tansley, et T. Osotchan, Electron mobilities in gallium, indium, and aluminum
nitrides , J. Appl. Phys., vol. 75, no 11, p. 7365 7372, juin 1994.
[37] F. E. R. P. Zheng, Measurement and Parameterization of Carrier Mobility Sum in Silicon as a Function
of Doping, Temperature and Injection Level , Photovolt. IEEE J. Of, vol. 4, no 2, p. 560 565, 2014.
[38] X. Ren, D. Reusch, S. Ji, Z. Zhang, M. Mu, et F. C. Lee, Three-level driving method for GaN power
transistor in synchronous buck converter , in 2012 IEEE Energy Conversion Congress and Exposition
(ECCE), 2012, p. 2949 2953.
[39] E. Persson, The benefits of using 600V GaN cascode fets . www.newelectronics.co.uk, 10-dc-2013.
[40] T. Hirose, M. Imai, K. Joshin, K. Watanabe, T. Ogino, Y. Miyazaki, K. Shono, T. Hosoda, et Y. Asai,
Dynamic performances of GaN-HEMT on Si in cascode configuration , in 2014 Twenty-Ninth Annual
IEEE Applied Power Electronics Conference and Exposition (APEC), 2014, p. 174 181.
[41] N. Kaminski et O. Hilt, SiC and GaN Devices - Competition or Coexistence? , in 2012 7th
International Conference on Integrated Power Electronics Systems (CIPS), 2012, p. 1 11.
[42] J. Wurfl, O. Hilt (Ferdinand - Braun - Institut), Power electronic devices based on GaN: advantages and
perspectives , prsent Automotive Power Electronics, Paris, 2013.
[43] A. Roger, Out of the frying pan, into the fire? No problem for silicon carbide ICs | Power Electronics
Systems content from Power Electronics , powerelectronics.com, 01-sept-2011.
[44] T. Billard, T. Lebey, et F. Fresnet, Partial discharge in electric motor fed by a PWM inverter: off-line
and on-line detection , IEEE Trans. Dielectr. Electr. Insul., vol. 21, no 3, p. 1235 1242, juin 2014.
[45] B. Cougo, H. Schneider, et T. Meynard, Accurate switching energy estimation of wide bandgap devices
used in converters for aircraft applications , in 2013 15th European Conference on Power Electronics
and Applications (EPE), 2013, p. 1 10.
[46] Application Note, Developing IGBT applications using an TD350 advanced IGBT driver . ST
Microelectronics, oct-2006.
[47] D. Risaletto, D. Bergogne, F. Dubois, H. Morel, C. Ruby, S. Dhokkar, R. Meuret, P. Bevilacqua, et A.
Zaoui, Systme dautoprotection de JFET en SiC pour les convertisseurs de puissance , in lectronique
de Puissance du Futur, 13me dition (EPF 2010), Saint-Nazaire, France, 2010.
145
[48] D. Risaletto, D. Bergogne, F. Dubois, H. Morel, B. Allard, et R. Meuret, A 200C Safety System at
Power-Up of Normally On SiC JFETs Inverters , IEEE Trans. Power Electron., vol. 29, no 5, p. 2338
2344, mai 2014.
[49] D. Peftitsis, J. Rabkowski, et H.-P. Nee, Self-Powered Gate Driver for Normally ON Silicon Carbide
Junction Field-Effect Transistors Without External Power Supply , IEEE Trans. Power Electron., vol. 28,
no 3, p. 1488 1501, mars 2013.
[50] W. Zhang, X. Huang, F. C. Lee, et Q. Li, Gate drive design considerations for high voltage cascode GaN
HEMT , in 2014 Twenty-Ninth Annual IEEE Applied Power Electronics Conference and Exposition
(APEC), 2014, p. 1484 1489.
[51] S. Lefebvre et B. Multon, MOSFET et IGBT : circuit de commande . Technique de lIngnieur, sept2003.
[52] S. Park et T. M. Jahns, A self-boost charge pump topology for a gate drive high-side power supply ,
IEEE Trans. Power Electron., vol. 20, no 2, p. 300 307, 2005.
[53] M. Cousineau, R. Diez, H. Piquet, et O. Durrieu, Synthesized High-Frequency Thyristor for Dielectric
Barrier Discharge Excimer Lamps , IEEE Trans. Ind. Electron., vol. 59, no 4, p. 1920 1928, 2012.
[54] F. Forest, H. Foch, et T. Meynard, Onduleurs de tension. Ed. Techniques Ingnieur.
[55] 2SC0108T . http://igbt-driver.com/products/scale-2-driver-cores/2sc0108t.
[56] O. Hellmund, H. Rettinger, et M. Wendt, A New Gate Driver IC Family that Fits All , Power
Electronics Europe, p. 30 32, mai-2014.
[57] M. Correvon, Electronique de puissance, Chapitre 7, LES SEMICONDUCTEURS DE PUISSANCE
DEUXIME PARTIE : LE MOSFET . Polycopi de cours, Haute Ecole dIngnierie et de Gestion du
Canton du Vaud - Haute Ecole Spcialise de Suisse Occidentale, 04-aot-2011.
[58] T. V. Nguyen, Circuit gnrique de commandes rapproches pour llectronique de puissance ,
Universit de Grenoble, 2012.
[59] P. Leturcq, Semi-conducteurs de puissance unipolaires et mixtes (partie 2) , Techniques de lIngnieur.
[60] M. Correvon, Electronique de puissance, Chapitre 8, LES SEMICONDUCTEURS DE PUISSANCE
TROISIME PARTIE : LIGBT . Polycopi de cours, Haute Ecole dIngnierie et de Gestion du Canton
du Vaud - Haute Ecole Spcialise de Suisse Occidentale.
[61] A. Zhang, L. Zhang, Z. Tang, X. Cheng, Y. Wang, K. J. Chen, et M. Chan, Analytical Modeling of
Capacitances for GaN HEMTs, Including Parasitic Components , IEEE Trans. Electron Devices, vol. 61,
no 3, p. 755 761, mars 2014.
[62] Z. Chen, Characterization and Modeling of High-Switching-Speed Behavior of SiC Active Devices ,
thesis, Virginia Tech, 2009.
[63] T. Rossignol, F. Senghor, D. Risaletto, J.-M. Blaquire, F. Richardeau, M. Cousineau, et G. Aulagnier,
Switching Optimization of WBG Power Devices on Inverter Leg . PCIM Europe, mai-2013.
[64] GPS Source . http://www.gpssource.com/faqs/9.
[65] F. Senghor, Mise en uvre, caractrisation et modlisation de cellues de commutation onduleur
composant grand gap , Rapport de stage M2, Universit de Toulouse, 2012.
[66] F. Forest, J.-J. Huselstein, S. Faucher, M. Elghazouani, P. Ladoux, T. A. Meynard, F. Richardeau, et C.
Turpin, Use of opposition method in the test of high-power electronic converters , IEEE Trans. Ind.
Electron., vol. 53, no 2, p. 530 541, avr. 2006.
[67] F. Richardeau, Introduction lAnalyse de la commutation dans les convertisseurs . Polycopi de
cours, INP-ENSEEIHT, Dpartement GEA, oct-2011.
[68] Modlisation comportementale , Wikipdia.
[69] T.-H. Yu et K. F. Brennan, Theoretical study of a GaN-AlGaN high electron mobility transistor
including a nonlinear polarization model , IEEE Trans. Electron Devices, vol. 50, no 2, p. 315 323, fvr.
2003.
[70] P. Martin et L. Lucci, A compact model of AlGaN/GaN HEMTs power transistors based on a surfacepotential approach , in Mixed Design of Integrated Circuits and Systems (MIXDES), 2013 Proceedings of
the 20th International Conference, 2013, p. 92 95.
[71] K. Shah et K. Shenai, Simple and Accurate Circuit Simulation Model for Gallium Nitride Power
Transistors , IEEE Trans. Electron Devices, vol. 59, no 10, p. 2735 2741, oct. 2012.
[72] Z. Chen, D. Boroyevich, R. Burgos, et F. Wang, Characterization and modeling of 1.2 kv, 20 A SiC
MOSFETs , in Energy Conversion Congress and Exposition, ECCE, 2009, p. 1480 1487.
146
[73] A. El Khadiry, Architectures de cellules de commutation monolithiques intgrables sur semi-conducteurs

bi-puce et mono-puce pour convertisseurs de puissance compacts. Thse de l'Universit de Toulouse,
France, 2014.
[74] S. L. Colino et R. A. Beach, Fundamentals of Gallium Nitride Power Transistors . Efficient Power
Conversion, 2011.
[75] R. Khanna, W. Stanchina, et G. Reed, Effects of parasitic capacitances on gallium nitride heterostructure
power transistors , in 2012 IEEE Energy Conversion Congress and Exposition (ECCE), 2012, p. 1489
1495.
[76] R. Wang, J. Dunkley, et T. A. DeMassa, Threshold voltage variations with temperature in MOS
transistors , IEEE Trans. Electron Devices, vol. 18, no 6, p. 386 388, juin 1971.
[77] http://www.ti.com/product/ina200 . http://www.ti.com/product/ina200.
[78] http://ixdev.ixys.com/ . http://ixdev.ixys.com/.
147
RESUME
Rsum
Dans un contexte conomique et politique qui promeut lusage des vhicules lectriques, depuis 2011 le
groupe Renault propose une gamme de vhicules tout lectrique. Les modles les plus puissants utilisent un
onduleur ddi la traction lectrique dune puissance de lordre de 60kW 70kW (bus DC 400V). Ce
convertisseur statique doit videmment, comme tout systme de puissance embarqu, tre caractris par un haut
rendement nergtique, une grande robustesse et un haut niveau de fiabilit dans toutes les phases de
fonctionnement du vhicule.
Paralllement, le domaine de llectronique de puissance connat aujourdhui une rvolution avec la mise
sur le march dinterrupteurs de puissance grand gap tel que le Carbure de Silicium (SiC, gamme : 600V,
1200V et 1700V) et plus rcemment le Nitrure de Gallium (GaN, jusqu 600V). Ces composants sont
caractriss par des commutations en tension (dv/dt) et en courant (di/dt) extrmement rapides mais galement
une tenue en temprature nettement suprieure 175C. Ces caractristiques offrent la perspective de pouvoir
raliser des convertisseurs meilleur rendement, permettant dobtenir un gain significatif sur lautonomie du
vhicule lectrique, mais galement des convertisseurs plus compacts, facilitant ainsi leur intgration au sein du
vhicule. Cependant, ces commutations extrmes sont source de perturbations et d'auto-perturbation trs
svres surtout en configuration onduleur.
Ainsi, bass sur un partenariat entre le laboratoire LAPLACE de Toulouse et le Technocentre de
RENAULT Guyancourt, les travaux de thse ont adress trois problmatiques majeures.
Premirement, lanalyse dtaille des phnomnes de commutation d'une cellule onduleur. Ces travaux ont
permis ltablissement de modles analytiques simples. Ces modles, partir des grandeurs physiques
principales et linarises des composants ainsi que des paramtres fonctionnels du driver, permettent une
prdtermination directe des dv/dt et di/dt sur toute la plage de fonctionnement de l'onduleur.
La deuxime problmatique concerne la caractrisation de ces nouveaux composants. Deux campagnes de
mesure ont t menes bien. Dabord sur un MOSFET SiC 1200V de chez CREE, ensuite sur un module
HEMT GaN de premire gnration issu de la filire prototype du CEA-LETI de Grenoble. Les rsultats ont
permis llaboration dun modle comportemental statique et dynamique, sous forme d'lments de circuits de
type PSPICE, ddi lutilisation des transistors HEMT GaN dans un onduleur de tension. L'intrt de ce
modle rside dans sa capacit reproduire le fonctionnement en conduction inverse dans les deux cas de
polarisation de grille (VGS > VGTH et VGS < VGTH) tel que rencontr systmatiquement dans un bras d'onduleur.
Finalement, la troisime problmatique concerne la commande rapproche de ces composants. Sur la base des
travaux de modlisation analytique des commutations, le travail ralis comprend la proposition et le test de
stratgies doptimisation et de contrle, actif ou passif de celles-ci. Deux approches de rglage passif ont ainsi pu
tre compares en termes de compromis dv/dt Energies de commutation, l'une globale et classique par la
rsistance de grille du driver ; l'autre plus slective par l'intgration d'un condensateur entre grille et drain des
composants. Cette seconde mthode pouvant entrainer une nergie de commutation, dv/dt donn, jusqu 18%
plus faibles. Une dernire approche, active cette fois, a t tudie et teste en simulation. Sur le principe, le
circuit propos consiste en une limitation du di/dt, sans influencer sur le dv/dt. La boucle de contrle utilise la
tension qui apparat aux bornes de linductance de source durant la commutation du courant pour activer un
transistor auxiliaire qui amne ou dtourne des charges sur la grille du transistor de puissance, afin de raliser in
fine un contrle temps rel du di/dt.
Mots cls
Composants grand gap / GaN / SiC / Onduleurs de tension / Modle comportemental de transistor GaN /
Circuit Driver
148
ABSTRACT
Abstract
Contribution to the characterization and study of the gate drive circuit of medium voltage wide-band gap devices
for a voltage inverter.
In an economic and political climate that promotes the use of electric vehicles, since 2011 Renault offers a
range of EVs. The powerful models are based on an electrical architecture of 60 kW to 70 kW traction inverters
and a 400V DC BUS. The static converters used, as in every embedded power system, must have high energetic
yield, high robustness and high reliability during every operating phase of the vehicle.
At the same time, the power electronics field is currently undergoing a technical revolution. New wideband gap power devices, such as Silicon Carbide (SiC, in the range of 600V, 1200V and 1700V) and Gallium
Nitride (up to 600V), are available on the market. Those components are characterized by both voltage (dv/dt)
and current (di/dt) high speed switching, and also by operating temperatures above than 175C. These
characteristics not only offer the prospect of achieving better performance converters, obtaining a significant
gain on the autonomy of electric vehicles, but also more compact converters, facilitating their integration into the
vehicle. However, these extreme switching are sources of issues, especially in the inverter topologies.
Thus, based on a partnership between the LAPLACE Laboratory in Toulouse and RENAULT
Technocentre in Guyancourt, three main problematic areas were addressed by this PhD research.
First of all, there was a detailed analysis of the switching phenomena in an inverter switching cell. This
work enabled the establishment of simple analytical models. These models allow, from the principal physical
and linearized quantities of the components and from the functional parameters of the driver, direct
predetermination of dv/dt and di/dt across the inverter operating range.
The second topic deals with the characterization of these new power devices. A 1200V Cree SiC MOSFET
and a first generation GaN HEMT power module from the prototype chain of CEA-LETI in Grenoble have been
characterized in static and dynamic operation in both reverse and direct conduction mode. The results allowed
the development of a static and dynamic behavioral model, using PSPICE type circuit elements, dedicated to the
use of GaN HEMT transistors in a voltage inverter. The advantage of this model is its ability to emulate the
reverse conduction in both gate bias cases (VGS>VGTH and VGS<VGTH) as per the operating conditions of an
inverter leg.
The third topic related to the gate drive operation of these components was based on the analytical
modeling of the switching process. The work includes the proposal and test optimization of active or passive
gate drive strategies. Two passive adjustment approaches could thus be compared in terms of dv/dt - Switching
Energies trade-off, one overall and classic by the gate driver resistance ; another more selective by including a
capacitor between the gate and drain of the components. This second method, for a specified dv/dt, may cause a
switching energy loss saving of up to 18%. A final active method has been studied and tested via simulation. In
principle, the proposed circuit consists of a limitation of di/dt, without influencing the dv/dt. The control loop
uses the voltage that appears across the source inductance during switching of the current to activate an auxiliary
transistor which brings or takes electric charges to and from the power transistor gate in order to ultimately
obtain a di/dt real-time control.
Key words
Wide-band gap devices / GaN / SiC / Voltage inverter / Behavioral model/ gate drive circuit
149

Timothe Rossignol These

Transféré par

Informations du document

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Timothe Rossignol These

Transféré par

Droits d'auteur :

Formats disponibles

`

TABLE DES MATIERES PRINCIPALE

Table des matires principale

Chapitre 1 : Etat de lart ..................................................................................................................9

Les interrupteurs de puissances ........................................................................................................... 12

Du silicium aux matriaux grand gap ....................................................................................... 12

Le transistor forte mobilit dlectron en nitrure de gallium...................................................... 17

Comparaison et performances des diffrentes technologies dinterrupteurs .................................. 21

Les diffrentes architectures de buffer ........................................................................................ 29

Temps morts et conduction inverse (quadrant III) ....................................................................... 31

Protection de la grille ................................................................................................................. 33

Gestion scuritaire du Normally-ON .......................................................................................... 35

Transmissions des signaux de commandes et des alimentations des drivers ................................. 38

Conclusion du chapitre ....................................................................................................................... 43

Chapitre 2 : Analyse des mcanismes de commutation et illustration par la caractrisation dun

Rappels des mcanismes de la commutation ....................................................................................... 46

Etude des commutations dans une cellule hacheur ...................................................................... 46

Bilan et perspectives .................................................................................................................. 55

Seconde approche de modlisation : modle mathmatique simple des dv/dt ......................... 58

Prsentation du banc de caractrisation ....................................................................................... 64

Caractrisation dynamique du composant CMF20120D .............................................................. 71

Caractrisation dynamique CGD variable : contrle passif des dv/dt ........................................... 74

Application du modle analytique de dv/dt ................................................................................. 77

Commande active des commutations : prsentation dune boucle de contrle du di/dt.......................... 80

TABLE DES MATIERES PRINCIPALE

Prsentation de la boucle dasservissement ................................................................................. 82

Etude Frquentielle .................................................................................................................... 84

Simulation temporelle ................................................................................................................ 89

Conclusion du chapitre ....................................................................................................................... 91

Caractrisations statiques du module GaN et modle comportemental statique ............................ 95

Caractrisations dynamiques du module GaN et modle comportemental dynamique ................ 109

Utilisations du modle comportemental ............................................................................................ 119

Simulation dun onduleur MLI ................................................................................................. 119

Boucle de contrle du di/dt : application au HEMT GaN Normally ON ..................................... 126

Bilan sur lutilisation du modle comportemental ..................................................................... 132

Etude ....................................................................................................................................... 133

Mise en uvre ......................................................................................................................... 136

Conclusion du chapitre ..................................................................................................................... 139

Conclusion gnrale ...................................................................................................................... 141

Rfrences bibliographiques ......................................................................................................... 144

CHAPITRE 1 : Etat de lart

1. Chapitre 1 : Etat de lart

Table des matires

Les interrupteurs de puissances ........................................................................................................... 12

Du silicium aux matriaux grand gap ....................................................................................... 12

Le transistor forte mobilit dlectron en nitrure de gallium...................................................... 17

Comparaison et performances des diffrentes technologies dinterrupteurs .................................. 21

Les diffrentes architectures de buffer ........................................................................................ 29

Temps morts et conduction inverse (quadrant III) ....................................................................... 31

Protection de la grille ................................................................................................................. 33

Gestion scuritaire du Normally-ON .......................................................................................... 35

Transmissions des signaux de commandes et des alimentations des drivers ................................. 38

Conclusion du chapitre ....................................................................................................................... 43

CHAPITRE 1 : Etat de lart

Figure 1-1 Schma de principe de la chaine de traction dun vhicule lectrique

CHAPITRE 1 : Etat de lart

Figure 1-2- Exemple donduleur triphas

Figure 1-4 - vue en coupe illustrative d'un IGBT

Figure 1-3 Photo du HP1 ouvert

Emergence des composants grand gap

CHAPITRE 1 : Etat de lart

Diminution de la rsistance spcifique, permettant pour un courant donn, une rduction de la

2. Les interrupteurs de puissances

CHAPITRE 1 : Etat de lart