Académique Documents
Professionnel Documents
Culture Documents
A- LE COMPARATEUR
1- PRINCIPE
Un comparateur binaire est un circuit logique qui effectue la comparaison entre 2 nombres binaires
généralement notés A et B.
Il possède 3 sorties notées A = B, A > B et A < B qui indiquent le résultat de la comparaison comme
suit :
Si le nombre A est égal au nombre B (A = B), la sortie A = B passe à l'état 1 tandis que les sorties A > B
et A < B passent à l'état 0.
Si le nombre A est strictement supérieur au nombre B, seule la sortie A > B passe à l'état 1.
Si le nombre A est strictement inférieur au nombre B, seule la sortie A < B passe à l'état 1.
2- COMPARATEUR 1 bit
S1 = =
S2 =
S3 =
Schéma logique
1
3- COMPARATEUR 4 BITS
a/ (A=B ) = 1 Si a3 = b3 ET a2 = b2 ET a1 = b1 ET a0 = b0
Donc :
S1 =
b/ (A>B ) = 1 Si (a3 > b3) OU (a3 = b3 ET a2 > b2) OU (a3 = b3 ET a2 = b2 ET a1 > b1)
Donc :
S2 =
c/ (A < B) =1 Si on remplace dans la démarche ci-dessus le symbole > par <, d'où :
S3 =
De plus, il dispose de 3 entrées notées A = B, A > B et A < B qui autorisent la mise en cascade de
plusieurs circuits comparateurs du même type.
2
Avec ce circuit on compare
le nombre A composé des bits
A3, A2, A1 et A0
(A3 = MSB et A0 = LSB)
avec le nombre B composé des
bits
B3, B2, B1 et B0
(B3 = MSB et B0 = LSB).
Table de vérité
Si l'on souhaite que la sortie A = B passe à l'état 1 chaque fois que les deux nombres binaires sont
égaux, il suffit de porter l'entrée A = B à l'état 1, l'état des entrées A < B et A > B n'ayant alors pas
d'importance.
3
Si l'on souhaite que la sortie A > B passe à l'état 1 également dans le cas où les deux nombres
binaires sont égaux, il suffit de porter l'entrée A > B à l'état 1 et de porter les entrées A < B et A = B à
l'état 0.
Dans cette configuration de l'état des entrées A > B, A < B et A = B, la sortie A > B est à l'état 1 lorsque
le nombre binaire A est supérieur au nombre binaire B ou quand ces deux nombres sont égaux. Elle
indique donc si A B.
De même, en portant l'entrée A < B à l'état 1 et les entrées A > B et A = B à l'état 0, la sortie A < B
indique le nombre binaire A est inférieur ou égal au nombre binaire B.
En mettant en série deux comparateurs 7485, on peut comparer deux nombres de 8 bits. Il suffit de
relier la sortie A = B du premier comparateur à l'entrée correspondante du second et de faire de même
avec les sorties A > B et A < B.
Ainsi, on compare le nombre A formé des 8 bits A7 à A0 (A7 = MSB et A0 = LSB) et le nombre B formé
des 8 bits B7 à B0 (B7 = MSB et B0 = LSB).
Le premier circuit compare les poids faibles de A avec le poids faibles de B. Le résultat de cette
comparaison est transmis aux entrées A < B, A = B et A > B du deuxième circuit.
Celui-ci compare les poids forts de A avec les poids forts de B et, en fonction du résultat de la
comparaison des bits de poids faibles de A et B, indique sur ses sorties A > B, A = B et A < B le résultat
de la comparaison des nombres A et B.
1- PRESENTAION :
4
-Opérations arithmétiques "addition, soustraction, complémentations à 1 ou à 2..."
-Comparaisons
-Décalages et rotations.
2- CONSTITUTION :
L'UAL comporte :
- MULTIPLEXEUR
Principe :
a0 a 0'
a1 lgi ne de transm si s oi n a 1'
a2 a 2'
a3 . a 3'
. .
. .
. .
lgi ne de synch ron si a toi n
X X '
Lorsqu’on désire transmettre des informations en parallèle, cela exige autant de lignes d’informations.
Pour simplifier la liaison on réunit au départ les informations sur une seule ligne (multiplexage) et à
l’arrivée on répartit ces informations sur plusieurs lignes (démultiplexage). En synchronisant les
commandes des sélecteurs X et X’ on peut transmettre les informations a0 .a1 .a2 et a3 vers les sorties
a’0 .a’1 .a’2 et a’3 respectivement.
Schéma équivalent:
Il s’agit de transférer vers la sortie S, soit l’information x soit l’information y, E étant une entrée
d’aiguillage ou d’adresse telle que :
Si E= ................ on a S= .............................
Si E= ................ on a S= .............................
5
Table de vérité :
X y
Y S
E 00 01 11 10
x y E S 0 0 0 1 1 x
0 0 0
1 0 1 1 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Pour aiguiller 2n informations vers une sortie il faut n entrées d’aiguillage ( d’adresse ).
Dans la pratique il existe des multiplexeurs à 8 entrées et 3 entrées d’aiguillage tels que le 74HC151.
6 Y Sortie compl
8 masse ( 0V )
6
TABLE DE VERITE
ENTREES SORTIES
E S2 S1 S0 I0 I1 I2 I3 I4 I5 I6 I7 Y Y
X X X X X X X X X X XH L L
L L L L X X X X X X X H L
L L L L H X X X X X X X L H
L L L H X L X X X X X X H L
L L L H X H X X X X X X L H
L L H L X X L X X X X X H L
L L H L X X H X X X X X L H
L L H H X X X L X X X X H L
L L H H X X X H X X X X L H
L H L L X X X X L X X X H L
L H L L X X X X H X X X L H
L H L H X X X X X L X X H L
L H L H X X X X X H X X L H
L H H L X X X X X X L X H L
L H H L X X X X X X H X L H
L H H H X X X X X X X L H L
L H H H X X X X X X X H L H
- DÉMULTIPLEXEURS :
Les démultiplexeurs sont des circuits dont la fonction est inverse de celle des multiplexeurs.
En effet, ils possèdent une seule entrée de donnée et plusieurs sorties ou «voies».
L'information, présente sur l'entrée de donnée, est aiguillée vers la sortie sélectionnée par l'état des
entrées de commande. Les sorties non sélectionnées se positionnent à l'état 1.
7
De cette table, on déduit immédiatement que S0 = ……………………….
Pour trouver l'équation la plus simple de S1, dressons le tableau de Karnaugh
Si nous désirons réaliser le circuit combinatoire avec des portes NAND, il faut transformer les
expressions ……………… et ……………… à l'aide du théorème de DE Morgan :
……………………………………….
……………………………………….
Le circuit intégré 74LS139 contient deux démultiplexeurs à 4 voies. Chacun d'eux possède 2 entrées de
sélection A et B, une entrée de données G et 4 sorties (Y0 à Y3).
Le brochage, la table de vérité et le schéma logique de ce circuit sont donnés à la figure ci-dessous.
8
On remarque que le nombre binaire formé par l'état des entrées de sélection B et A donne l'indice
décimal de la sortie concernée.
Par exemple, lorsque BA = 10 (soit 2 en décimal), la sortie concernée est Y2.
9
c- UAL 1 bit " additionneur-soustracteur " :
……………………………………………
……………………………………………
d- UAL 1 bit :
e- UAL n bits :
Pour réaliser une UAL n bits, on associe n UALs 1 bit en cascade:
Exemple: UAL 32 bits
10
a- Les entrées :
A0 A1 A2 A3 : nombre A et B0 B1 B2 B3 : nombre B
Cn : retenue de poids faible appelée. Cette entrée doit être à “0” pour l’addition et à “1” pour la
soustraction.
b- Les sorties :
c- Les commandes:
M : à l’état “Haut” permet de réaliser les fonctions logiques et à l’état “Bas” permet de réaliser les
opérations arithmétique ( et quelques fonctions logiques).
S0 S1 S2 S3 : permettent dans chaque cas (M=0 ou M=1) 16 combinaisons possibles, ce qui permet de
réaliser 32 fonctions différentes.
Table de fonctionnement :
S3 S2 S1 S0 Opération logique Cn = 0 Cn = 1
11