Master Systèmes Intelligents et Energies

M15: VLSI

Pr. Malika ALAMI MARKTANI

malika.alamimarktani@usmba.ac.ma

AU: 2021/2021
Organisation du module

-Introduction
-Eléments de base, Tr MOS, contrôle
Inverseur CMOS, NAND, NOR
-Circuits composés
combinatoires,
-Circuits composés
séquentielles

assiduité présence TP

AU 2020/2021 2
Technologie des circuits intégrés: Aspects historiques

 1947 Invention hasardeuse du transistor bipolaire

(Bardeen, Bratten, Schokley) Ge, Bell Laboratories
 1949 Invention du transistor unipolaire (Schokley)
1950 Besoins de la guerre:

Réduction de la taille, du poids et de la consommation des

circuits

Intégration
AU 2019/2020 3
Technologie des circuits intégrés: Aspects historiques

 1958 1er Circuit intégré (CI), 2 transistors au germanium (Ge)

par Jack KILBY

Premiers CI de Jack Kilby, TI et Fairschild

AU 2019/2020 4
Technologie des circuits intégrés: Aspects historiques

 1960 TI & Fairshild 1er CI de 10 transistors

Circuit intégré (CI) ou (IC)? = Chip = puce
 CI= qlq mm2 ou cm2 Ex:
un chip de 256 Mb DRAM: 150 - 200 mm2 ;
un pentium: quelques cm2 ;
chips dans cartes à puce: 2 à 20 mm2
 Ensemble très dense de dispositifs électroniques ayant une fonction
définie (résistances, condensateurs, diodes, transistors) Ex: 1Gb DRAM:
1.5 milliards de transistors, 1.1 milliards de condensateurs

AU 2019/2020 5
 Technologie des circuits intégrés
 Fabriqués en général sur un substrat en Silicium (Si), élément le plus
répandu sur terre après l’oxygène: 26%

 Incorporés dans tous les appareils électriques ou électroniques et dans la

plupart des objets situés autour de nous (PC, montre, tel, fax, copieur,
grille pain, autos, cartes à puce, …)

 Différents types de puce: microprocesseur, mémoire, capteurs, micro-

contrôleurs, etc…

 Fabriqués sur plaquettes de Si de 4, 5, 6, 8 ou 12 pouces de diamètre (1

pouce= 27.07 mm)

AU 2019/2020 6
 Technologie des circuits intégrés

 Les premiers CI ont été dominés par la technologie bipolaire.

 La technologie MOS est arrivée plus tard à cause des
recherches d ’oxydes de grille stables et fiables
 Deux types de fonctionnement:
Analogiques: tous les niveaux de tension, Pb: circuits complexes
(linéarités des éléments)

Logiques: 2 niveaux (H (1) & B (0)), mise en cascade des éléments

et donc meilleure intégration. (FET, MOS, Bi. )

AU 2019/2020 7
Technologie des circuits intégrés
Industrie des dispositifs semi-conducteurs (SC)

Trois phases:

1.Phase des découvertes

2.Phase de Développement technologiques & Dispositifs
3.Phase de production de masse

AU 2019/2020 8
Technologie des circuits intégrés
Industrie des dispositifs semi-conducteurs (SC)

1. Phase des découvertes

 Principes, théories, invention du transistor

 Naissance de la Silicon Valley:

 Shockley Semicondutor Lab. in 1955
 Fairchild Semiconductor Corp. in 1957

AU 2019/2020 9
Technologie des circuits intégrés
Industrie des dispositifs semi-conducteurs (SC)

2.Phase de Développement technologiques & Dispositifs

 SiO2 pour passiver la surface du Si 1958
 Procédé planar 1960 (J.Hoerni, un suisse)
 Si MOSFET 1960
 Grille flottante pour mémoires non volatiles (NVM) 1961
 CMOS 1962
 1er MOSFET commercial 1964
 1T DRAM 1967
 Intel 1968

AU 2019/2020 10
Technologie des circuits intégrés
Industrie des dispositifs semi-conducteurs (SC)

3. Phase de production de masse

L'échelle d'intégration défini le nombre de portes par boîtier :
• SSI (small scale integration) petite : inférieur à 12
• MSI (medium) moyenne : 12 à 99
• LSI (large) grande : 100 à 9999
• VLSI (very large) très grande : 10 000 à 99 999
• ULSI (ultra large) ultra grande : 100 000 et plus

AU 2019/2020 11
Les 7 niveaux d'abstraction en VLSI
Système global
(aspects mécaniques, électriques, etc.)
Système électrique
(circuit imprimé)
Système électrique
(puce VLSI)
Sous-systèmes
(fonctions évoluées, e.g.: Filtres, UA)
Composantes logiques et arithmétiques
(e.g.: multiplieurs, accumulateurs)
Composantes élémentaires
(Portes logiques, portes de transmission)
Dispositifs fondamentaux
(transistors)

AU 2020/2021 12
Flot de conception d'une cellule

AU 2020/2021 13
Démarches de conception

AU 2020/2021 14
Le Transistor MOS
Capacité MOS
 MOS=Métal Oxyde Semiconducteur

 la capacité est constitué d’une:

• Armature métallique.
• Couche isolante.
• Armature en Semiconducteur (substrat supposé ici de type P)

AU 2020/2021 16
 Capacité MOS

 Supposons que le substrat est porté à un potentiel fixe (0v)

 L’électrode métallique est porté à un potentiel négative.

• Les trous vont être attirés et vont venir s’accumuler sous

l’électrode métallique c’est le régime d’accumulation ou régime
d’enrichissement.
VG < 0

----------------
++++++++++++

silicium type P

AU 2020/2021 17
 Capacité MOS
 Portons maintenant l’électrode métallique à un potentiel positif.

• les trous vont être repoussés .

• Reste les ions négatifs fixes.
• Lorsque le potentiel de l’électrode croit le Semiconducteur sous
l’électrode devient vide des charges mobiles c’est le régime de
déplétion ou régime d’appauvrissement.
VG > 0

++++++++++++

- - - - - - - - xd
+ + +
silicium type P

AU 2020/2021 18
Capacité MOS

• Les électrons qui se libèrent par effet thermique sont attirés,

leurs densités va devenir suffisamment pour inverser le type de
Semiconducteur qui va devenir localement de type N (canal du
futur transistor NMOS) c’est le régime d’inversion.
• La tension nécessaire pour inverser le type de Semiconducteur
est appelé seuil noté vt.
VG > 0

++++++++++++

xd max ----------------- porteurs minoritaires

- - - - - - - -

silicium type P

AU 2020/2021 19
Capacité MOS
 Model électrique de la capacité MOS
• La capacité MOS est équivalente à deux capacités en série: la
capacité de l’oxyde Cox et la capacité du SC Csc

AU 2020/2021 20
Capacité MOS
 La capacité équivalente (par unité de surface s’écrit:

Permittivité diélectrique
de l’oxyde

Permittivité diélectrique
du Semiconducteur

AU 2020/2021 21
 Transistor MOS
• Constitué d’une capacité MOS. L’armature métallique est appelé Grille.
• Deux zones de contacts en Semiconducteur de type opposé (Source et Drain).
• Au repos la source est isolée du drain par deux diodes en tête bêche.
• Si la grille est porté à un potentiel tel que le type de Semiconducteur soit inversé.
• Le drain se trouve relier à la source par un pont résistif de même type que le
matériaux Semiconducteur.
• Le potentiel de la grille commande le passage du courant entre le drain et la
source du transistor.

AU 2020/2021 22
 Transistor MOS

 n+ : régions de type n très fortement dopées (typiquement, n ≥ 1017 cm−3).

AU 2020/2021 23
Transistor MOS
Notations et caractéristiques:

Type de MOSFET Canal N Canal P

Substrat Légèrement P Légèrement N

Drain et source N+ P+

Grille Poly-Si fortement dopé

 Tox ou Xox : Épaisseur de l’oxyde

 W: Largeur de grille
 L: Longueur du canal, paramètre caractéristique d’une
technologie
 W/L : Impédance caractéristique du transistor

AU 2020/2021 24
Transistor MOS
 Différent type de transistor MOS

AU 2020/2021 25
Transistor MOS

AU 2020/2021 26
Transistor MOS

AU 2020/2021 27
 Transistor MOS
 Autres symboles

AU 2020/2021 28
 Transistor MOS
 Régime linéaire ou ohmique:
• Pour vGS>vt (vt: tension de seuil) création d’un canal de conduction
peuplé d’électrons.
• Aux faibles vDS la densité n des électrons dans le canal est uniforme.
• Le canal à une résistance équivalente R, cette résistance est contrôlée
par la tension vGS et diminue lorsque vGS augmente.

AU 2020/2021 29
Transistor MOS
 Régime triode ou quadratique:
• Lorsque vDS augmente au delà de quelques dixièmes de volts, le
canal rétrécit côté drain.
• Le canal disparaît côté drain lorsque vDS=vDS-sat=vGS-vt

AU 2020/2021 30
 Transistor MOS

 Régime de saturation:
• Quand vDS augmente le potentiel le long du canal se réduit
considérablement du coté drain.
• Réduction de la densité des porteurs libres dans la couche d’inversion.
• La couche d’inversion peut disparaître complètement pour une tension de
pincemnt: vP=vDS=vGS-vt
• Canal pincé en un point p voisin du drain pour tout vDS≥vDS-sat=vGS-vt.
• Le champ électrique coté du drain change d’orientation.
• Le point de pincement se déplace légèrement vers la source.
• Le potentiel du point de pincement est constant et indépendant de vDS.
• Entre le point de pincement et la source rien ne change ni en terme de
densité de porteurs (résistance RSAT de la partie de canal inversée est
constante)ni en terme de la tension appliquée vP
• le courant du drain source devient presque constant vP/RSAT..

AU 2020/2021 31
Transistor MOS

AU 2020/2021 32