Transistors À Effet de Champs

Département de Physique
"Laboratoire Conception et Système (LCS)"

Master:
"Informatique et Electronique des Systèmes Embarqués"
Cours:
« Conception Analogique – E2: Electronique analogique »
Pr. Dr. Mustapha El Alaoui

Année universitaire 2023/2024
P l a n d e C o u rs
1 Transistors à effet de champs
2 Régimes de fonctionnement du transistor MOS
3 Amplificateurs à base de transistors à effet de champs
4 Conception des circuits de base
5 Portes à base de MOS
Pr. Mustapha El Alaoui

2
1 T r a n s i s t o rs à e f f e t d e ch a m p s
❖ Introduction :
▪ Un transistor à effet de champ (FET), également connu sous le nom « Field-Effect Transistor », est un composant
électronique utilisé pour amplifier et commuter des signaux électroniques.
▪ Les transistors à effet de champ (FET) utilisent un seul type de porteurs, soit les électrons, soit les trous, contrairement
aux technologies bipolaires qui utilisent les deux types de porteurs.
▪ Le fonctionnement de base d'un transistor à effet de champ repose sur l'existence d'un canal, où les porteurs peuvent se
déplacer sous l'influence d'un champ électrique, similaire à une résistance.
▪ La variation de la tension transversale au canal (Vtrans) permet de contrôler la section du canal, modifiant ainsi sa
résistance et l'intensité du courant qui le traverse.

3
❖ Introduction :
▪ Les transistors à effet de champ peuvent être utilisés pour créer des résistances commandées par la tension (Vtrans), des
sources de courant commandées par la tension, ou des commutateurs.
▪ Il existe diverses possibilités pour concevoir de tels dispositifs, notamment en agissant sur le type de porteurs, le type de
contrôle du canal (via une jonction de matériaux), et l'état du canal au repos (existence ou absence du canal à Vtrans =
0V).
▪ Voici un résumé des différentes options dans le tableau ci-dessous :

Type du canal Canal N ou canal P
Contrôle du canal Jonction PN : JFET

Jonction Schottky : MESFET
Jonction MOS : MOSFET
État du canal existant ou inexistant à Vtrans = 0 V 4

❖ Introduction :
▪ Les transistors à effet de champ sont classés en fonction de plusieurs critères, d'abord selon le mode de contrôle du
canal, ensuite en fonction du type de porteurs, et enfin en tenant compte de la présence du canal à l'équilibre.

5
❖ Transistor MOS ou MOSFET
▪ MOSFET: Metal Oxide Semi-Conductor Field Effect Transistor.
▪ C’est un semi-conducteur à effet de champ à grille isolée de son support, il comporte 4 électrodes : Grille (Gate en
anglais), Drain , Source et son support le substrat (Bulk en anglais).
▪ Il ne peut conduire un courant important que si on applique entre ses 2 électrodes (Grille et Substrat/Source) une tension
supérieure à certain seuil !
▪ Comme son nom l’indique, il s’agit d’une structure physique, son étude est basée sur la théorie des semi conducteurs et
la jonction PN.

6
❖ Transistor MOS ou MOSFET
▪ C’est la base des circuits intégrés modernes : 90% des puces actuelles sont fabriqués avec des millions de MOS.
▪ Il existe deux type de MOS:
➢ MOS à canal N dit: NMOS
➢ MOS à canal P dit: PMOS
▪ On retrouve deux sorte de MOS:
➢ MOS à appauvrissement (fonctionnement similaire à celui du JFET), noté DMOS (Depletion).
➢ MOS à enrichissement (Les plus utilisés) , noté E-MOS (Enhencement ). On étudiera que les transistors
MOS à enrichissement

7
❖ Technologie CMOS:
▪ Au début, les puces sont réalisées soit avec des NMOS ou avec des PMOS.
▪ Après, une nouvelle technologie a fait son apparition : CMOS (Complementary)
▪ Performances de la technologie CMOS sur Silicium: (~ 1965)
➢ Haute densité d’intégration (idéale pour Very Large Scale Integration)
➢ Faible consommation d’énergie
➢ Circuit faible bruit
➢ Circuit faible coût
➢ Circuits intégrés analogiques, numériques et mixtes

8
❖ Technologie CMOS:
▪ Quelques types d’applications :
➢ Automobile
➢ Téléphonie mobile
➢ Mémoires électroniques en général
➢ Médicale
➢ Ecran LCD

9
❖ Autres technologies:
▪ T.T.L (Transistor Transistor Logic) : utilise les Transistors bipolaires Saturés
➢ Première technologie utilisée industriellement (1970/80) Moins de 15% de parts de marché

➢ Consommation importante ( ~10mW )
➢ Temps de réponse faible (~ 5 ns )
➢ Pas trop favorable à l'intégration grande échelle (Résistances, Diodes, Bipolaire.)
▪ E.C.L (Emitter Coupled Logic) : utilise les transistors bipolaires Non Saturés
➢ Applications rapides (Télécoms)

➢ Consommation plus importante (25mW car tout le temps conducteur)
➢ Temps de réponse le plus faible (< 1 ns car transistors non saturés)
➢ Pas favorable à l'intégration

10
❖ Autres technologies:
▪ BiCMOS: alliage de transistors MOS et Bipolaires
➢ En fort développement depuis 1985. Plus de 10% de parts de marché (Communications)
➢ Consommation plus faible que les technologies bipolaires (~1mW)
➢ Temps de réponse plus rapide qu'en technologie MOS (10 ns)
➢ Favorable à l'intégration grande échelle mais plus chère (plus de transistors)

11
❖ Quelques Vendeurs de la technologie CMOS
Vendeur Technologies Pays Origine

AMI 1.6 μm, 0.8 μm et 0.6 μm États Unis
TSMC 0.35 μm, 0.25 μm, 0.18 μm, 0.13 μm, 90nm, 65 nm et 45 nm Taiwan
IBM 0.25 μm, 0.18 μm, 0.13 μm, 90nm, 65 nm et 45 nm États Unis
❖ Quelques Constructeurs des C.I. analogiques
Préfixe Constructeur
AD, OP Analog Devices
L, TDA STMicroelectronics
MAX Maxim
TL, TLC Texas Instruments
LF, LM National Semiconductor 12
❖ Démarche d’intégration d’un MOS:

13
❖ Choix d’une technologie:

14
❖ Comparaison entre Transistor CMOS et Bipolaire:
▪ Tr. CMOS: ▪ Tr. Bipolaire:
➢ Grande capacité d’intégration ➢ Rapide

➢ Circuit VLSI « Very Large-Scale Integration » ➢ Plus grande dynamique
➢ Faible consommation ➢ Adapté au circuit RF
➢ Adapté à la commutation ➢ Fonctions non linéaire
➢ Grande impédance d’entrée ➢ Faible offset
➢ Meilleur en basse température ➢ Meilleur appairage
➢ Circuit faible bruit ➢ Plus grande conductance
➢ Circuit faible coût ➢ Circuit très faible bruit

15
❖ Exemple de circuit intégré:
circuit intégré : masques circuit intégré : 3x2mm

16
❖ Transistor MOS:
▪ Pour faire des circuits, il faut avoir des symboles pour les transistors:
▪ On voit qu'il y a 4 pattes:

➢ Grille
➢ Source
➢ Drain
➢ Substrat
▪ Comment identifier les pattes:

➢ Grille est tout seul de son bord
➢ Substrat est adjacent
➢ Source est la patte avec la flèche
NMOS PMOS
➢ Drain est celui qui reste

17
❖ Transistor MOS:
▪ La source a une flèche: direction suit le courant (comme l’émetteur)
▪ Contrairement aux BJTs, les CMOS sont symétriques:
➢ Source et drain sont identiques
▪ Par convention:
➢ Source a la tension la plus faible dans NMOS
➢ Source a la tension la plus élevée dans PMOS

NMOS PMOS 18
❖ Structure Physique du MOS:
▪ Structure physique très simplifiée:
▪ La structure physique est:
➢ Conducteur: Métal
➢ Isolant: Oxyde
➢ Semiconducteur…
▪ Métal-Oxyde-Semiconducteur (MOS)
➢ En réalité, le conducteur c'est du polysilicium...

19
▪ Structure plus complète:
➢ On ajoute 2 régions:
▪ Pour NMOS et PMOS, on a:
➢ Les régions de types différents
➢ Le bloc de silicium est diffèrent

20
▪ Structure, vue 3D du MOS à canal N (NMOS) :
MOSFET : Metal Oxide Semiconductor Field Effect Transistor

➢ L: longueur du canal « length » [μm]
➢ W: largeur du canal « width » [μm]

21
▪ Structure, vue 3D du MOS à canal N (NMOS) :

22
▪ Structure, vue 3D du MOS à canal P (PMOS) :
➢ L: longueur du canal « length » [μm]
➢ W: largeur du canal « width » [μm]

23
▪ Structure, vue 3D du MOS à canal P (PMOS) :
Pour 𝑉𝐵𝑆 ≠ 0 Pour 𝑉𝐵𝑆 = 0 24

❖ Composants MOS:
➢ Première étape : "la résistance"
▪ Dans un barreau de Silicium faiblement dopé N (Si N-), le substrat B (bulk en anglais), disposons deux prises de contact
de Silicium fortement dopées N (Si N+) : la source (S) et le drain (D).
Résistance en technologie MOS
▪ Ces 3 zones sont dopées de même type. Nous pouvons y faire circuler un courant formé majoritairement d'électrons qui
s'écoulent de la source vers le drain, par conduction due au champ électrique longitudinal engendré par VDS.
▪ Les dimensions (la largeur W, la longueur L et l'épaisseur e) de la partie du substrat située entre D et S, et les paramètres
technologiques du matériau dont est fait le substrat, déterminent la résistance équivalente RDS, nous obtenons :
VDS=RDS.IDS.
25
❖ Composants MOS:
➢ Seconde étape : "la diode"
▪ Utilisons maintenant un substrat de Silicium faiblement dopé P (Si P-).
▪ Appliquons la même polarisation que précédemment.
▪ Les deux diodes DS et DB sont respectivement polarisées l'une à 0V l'autre en inverse, aucun courant ne peut
traverser ces dipôles.
Diodes en technologie MOS

26
❖ Composants MOS:
➢ Troisième étape : "le transistor bipolaire"
▪ Sur la structure précédemment décrite, où momentanément, nous appellerons la Source "Émetteur" (E), et le Drain
"Collecteur" (C), créons une troisième connexion la "Base" (B), pour polariser en direct la jonction BE. Nous venons de
construire un transistor bipolaire où la zone P la Base (B).
Transistor bipolaire en technologie MOS

27
❖ Composants MOS:
➢ Troisième étape : "le transistor bipolaire"
▪ La tension VBE (quelques dixièmes de Volts) commande le courant de la jonction BE (en direct). Des électrons sont
injectés massivement dans la Base où ils sont minoritaires.
▪ La tension VCE (de quelques Volts à quelques dizaines de volts) est telle que la jonction BC est fortement polarisée en
inverse, ce qui "détourne" les électrons du courant IBE injectés dans la Base, vers le Collecteur et crée un courant ICE
entre Collecteur et Émetteur.
▪ Nous avons réalisé un dispositif modulant le courant de sortie ICE, par la tension d'entrée VBE. Il s'agit bien d'une
transconductance, malheureusement il existe un courant parasite (les trous de IBE) en l'entrée (la base).
▪ L'étape suivante consiste à isoler cette entrée afin d'annuler l'intensité du courant parasite d'entrée.

28
❖ Composants MOS:
➢ Quatrième étape : "le transistor MOS"
Transistor MOS
▪ La quatrième étape consiste à faire croitre, au-dessus de la partie du substrat (du Semi conducteur Si faiblement dopé P)
comprise entre Source et Drain, une couche fine d'isolant : de la silice (Oxyde de Silicium, SiO2). Sur cet isolant
déposons une couche conductrice : du Métal, comme dans le temps, ou du Silicium très fortement dopé donc poly-
cristallin, appelé polysilicium (poly) tel que cela est fait maintenant. Appelons grille (G) la couche conductrice de
polysilicium, et notons les initiales de ces 3 matériaux : MOS

29
❖ Composants MOS:
➢ Quatrième étape : "le transistor MOS"
Transistor MOS
▪ La structure grille-isolant-substrat est une capacité MOS formée de :

• un isolant :
- d'épaisseur : tox,
- de permittivité relative : Kox = 3,9
𝐾𝑜𝑥 .𝜀0
- de capacité surfacique : 𝐶𝑜𝑥 = 𝑡𝑜𝑥
- où la permittivité du vide est : 𝜀0 = 8,854 pF . 𝑚−1
Entre deux plaques conductrices (armatures) : la Grille et le substrat.

30
❖ Fonctionnement des transistors CMOS:
➢ Transistor MOS à canal N (NMOS)
▪ VTN est la tension de seuil du NMOS. Elle est caractéristique de la technologie dans laquelle le transistor est construit.
Typiquement: +0,2V < VTN < +2V
• Si VGS > VTN, le canal existe, le NMOS est passant.
• Si VGS ≤ VTN, le canal n'existe pas, le NMOS est bloqué.

31
➢ Transistor MOS à canal P (PMOS)
▪ Construisons le dual du transistor NMOS le transistor PMOS. Le

substrat est faiblement dopé N (Si N-). Source et Drain sont
fortement dopées P (Si P+). Isolant et Grille sont construits de la
même façon que pour le NMOS.
▪ VTP est la tension de seuil du PMOS. Elle est caractéristique de la technologie dans laquelle il est construit.
Typiquement : -2V < VTP < -0,2V
• Si VGS < VTP, le canal existe, le PMOS est passant.
• Si VGS ≥ VTP, le canal n'existe pas, le PMOS est bloqué.

32
➢ Technologie CMOS
▪ Le C de CMOS veut dire Complémentaire.
▪ Une technologie CMOS est un procédé qui permet d'obtenir, dans un même monocristal (sur une même puce de
Silicium), des transistors NMOS et des transistors PMOS.
▪ Le substrat d'une technologie CMOS est faiblement dopé P (nous pouvons y graver directement des NMOS).
▪ Le substrat N (pour graver les PMOS) est une zone faiblement dopée N (Si N-) : le caisson, dans le substrat (Si P-).

33
➢ Connexions des transistors
▪ Le caisson dopé N- (le substrat B) des PMOS leurs est commun. Il est polarisé à la tension la plus positive
du circuit : VDD
▪ Le substrat (B) dopé P- des NMOS leurs est commun. Il est polarisé à la tension la plus négative du circuit : Vss = 0V
parfois Vss =-VDD,
▪ Le Drain (D) des transistors NMOS est toujours polarisé à une tension supérieure à celle de leur Source (S),
▪ Le Drain (D) des transistors PMOS est toujours polarisé à une tension inférieure à celle de leur Source (S).
34

Transistors À Effet de Champs

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Transistors À Effet de Champs

Transféré par

Droits d'auteur :

Formats disponibles

Département de Physique

"Laboratoire Conception et Système (LCS)"

Pr. Dr. Mustapha El Alaoui

1 Transistors à effet de champs

2 Régimes de fonctionnement du transistor MOS

3 Amplificateurs à base de transistors à effet de champs

4 Conception des circuits de base

5 Portes à base de MOS

Pr. Mustapha El Alaoui

Pr. Mustapha El Alaoui

▪ Voici un résumé des différentes options dans le tableau ci-dessous :

Contrôle du canal Jonction PN : JFET

État du canal existant ou inexistant à Vtrans = 0 V 4

Pr. Mustapha El Alaoui

❖ Transistor MOS ou MOSFET

▪ MOSFET: Metal Oxide Semi-Conductor Field Effect Transistor.

Pr. Mustapha El Alaoui

❖ Transistor MOS ou MOSFET

▪ Il existe deux type de MOS:

➢ MOS à canal N dit: NMOS

➢ MOS à canal P dit: PMOS

▪ On retrouve deux sorte de MOS:

➢ MOS à appauvrissement (fonctionnement similaire à celui du JFET), noté DMOS (Depletion).

Pr. Mustapha El Alaoui

▪ Après, une nouvelle technologie a fait son apparition : CMOS (Complementary)

▪ Performances de la technologie CMOS sur Silicium: (~ 1965)

➢ Haute densité d’intégration (idéale pour Very Large Scale Integration)

➢ Faible consommation d’énergie

➢ Circuit faible bruit

➢ Circuit faible coût

➢ Circuits intégrés analogiques, numériques et mixtes

Pr. Mustapha El Alaoui

▪ Quelques types d’applications :

➢ Mémoires électroniques en général

Pr. Mustapha El Alaoui

▪ T.T.L (Transistor Transistor Logic) : utilise les Transistors bipolaires Saturés

➢ Première technologie utilisée industriellement (1970/80) Moins de 15% de parts de marché

➢ Applications rapides (Télécoms)

Pr. Mustapha El Alaoui

▪ BiCMOS: alliage de transistors MOS et Bipolaires

➢ En fort développement depuis 1985. Plus de 10% de parts de marché (Communications)

➢ Consommation plus faible que les technologies bipolaires (~1mW)

➢ Temps de réponse plus rapide qu'en technologie MOS (10 ns)

➢ Favorable à l'intégration grande échelle mais plus chère (plus de transistors)

Pr. Mustapha El Alaoui

❖ Quelques Vendeurs de la technologie CMOS

Vendeur Technologies Pays Origine

❖ Quelques Constructeurs des C.I. analogiques

❖ Démarche d’intégration d’un MOS:

Pr. Mustapha El Alaoui

❖ Choix d’une technologie:

Pr. Mustapha El Alaoui

❖ Comparaison entre Transistor CMOS et Bipolaire:

▪ Tr. CMOS: ▪ Tr. Bipolaire:

➢ Grande capacité d’intégration ➢ Rapide

Pr. Mustapha El Alaoui

❖ Exemple de circuit intégré:

circuit intégré : masques circuit intégré : 3x2mm

Pr. Mustapha El Alaoui

▪ On voit qu'il y a 4 pattes:

▪ Comment identifier les pattes:

Pr. Mustapha El Alaoui

▪ La source a une flèche: direction suit le courant (comme l’émetteur)