Circuits Logiques Par PDF

Architecture en couches
Niveau 5
Couche des langages dapplication
Niveau 4
Couche du langage dassemblage
Niveau 3
Couche du systme dexploitation
Niveau 2
Couche architecture du jeu dinstructions

(couche ISA)
Traduction (compilateur)
Introduction aux circuits

logiques de base
Traduction (assembleur)
Interprtation partielle (systme dexploitation)
Interprtation (microprogramme)
ou excution directe
Niveau 1
Couche microarchitecture
Niveau 0
Couche logique numrique
Matriel
IFT1215
Introduction aux systmes informatiques
IFT1215
Les circuits logiques sont labors partir

de composants lectroniques transistors
Tout ordinateur est conu partir de

circuits intgrs qui ont tous une fonction
spcialise (ALU, mmoire, circuit
dcodant les instructions etc.)
Ces circuits sont fait partir de circuits
logiques dont le but est dexcuter des
oprations sur des variables logiques
(binaires)
Introduction
Introduction
IFT1215
Types de circuits logiques:

Combinatoires
Squentiels
IFT1215
Circuits combinatoires
Circuits squentiels ou mmoire

Support thorique FSM (Finite State Machine)
Les fonctions de sortie dpendent non
seulement de ltat des variables dentre mais
galement de ltat antrieur de certaines
variables de sortie (proprits de mmorisation)
Support thorique algbre de Boole

Les fonctions de sortie sexpriment selon des
expressions logiques des seules variables
dentre
Un circuit combinatoire est dfini par une ou
plusieurs fonctions logiques
Entres
Sorties
Partie Combinatoire
Entres
Circuit Combinatoire
Sorties
Mmoires
IFT1215
IFT1215
Variables boolennes
numrique : 1 et 0
logique : vrai et faux
lectronique : ON et OFF, haut et bas
Une variable logique est une variable qui peut prendre
deux tats ou valeurs: vrai (V) ou faux (F)
En faisant correspondre V avec le chiffre binaire 1 et F
0, ce type de variable devient une variable boolenne
ou binaire
Un systme binaire est un systme qui ne

peut exister que dans deux tats autoriss.
Diverses notations peuvent tre utilises
pour reprsenter ces deux tats :
IFT1215
Le circuit combinatoire est dfini lorsque son

nombre dentres, sont nombre de sorties ainsi
que ltat de chaque sortie en fonction des
entres ont t prciss
Ces informations sont fournies grce une
table de vrit
La table de vrit dune fonction de n variables
a 2n lignes - tats dentre
Algbre de Boole et les fonctions logiques sont
le support thorique des circuits combinatoires
IFT1215
Portes logiques
Table de vrit
i1
i3 i4
0 0
0 1
1 0
. . .
i0
i1
0
0
F0(i0, i1)
i0
i1 i2 . . .
in
0 0
0 0
F0(i0, i1)
F1(i1, i3 , i4)
...
F1(i1, i3 , i4)
1 1
Fm(i9, in)
. . .
IFT1215
1 1
1
9
Au moins deux entres

La sortie d'une fonction OU est dans l'tat
1 si au moins une de ses entres est dans
l'tat 1
0
IFT1215
B
0
Logique positive
Logique ngative
Haut
Bas
IFT1215

La sortie d'une fonction AND est dans
l'tat 1 si et seulement si toutes ses
entres sont dans l'tat 1
Y=A+B
Y=A B
10
Porte ET
Porte OU
Niveau
Toute fonction logique peut tre ralise laide

dun nombre de fonctions logiques de base
appeles portes
Un circuit se reprsente par un logigramme
...
En lectronique les deux tats d'une variable

boolenne sont associs deux niveaux de tension
: V(0) et V(1) pour les tats 0 et 1 respectivement.
On distingue les logiques positive et ngative selon
que V(1) > V(0) ou V(1) < V(0)
11
IFT1215
12
Inverseur : porte NON
Porte NON ET
Une seule entre et une seule sortie

La sortie d'une fonction NON prend l'tat
1 si et seulement si son entre est dans
l'tat 0
A
Y=A
IFT1215
Est constitue par un inverseur la

sortie d'une porte ET
13
IFT1215
Y=A+B
Y=A B
14
Porte OU-EXCLUSIF (XOR)

La sortie d'une fonction XOR est dans l'tat
1 si le nombre de ses entres 1 est un
nombre impair
Une ngation la sortie d'une porte OU

constitue une fonction NON OU (NOR :
NOT OR)
0
IFT1215
Portes NON OU
15
IFT1215
Y=A
16
Ralisation des fonctions

boolennes
Comment rendre une table de

vrit en une fonction boolenne
Toute fonction logique peut tre ralise

laide des portes
Ralisation dune fonction boolenne
partir de la table de vrit, nous

pouvons avoir deux formes analytiques,
dnommes formes canoniques
crire lquation de la fonction partir de sa

table de vrit
Simplifier lquation
Raliser lquation laide des portes
disponibles
IFT1215
somme canonique de produits (SOP)

produit canonique de sommes (POS)
17
IFT1215
critures canoniques (SOP)

3 variables, terme produit, quon appelle
minterme, gal au ET des variables qui composent
cette combinaison
P0
P1
P2
P3
P4
P5
P6
P7
IFT1215
19
18
critures canoniques, SOP

A B C
F P3 + P5 + P6 + P7
0
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
1
0
1
1
1
Cette faon, trs gnrale,

d'crire une fonction boolenne
est appele somme canonique
de produits (SOP)
F(A, B, C) = P3 + P5 + P6 + P7
F ( A, B, C ) = ABC + ABC + ABC + ABC = (3,5,6,7)

IFT1215
20
critures canoniques (POS)
critures canoniques, POS
3 variables, terme somme, quon appelle

maxterme, gal au OU des variables qui composent
cette combinaison
S0
X
Z
X+Y+Z
S1
_
X+Y+Z
S2
_
X+Y+Z
S3
_ _
X+Y+Z
S4
_
X+Y+Z
S5
_
_
X+Y+Z
S6
_ _
X+Y+Z
S7
_ _ _
X+Y+Z
IFT1215
21
critures canoniques expriment une

fonction boolenne laide des oprateurs
logiques ET, OU, NON
On peut raliser une fonction
laide des portes
ET, OU, NON
F S0 S1 S2 S4
0
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
1
0
1
1
1
IFT1215
F(X, Y, Z) = S0 S1 S2 S4
F(X, Y, Z) = (X + Y + Z)( X +Y
+ Z)(X + Y + Z)(X + Y + Z)
Cette criture est appele
produit canonique de sommes
(POS)
22
critures canoniques d'une fonction

logique
critures canoniques
IFT1215
X Y Z
23
ABC
A B C
F P3 + P5 + P6 + P7
0
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
IFT1215
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
1
0
1
1
1
24
critures canoniques d'une fonction

logique
Relation dquivalence des circuits

Soucis majeurs des concepteurs
A+B+C
A B C
F S S S S
0
1
2
4
0
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
IFT1215
Rduire le nombre de portes ncessaires la

ralisation des systmes
Minimiser le cot en nombre de botiers
La consommation lectrique
0
0
0
1
0
1
1
1
Minimiser la complexit
Crer un systme quivalent avec certains
paramtres optimiss
Recherche dquivalence
Utiliser les lois et thormes de lalgbre de Boole
25
Rsum des identits boolennes

de base
OU
(Dualit)
(A + B) + C = A + (B + C) = A + B + C
A+B=B+A
A+A=A
A+0=A
A+1=1
ET
(Dualit)
(A B) C = A (B C) = A B C
AB=BA
AA=A
A1=A
A0=0
Distributivit
IFT1215
26
Rsum des identits boolennes

A= A
NON
A + A =1
AA = 0
Loi dabsorption
De Morgan
A + (A B) = A
A (A + B) = A
A B C ... = A + B + C + ...
A + B + C + ... = A B C ...
OU exclusif
A B = (A + B) (A B)
A B = (A B) + (B A)
A (B + C) = (A B) + (A C)
A + (B C) = (A + B) (A + C)
A B = (A B) + (A B)
A B = (A + B) (A + B)
A B = A B + A B
IFT1215
27
IFT1215
28
La manipulation algbrique
Deux fonctions logiques sont quivalentes

si, et seulement si, les valeurs de leurs
sorties sont les mmes pour toutes les
configurations identiques de leurs
variables dentre
F(A, B,C) = A BC + A BC+ A BC + A BC =

= C(A B+ A B) +C(A B+ A B) =
Examen des tables de vrit respectives
= C(AB) +C(AB) = ABC
IFT1215
29
IFT1215
t1
{ NON-ET (NAND) } est complet et minimal

Les portes NON, OU et ET peuvent tre
obtenues partir de portes NON-ET
Toute fonction boolenne d'un nombre

quelconque de variables peut s'crire avec
les trois fonctions de base ET, OU et NON
Lensemble { ET, OU, NON } est complet
IFT1215
0
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
30
Ensemble { NON-ET (NAND) }
A B C
31
IFT1215
32
Diapositive 32
t1
Avec certain technologies, il est en fait plus facile de construire une porte non-et que n'importe quel
autre type de porte. Dans ce cas, la porte non-et considre comme le bloc de base et les autres types
doivent tre construits partir de celle-ci.
tsikhana; 2009-09-19
Ensemble { NON-OU (NOR) }
Analyse de circuit logique
{ NON-OU (NOR) } est complet et minimal

Les portes NON, OU et ET peuvent tre
obtenues partir de portes NON-OU
Trouver sa fonction logique

Principe
Donner l'expression des sorties de chaque
porte/composant en fonction des valeurs de
ses entres
En dduire au final la (ou les) fonction(s)
logique(s) du circuit
On peut ensuite
Dterminer la table de vrit du circuit
Simplifier la fonction logique
IFT1215
33
IFT1215
3 entres, 1 sortie
Compos uniquement de portes logiques OU,
ET et NON
f (a, b, c) = (a + b) (b c)
A partir de son logigramme
f (a, b, c) = (a + b) (b c)
IFT1215
34
35
IFT1215
a
0
0
0
0
1
1
1
1
b
0
0
1
1
0
0
1
1
c
0
1
0
1
0
1
0
1
f
1
1
1
1
1
0
1
1
36
Simplification dexpression
boolenne
Synthse d'un circuit logique

A partir d'une fonction logique trouver le
logigramme correspondant cette fonction
Principe
Simplifier la fonction logique avec 2 mthodes
La mthode algbrique (algbre de Boole)
La mthode des tableaux de Karnaugh
La mthode algbrique (algbre de Boole)

La mthode des tableaux de Karnaugh
SOP, POS
Fonction Majorit
F(A, B, C) = ABC + ABC + ABC + ABC
= (3, 5, 6, 7)
En dduire le logigramme correspondant
IFT1215
37
La mthode des tableaux de

Karnaugh
0
0
0
1
0
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
38
Diagramme de Karnaugh
Le diagramme de Karnaugh dune fonction

logique est une transformation graphique de la
table de vrit qui permet la visualisation de tous
les mintermes
0
0
0
0
1
1
1
1
Minterme est reprsent par une case dans le

diagramme de Karnaugh
Mthode graphiques de simplification
IFT1215
IFT1215
A B C
39
Les cases sont places dune faon telle que les mintermes qui ne
diffrent que par ltat dune seule variable ont une frontire
commune sur une ligne ou sur une colonne, ou bien se trouvent aux
extrmits dune ligne ou dune colonne
A B C
0
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
0
0
1
1
0
0
1
1
IFT1215
0
1
0
1
0
1
0
1
F(A, B, C) = ABC + ABC + ABC + ABC = (3, 5, 6, 7)
AB 00 01
11
10
C
1
1
40
10
Mthode de Karnaugh
Mthode de Karnaugh
1. Transposition du tableau de vrit dans un
tableau de Karnaugh ;
2. Ralisation des groupements de 1, 2, 4, 8 termes
(une puissance de 2);
3. Minimisation des groupements (maximisation
des termes dans un groupement) ;
Ralisation des groupements de 1, 2, 4, 8 termes

(une puissance de 2)
Minimisation des groupements
maximisation des termes dans un groupement
si groupement d'un terme, alors on ne fait rien ;

on limine les variables qui changent d'tat et on
conserve le produit des variables qui n'ont pas chang
d'tat dans le groupement;
4. L'expression logique finale est la runion des

groupements aprs limination des variables
IFT1215
41
IFT1215
0
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
AB 00 01
11
10
C
1
42
Groupement minimal et non

minimal
Mthode de Karnaugh
A B C
On limine les variables qui changent d'tat et on

conserve le produit des variables qui n'ont pas
chang d'tat dans le groupement
B
A
IFT1215
A B C
0
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
AB 00 01
11
10
C
1
F = AB + BC + AC
43
IFT1215
44
11
Fonctions boolennes
incompltement spcifies
L'afficheur 7 segments
On veut afficher les 10 chiffres dcimaux
l'aide de 7 segments, nots de a g, qui
peuvent tre 0 (teint) ou 1 (allum). Le
codage des 10 chiffres dcimaux ncessite 4
bits, que l'on peut noter e3 e0.
Il existe des fonctions boolennes pour

lesquelles il n'y a pas de valeurs associes
certains termes produits
Ceux-ci ne sont jamais "slectionns" et la
valeur qui leur est associe peut tre
indiffremment 0 ou 1. On note d (don't
care)
L'afficheur 7 segments est un exemple
particulier de fonction boolenne
incompltement spcifie.
IFT1215
e3
e2
e1
e0
45
e3
e2
e1
e0
IFT1215
e2
e1
e0
10
11
12
13
14
15
46
Tableau de Karnaugh et D(ont care)
L'afficheur 7 segments
e3
IFT1215
Lorsquune variable peut tre indiffremment

un 1 ou un 0 symbolis par un d
( dont care ), il peut y avoir plus dun
groupement minimal
47
IFT1215
48
12
Synthse dun circuit logique
Exemple
1. Identifier les entres et les sorties (IN / OUT)

du circuit.
2. Construire la table (les tables) de vrit.
3. Identifier chaque fonction partir de la table de
vrit.
4. Simplifier chaque fonction.
5. Dessiner le schma du circuit.
IFT1215
49
tablissez la table de vrit dun

additionneur combinatoire de deux bits. Le
circuit doit avoir quatre entres, dont les
deux bits du premier oprande et les deux
bits du deuxime oprande. Il doit avoir
trois sorties, deux bits qui expriment la
somme et le bit de la retenue. Ralisez le
circuit laide des portes OU, ET et NON.
IFT1215
Table de vrit
Conception dun circuit logique

Additionneur combinatoire de deux bits
1. Identifier les entres et les sorties (IN / OUT)
du circuit
4 entres (2 bits du premier oprande et 2 bits du
deuxime oprande)
A, B, C, D
Additionneur
combinatoire
de 2 bits
Construire la
table (les
tables) de
vrit.
3 sorties (2 bits - la somme et 1 bit - la retenue)

S1, S2, R
IFT1215
50
51
IFT1215
S1
S2
52
13
Tableaux de Karnaugh
Simplifier chaque fonction: S1=(2,3,5,6,8,9,12,15)
Simplifier chaque fonction: S2=(1,3,4,6,9,11,12,14)
S1 = ABCD + ABCD + ACD + ACD + ABC + ABC
AB
CD
00
00
01
01
10
IFT1215
01
11
10
1
1
11
00
AB
CD
00
11
53
Simplifier chaque fonction: R=(7,10,11,13,14,15)
00
01
11
10
AB
CD
00
01
R = AC + BCD + ABD
11
S2 = BD + BD
IFT1215
10
54
Conception dun circuit logique

Additionneur combinatoire de deux bits
5. Dessiner le schma du circuit
10
S1 = ABCD + ABCD + ACD + ACD + ABC + ABC
01
S2 = BD + BD
R = AC + BCD + ABD
11
10
IFT1215
55
IFT1215
56
14
Circuits intgrs logiques

Un circuit contenant les portes intgres
par divers procds technologiques sur
une petite plaquette de silicium
Cette puce de silicium est enferme dans
un botier
Sur les cts sont disposes des broches
(ou pattes)
4 familles des circuits intgrs logiques

(selon la densit dintgration)
SSI (Small Scale Integration)
Circuits faible intgration groupant de 1 10
portes/circuit
MSI (Medium Scale Integration)

Circuits moyenne intgration groupant de 10
100 portes/circuit
Assurer les connexions lectriques des

circuits logiques internes
IFT1215
57
IFT1215
58

Principaux circuits MSI combinatoires
LSI (Large Scale Integration)

Circuits haute intgration groupant de 100 100 000
portes/circuit
VLSI (Very Large Scale Integration)
Les circuits de traitement ou de calcul
Circuits trs haute intgration groupant plus de

100 000 portes/circuit
Mmoires, microprocesseurs
Un circuit de dcalage
Additionneur
Unit arithmtique et logique
Intel Pentium > 3 000 000 transistors
IFT1215
Multiplexeur
Dmultiplexeur
Encodeur
Dcodeur
59
IFT1215
60
15
Multiplexeur
Multiplexeur
Le multiplexeur est un circuit combinatoire
Slecteur qui possde 2 n entres dinformation, n
entres de commande et une seule sortie. Son
rle consiste slectionner, laide de signaux de
commande, une des entres et la lier la sortie.
A B C F
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
K0
1 0 1
K1
1 1 0
K2
1 1 1
K3
IFT1215
61
IFT1215
Fonction Majorit
62
Active un code selon l'une des X entres actives

2n (en gnral) entres, 1 entre active (valeur 1),
les autres sont toutes dsactives (valeur 0)
Code en sortie : sur n bits
Encodeur sur 3 bits
1 entre, X sorties
Selon une adresse (n bits), une des X sorties
prend la valeur de l'entre
Encodeur
Dmultiplexeur
IFT1215
Le multiplexeur peut gnrer une

fonction boolenne si on utilise
ses entres de contrle pour
slectionner (une la fois) les 8
donnes dentre
63
IFT1215
64
16
t2
Dcodeur
Dcodeur
Active une des X sorties selon un code

Code : sur n bits
Nombre de sorties : 2n (en gnral)
IFT1215
Fonction Majorit
65
IFT1215
66
Dcaleur
Les circuits de traitement ou de

calcul
Un dcaleur est form de (n+1) entres D1, ..., Dn,

C et de n sorties S1, ..., Sn et opre un dcalage
de 1 bit sur les entres D1, ..., Dn
Si C=1, il s'agit d'un dcalage droite et si C=0,
d'un dcalage gauche
Circuits MSI utiliss couramment

dans les units de calcul
Dcaleur
D3
D2
D1
S2
S1
D0
Additionneur

S3
IFT1215
67
IFT1215
S0
68
17
Diapositive 65
t2
La slection des circuits mmoire dans un ordinateur est une application typique du dcodeur
Additionneur
Additionneur
Pour raliser des additions binaire de 2

nombres A et B de n bits on dcompose un
circuit en deux parties
Additionneur 1 bit pour les bits de poids

faible a0 et b0
Un circuit correspondant laddition des bits de

poids faible a0 et b0 (il ny a pas de retenue
propage prendre en compte)
Un circuit correspondant laddition des bits de
poids suprieur ai et bi (prendre en compte la
retenue ri-1 propage depuis le rang i-1 infrieur)
IFT1215
69
a0
Som
b0
IFT1215
Som = a0
b0
R = a0b0
70
Additionneur
Additionneur
Le circuit logique associ est donc constitu

de deux portes, un OU exclusif pour le
rsultat et un ET pour la retenue:
Comme ce circuit ne tient pas compte dune
retenue propage depuis le rang infrieur
Additionneur 1 bit pour les bits de poids fort

Afin de permettre une liaison de plusieurs
additionneurs en srie, un additionneur doit
avoir une retenue en entre Re en plus de la
A B Re S
retenue en sortie Rs:
Est qualifi de demi-additionneur
S =A
IFT1215
R = AB
Additionneur complet
71
IFT1215
Rs
1
72
18
Additionneur complet n bits

Ladditionneur n bits est obtenu en chanant
entre eux un demi-additionneur et n-1
additionneurs 1 bit complets
Le chanage seffectue par le biais des
retenues propages
a3
b3
r3
a2
b2
a1
r2
a0
r1
s3
Indicateur de carry
Lors dune opration arithmtique effectue
sur des nombres de n bits un n+1e bit, un bit
de carry peut tre gnr
b0
Ce bit de carry mmoris par lindicateur C du

registre dtat du processeur, PSW,
correspond au niveau de ladditionneur n bits,
une retenue rn-1 gale 1pour
ladditionneur complet 1 bit
Additionneur
4 bits
r0
s2
IFT1215
b1
Additionneur
s1
s0
73
IFT1215
Additionneur
Indicateur de carry pour ladditionneur 4 bits
b3
r3
b2
r2
s3
IFT1215
a2
a1
b1
r1
s2
74
Additionneur
Registre dtat
a3
a0
Indicateur doverflow
Lors dune opration arithmtique mettant en
jeu des nombres de n bits et de mme signe,
le rsultat peut tre en dehors de lintervalle
des nombres reprsentables sur n bits par la
convention choisie pour la reprsentation de
ces nombres signs
b0
r0
s1
s0
75
IFT1215
76
19
Dpassement de capacit ne peut se

produire que lors de laddition de 2 nombres
de mme signe
Dpassement de capacit ne peut se

produire que lors de laddition de 2
nombres de mme signe
Cas 1: 2 nombres positifs => an-1 = bn-1 = 0
2 nombres sont de signes diffrents =>

an-1 bn-1 => an-1 + bn-1 = 1
Overflow sn-1 = 1
On a: an-1 = bn-1 = 0 => an-1 + bn-1 = 0 => rn-1 = 0 => sn1 ne peut pas tre gal 1 que si rn-2 = 1 => rn-2 rn-1
rn-2 = 1 => sn-1 = 0 et rn-1 = 1

rn-2 = 0 => sn-1 = 1 et rn-1 = 0
Cas 2: 2 nombres ngatifs => an-1 = bn-1 = 1

Overflow sn-1 = 0
On a: an-1 = bn-1 = 1 => rn-1 = 1 => sn-1 ne peut pas
tre gal 0 que si rn-2 = 0 => rn-2 rn-1
IFT1215
On note que rn-2 = rn-1

77
IFT1215
t3
Conclusion
78

UAL (Unit Arithmtique et Logique) un
bit qui ralise ET, OU, NON, SOMME
Overflow peut tre dtct en effectuant un

test de comparaison entre rn-2 et rn-1
Overflow <=> rn-2 rn-1
Registre dtat
O = rn-2
a3
C
b3
r3
a2
b2
r2
a1
rn-1
b1
r1
a0
b0
r0
F0
IFT1215
s3
s2
s1
s0
F1
79
IFT1215
80
20
Diapositive 80
t3
La plupart des ordinateurs disposent d'une unit capable de raliser au minimum les oprations logiques
de base ET, OU, NON, ainsi que la somme de 2 nombres binaires. Une telle unit est destine traiter
des nombres de n bits; elle comprend n oprateurs logiques quivalents, chacun d'eux traitant une
position binaire.
Le choix de l'opration entreprendre est dtermin par un dcodeur 2 bits partir des valeurs des
entres F0 et F1
Caractristiques lectriques et
temporelles
Contraintes temporelles des

circuits
Lordre dapparition des variables - important

Changement de valeur (0 1 ou 1 0)
Un circuit est form de plusieurs portes

Chemin critique : chemin le plus long pour la
propagation des signaux travers le circuit
Dtermine le temps total de propagation des signaux
travers tout le circuit
Temps minimal attendre pour avoir une sortie valide
Intuitivement : chemin passant par le plus grand
nombre de portes
Mais dpend aussi du temps de propagation de
chaque type de porte
Idalement : instantan
En pratique : prend un certain temps, dlai de monte
(0 1) et de descente (1 0)
Passage d'un signal au travers d'une porte

Idalement : instantan
En pratique : prend un certain temps
Dlai de propagation
IFT1215
81
cause de tous les dlais (monte,

descente, propagation) un signal n'est pas
dans un tat valide en permanence
Ide : on ne lit ses valeurs qu des instants
prcis et des intervalles rguliers
Instants donns par une horloge
Horloge
82
Signal priodique
un demi priode 0,
l'autre 1
Dbut d'une nouvelle

priode : instant ti
Exemple
Instant t1 : E = 1, S = 0
Instant t2 : E = 0, S = 1
CLK = Clock = signal
d'horloge
Systme logique qui met rgulirement une suite

dimpulsions calibres
Lintervalle de temps entre 2 impulsions reprsente le
temps de cycle ou la priode de lhorloge
Horloge
Horloge
IFT1215
IFT1215
83
IFT1215
84
21
t4
t5
Circuits logiques mmoire
Circuits squentiels
Circuits squentiels ou mmoire (FSM)
Les fonctions de sortie dpendent non seulement

de ltat des variables dentre mais galement de
ltat antrieur de certaines variables de sortie
(proprits de mmorisation)
Entres
Les sorties ne dpendent que des valeurs des

entres
Circuits squentiels
Sorties
Ajout des notions d'tat et de mmoire

Ajout de la notion de temps (horloge)
Partie Combinatoire
Mmoires
IFT1215
85
IFT1215
t6
86
Principe de fonctionnement
Circuits squentiels
Particularit de ce circuits
Les valeurs de sorties du circuit

dpendent
Des valeurs en entre
De valeurs calcules prcdemment
De l'tat dans lequel on se trouve
Thories utilises pour tudier/spcifier les

diffrents types de circuits
La sortie S du circuit est rinjecte lentre

du circuit
Rtroaction
Ltat de sortie du circuit influenc par ltat
antrieur
Circuits combinatoires : algbre de Boole

Circuits squentiels : thorie des automates
finis
IFT1215
87
IFT1215
88
22
Diapositive 85
t4
Dans la logique combinatoire nous avons fait abstraction du temps: les signaux de sorties ne
dpendaient que des tats des variables d'entre.
Un circuit squentiel est un circuit logique pour lequel l'tat des sorties dpend de l'tat des entres,
mais aussi des sorties antrieures. Ce type de circuit tient donc compte dans le temps des tapes
passes, qu'il est capable de mmoriser
Diapositive 86
t5
Pour les circuits de logique squentielle nous devons tenir compte de l'tat du systme. Ainsi les sorties
dpendent des entres mais galement de l'tat du systme. Celui-ci dpend aussi des entres.
Diapositive 87
t6
La logique squentielle permet de raliser les circuits dont le comportement est variable avec le temps.
L'tat d'un systme constitue une mmoire du pass.
t8
Principe de fonctionnement
Bistable : 2 tats stables dans le temps
La table de vrit
X1
0
0
1
1
X2
0
1
0
1
S
0
S
0
1
Principe gnral d'une bistable : 2 portes NON

(inverseurs) en opposition
F
1
S
1
0
Bascule : composant qui met en oeuvre

une bistable
Ltat pour lequel X1=0 et X2=1 correspond

ltat de mmorisation du circuit squentiel
IFT1215
89
IFT1215
90
Bascule RS
Entres/sorties
3 types de bascules
Dtermination du temps suivant (passage de t t + 1)
selon le type de bascule
Asynchrone
Quand les entres changent et la sortie est
recalcule
Synchrone sur niveau
Quand le niveau (1 en gnral, mais 0 aussi) est
atteint
Synchrone sur front
Au moment du passage de 0 a 1 ou de 1 a 0 selon
le type de front utilise par la bascule
Possibilit de passer d'un tat l'autre, de changer

l'tat mmoris
Plusieurs faons de grer et changer l'tat
Plusieurs types de bascules : RS, D, JK ...
t9
Bascules
IFT1215
Bascules
91
2 entres : R et S ; R = reset : remise

0 de Q; S = set : mise 1 de Q
1 sortie: Q qui correspond l'tat stock
Principe : la valeur de Q t+1 dpend de R, S et de la
valeur de Q t
Qt
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
IFT1215
S
0
1
0
1
0
1
0
1
Qt+1
0
1
0
X
1
1
0
X
S=0 et R=0 : Q garde sa valeur, maintien

S=1 et R=0 : Q mis 1
S=1 et R=1 : Q indtermin
S=0 et R=0 : Q garde sa valeur, maintien
S=1 et R=1 : Q indtermin
92
23
Diapositive 90
t8
La mmorisation fait appel un verrou ou systme de blocage, dont le principe de rtro-action peut tre
reprsent de la faon suivante:
Les interconnexions du verrou interdisent les combinaisons Q=-Q = 1 ou Q=-Q=0. Ce type de circuit, qui
n'a que deux tats stables possibles, est encore appel circuit bistable.
Un verrou permet de conserver un tat, il nous faut maintenant savoir comment changer cet tat
Il existe plusieurs types de bascules lmentaires qui combines entre elles, permettent de raliser des
circuits de mmorisation complexe, telle que les registres ou encore les cellules mmoire.
Diapositive 92
t9
Cette bascule possde 2 entres de donnes R et S. L'tat pour lequel R=S=0 est l'tat de
mmorisation. Les autres tats (R=1, S=0) et (R=0, S=1) permettent de rinitialiser la bascule soit 0,
soit 1. L'tat (R= 1, S=1) est interdit.
Bascule JK
Bascule RS
Bascule JK sur front dhorloge
Logigramme de la bascule RS, avec des

portes NOR
Possde 2 entres de donnes J et K

Fonctionnalit identique la bascule RS la
diffrence prs que ltat J=1, K=1 est autoris
J= 1, K = 1 => inversion de ltat de la bascule
Q
S
K
Clk
J
Q
IFT1215
93
IFT1215
94
Circuits squentiels
Bascule D sur front dhorloge
En runissant plusieurs bascules sur un

mme signal d'horloge, on peut fabriquer
un circuit qui constitue un registre, d'o la
possibilit de construire des mmoires
In
Out
registre 8 bits
La sortie recopie lentre chaque flanc

montant de CLK
IFT1215
95
IFT1215
96
24
Registres
IFT1215
Registres
Un registre est un dispositif qui permet

de mmoriser une information et de la
restituer autant de fois que dsir.
Tout registre comporte un mcanisme de
remise zro (RAZ), qui met tous les
registres lmentaires qui le compose
zro simultanment
97
Notons qu'on ne retrouve pas seulement

des registres dans la mmoire centrale,
mais aussi dans les autres composantes
de l'ordinateur comme l'unit centrale de
traitement (CPU), dans les units
d'entres/sorties, etc.
Les registres sont utiliss bien
diffremment que la mmoire principale.
IFT1215
98
Automate fini
Classical FSM Model
Un automate fini possde un nombre fini

d'tats
Il est caractris, pour un couple d'instants
(t, t+1), par
Sa rponse S
Son entre E
Son tat Q
IFT1215
99
IFT1215
100
25
Synthse dun circuit squentiel
Pour raliser la synthse dun circuit

squentiel il faut :

Nous allons tenter de raliser la synthse
d une mmoire binaire qui stocke 1 bit
1 entre, 1 sortie
1. Dterminer le graphe des tats (diagramme de

transitions)
2. Dterminer le nombre de bascules
3. Construire la table dtats
4. Raliser les circuits combinatoires associs
aux entres des bascules et aux sorties
IFT1215
101

Diagrammes d'tats ou de transitions
Vue externe
Mmoire 1 bit
IFT1215
2 tats : tat 0 - on mmorise la valeur 0; tat 1 - on mmorise la

valeur 1

Aprs avoir dfini les tats, il faut complter le graphe par
les transitions du systmes
Une fonction de transition dfinit l volution d un
automate sous l effet d un stimulus externe
Entres/sorties
Etat 0
Etat
Etats
Transition
Etats
Etat 1
Etat
102
tat : ce quil faut mmoriser de lhistoire du pass, c--d

jusqu linstant t+1, pour pouvoir dterminer les sorties
prsentes S(t)
IFT1215
103
IFT1215
104
26


Table dtats
Le nombre de bascules
Encoder 2 tats 1 bit
1 bascule
1 0
IFT1215
105
IFT1215
Q(t) E
E(t)
Q0:0
Q0/0
Q1/0
Q1:1
Q0/1
Q1/1
Q(t)
0
0
1
1
S = Q(t)E + Q(t)E = Q(t)
0
1
0
1
0
0
1
1
Clk
Q1:1
Q0/1 Q1/1
106
Exemple
Compteur
modulo 4
Diagramme de
transitions
dtats
1 entre:
RESET
2 sorties:
q0
q1
Q(t+1) = Q(t)E + Q(t)E = E
IFT1215
Q0/0 Q1/0
Circuits squentiels
Q(t+1)
0
1
0
1
E
Q0:0

Table de vrit
1/1
q=1
q=0
E(t)
Q(t)
107
IFT1215
108
27
Circuits squentiels
Circuits squentiels
Table dtats
4 tats (2 bits pour encoder en binaire)
Choisir arbitrairement lencodage:
Table de vrit
A: 00, B:01; C:10; D:11
IFT1215
109
IFT1215
Circuits squentiels
110
Circuits squentiels
Logigramme
Exemple
Dtecteur de squence
Automate qui met une sortie
1 lorsque exactement
deux de ses trois entres (1bit srie) sont 1
Une squence dentre
011011100 produira
001111010
Diagramme de transitions
dtats
1 entre:
X
1 sortie:
Z
IFT1215
111
IFT1215
112
28
Circuits squentiels
Circuits squentiels
Table dtats
7 tats (3 bits pour encoder en binaire)
Choisir arbitrairement lencodage:
Table de vrit
A: 000, B:001; C:010; D:011; E:100; F:101;

G:110;
IFT1215
113
IFT1215
114
29

Circuits Logiques Par PDF

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Circuits Logiques Par PDF

Transféré par

Droits d'auteur :

Formats disponibles

Architecture en couches

Couche des langages dapplication

Couche du langage dassemblage

Couche du systme dexploitation

Couche architecture du jeu dinstructions

Introduction aux circuits

Interprtation partielle (systme dexploitation)

Couche logique numrique

Introduction aux systmes informatiques

Les circuits logiques sont labors partir

Tout ordinateur est conu partir de

Introduction aux systmes informatiques

Introduction aux systmes informatiques

Types de circuits logiques:

Introduction aux systmes informatiques

Circuits squentiels ou mmoire

Support thorique algbre de Boole

Introduction aux systmes informatiques

Un systme binaire est un systme qui ne

Introduction aux systmes informatiques

Le circuit combinatoire est dfini lorsque son

Introduction aux systmes informatiques

Introduction aux systmes informatiques

Au moins deux entres

Introduction aux systmes informatiques

Au moins deux entres

Introduction aux systmes informatiques

Toute fonction logique peut tre ralise laide

En lectronique les deux tats d'une variable

Introduction aux systmes informatiques

Inverseur : porte NON

Une seule entre et une seule sortie

Introduction aux systmes informatiques

Est constitue par un inverseur la

Introduction aux systmes informatiques

Introduction aux systmes informatiques

Porte OU-EXCLUSIF (XOR)

Une ngation la sortie d'une porte OU

Introduction aux systmes informatiques

Ralisation des fonctions

Comment rendre une table de

Toute fonction logique peut tre ralise

partir de la table de vrit, nous

crire lquation de la fonction partir de sa

somme canonique de produits (SOP)

Introduction aux systmes informatiques

critures canoniques (SOP)

Introduction aux systmes informatiques

Introduction aux systmes informatiques

critures canoniques, SOP

Cette faon, trs gnrale,

F ( A, B, C ) = ABC + ABC + ABC + ABC = (3,5,6,7)

Introduction aux systmes informatiques

critures canoniques (POS)

critures canoniques, POS

3 variables, terme somme, quon appelle

Introduction aux systmes informatiques

critures canoniques expriment une

Introduction aux systmes informatiques

critures canoniques d'une fonction

Introduction aux systmes informatiques

critures canoniques d'une fonction

Relation dquivalence des circuits