P2 CH2 Analyse Synthèse Circuits Comb

Cours : Electronique Numérique >> 3ère année génie EA - EM <<
Leçon 4  Méthodes d’analyse et de synthèse

des circuits combinatoires
 Les étapes de mise en œuvre d’un
circuit combinatoire
Leçon 1 1
Proposé par Pr. Abdessalem BEN ABDELALI
Rappel des méthodes d’analyse et de

synthèse des circuits combinatoires
Leçon 1 2
Analyse des Circuits Combinatoires

 L’analyse d’un circuit combinatoire consiste à donner une description précise
de fonctionnement du circuit considéré (analyse du fonctionnement). En
générale un circuit combinatoire peut être décrit précisément soit avec une
fonction booléenne, une table de vérité ou un chronogramme.
Utilisation de fonction booléenne

Utilisation de table de vérité
Leçon 1 3
Analyse des Circuits Combinatoires

Utilisation du diagramme temporel
Chronogramme
Leçon 1 4
Exercice: analyse d’un circuit combinatoire

(computer application)
Pour le circuit suivant donnez :
 La table de vérité
 L’équation correspondante sous différentes formes (SDP, PDS, Σmi, πMi)
C B A Y
Leçon 1 5

 Le circuit logique de la figure suivante est utilisé pour le contrôle du moteur
d’un lecteur disquette lorsque le microprocesseur envoie ou reçoit des
données de la disquette. Le circuit permet de faire tourner le moteur quand
DRIVE=1
 Déterminez les conditions nécessaires sur les entrées pour faire tourner le
moteur.
Leçon 1 6

 Analyser ce circuit et déterminer le rang des adresses A0 jusqu’à A15 qui

permettent d’activer RAM, le rang des adresses qui permettent d’activer I/O et le
rang des adresses qui permettent d’activer ROM
 Dans certain micro-ordinateur le MPU peut être déconnecté pour une petite
période de temps pendant laquelle un autre appareil contrôle la RAM, la ROM et
l’I/O. un signale spéciale (DMA) est activé par le MPU et utilisé pour désactiver la
logique de sélection et RAM, ROM et I/O seront tous dans leur état inactif. 
modifiez le circuit de façon à ce que RAM, ROM et I/O soient désactivés lorsque le
signal DMA est active et c’est indépendamment de la valeur de l’adresse.
Leçon 1 7
Synthèse des Circuits Combinatoires

 La synthèse des circuits combinatoire est l’opération inverse de l’analyse. Dans
la phase de synthèse on commence par une description du fonctionnement (les
opérations effectuées) du circuit. À partir de cette description on peut établir la
table de vérité ou la fonction logique qui décrit les opérations du circuit. Une fois
on a la table de vérité ou la fonction logique on peut facilement passer à la
matérialisation du circuit avec un réseau de portes logiques ou avec des PLD ou
avec autres composants logiques. Avant la réalisation pratiques on peut passer
par des étapes de transformation et de simplification des équations logiques
pour améliorer les performances du circuit à réaliser.
x = a'b'c' + a'bc' + a'bc + ab'c + abc'
y = a'bc' + ab'c' + ab'c

simplification
Leçon 1 8

Un circuit combinatoire peut être conçu en utilisant les trois étapes suivantes :
 1) déterminer les entrées et les sorties à partir de définition du problèmes et
ensuite établir la table de vérité.
 2) Mise en équation et simplification algébrique ou souvent graphique en
utilisant les tableaux de karnaugh
 3) réalisation électronique (diagramme logique)
Exemple
Leçon 1 9

(Simplification par la méthode algébrique )
 On cherche ici à obtenir une expression logique comportant un nombre

minimal de termes ainsi qu’un nombre minimal de variables par terme. Ceci
dans le but de simplifier la réalisation matérielle du circuit à concevoir.
 La simplification algébrique consiste à appliquer les théorèmes de l’algèbre

de Boole.
 Les méthodes de simplification algébrique se rapportent aux relations
fondamentales d’absorption, d’adjacence, de mise en facteur et aux
théorèmes de Morgan.
 Combiner des termes [XY + XY = X];
 Éliminer les termes redondants [X + XY = X];
 Éliminer des littéraux redondants [X + XY = X + Y]; et,
 Si on est bloqué, ajouter des termes redondants
Leçon 1 10

 Exemple :
Leçon 1 11

Leçon 1 12

Leçon 1 13

Leçon 1 14

(Simplification par tables de Karnaugh)
Simplification par les tables de Karnaugh
 Les tables de karnaugh sont des représentations sous forme de tableaux à
deux dimensions de la table de vérité. Elles sont construites de façon à ce
que les termes logiquement adjacents soient géométriquement adjacents.
Chaque ligne de la table de vérité est représentée par une case du tableau
de karnaugh dans laquelle on indique la valeur de la fonction.
Construction du diagramme de Karnaugh

 Si "N"est le nombre de variables manipulées, le diagramme de Karnaugh
est un tableau rectangulaire de 2N cases. Dans un diagramme de
Karnaugh :
 - Chaque ligne de la table de vérité est représenté par une case ;
 - Les variables sont disposées selon le code binaire réfléchi (code Gray), de
telle sorte qu’un seul bit change lorsqu’on passe d’une colonne à la
suivante, ou d’une ligne à la suivante ;
Leçon 1 15

y x F x
Y
z y x F
0 0 1
0 0 0 1
0 1 1 0 0 1 1
0 1 0 1
1 0 1
0 1 1 0
1 1 0 1 0 0 0
yx
1 0 1 0
Z
1 1 0 1
1 1 1 0
Leçon 1 16

T z y x F
0 0 0 0 0
0 0 0 1 1
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 1 YX
0 1 1 0 0 TZ
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 1
1 1 1 0 0
1 1 1 1 1
Leçon 1 17

Remplir les tableaux de Karnaugh suivants :
CD
AB 00 01 11 10
00
F  A B D  A BC D  A BC D  A BC  AC
01
11
10
Leçon 1 18

Procédure de simplification d’équations booléennes : principe
(Regroupement des cases)
Lors de regroupements des cases du tableau de Karnaugh nous devons
respecter la symétrie. Les regroupements s’effectuent comme suit :
  Commencer par chercher les groupements avec un plus grand nombre
de cases contenant (1) (2N cases)
  Chercher les groupements de 2N-1 cases à (1)
 …
  Chercher les groupements de 4 cases ;
  Grouper les « un » 2 à 2 : c-à-d identifier les cases qui peuvent être
combinées d’une façon unique avec une autre.
  Encercler les « un » qui ne peuvent pas être combinés avec des autres ;
  Arrêter si toutes les « case à 1 » sont encercler ;
  Traduire chaque regroupement par son expression booléenne.
Leçon 1 19

 Remarques 1 :
 La réunion d’un doublet de « 1 » adjacents dans un diagramme de
Karnaugh élimine la variable qui est à la fois complémentée et non
complémentée ;
 La réunion d’un quartet de « 1 » adjacents dans un diagramme de
Karnaugh élimine 2 variables (4 = 22) ;
 La réunion de 8 cases de « 1 » adjacents dans un diagramme de
Karnaugh élimine 3 variables (8 = 23) ; etc.
 En conclusion, la réunion de X cases de « 1 » adjacents dans un
diagramme de Karnaugh telle que (X = 2Y) entraîne l’élimination de Y
variables.
 Remarque 2 : Une case (1) peut être encerclée plusieurs fois, mais
le nombre de groupements doit être minimum ; c-à-d il ne faut pas
avoir de groupements qui soient inclus dans d’autres.
Leçon 1 20

 On cherche à obtenir une expression logique comportant un nombre

minimal de termes ainsi qu’un nombre minimal de variables par terme. Pour
obtenir un nombre minimal de termes on doit utiliser un nombre minimal de
groupement (vue que chaque regroupement donne un terme). Plus le
nombre de cases par groupement est important plus le nombre de variables
à éliminer et plus grand, donc on doit utilisé le maximum de cases par
groupement.
 Pour réussir la simplification par les tableaux de Karnaugh on doit respecter

les deux conditions suivantes:
 Minimum de groupement
 Maximum de cases par groupement
Leçon 1 21

Exemples :
Leçon 1 22

Exemples :
Leçon 1 23

Exemples :
Leçon 1 24

Leçon 1 25

Leçon 1 26

Leçon 1 27

Expressing a Function in Product-of-sums Form Using a K-Map
Example : POS minimisation of F(x1, x2, x3, x4) = πM(0, 1, 4, 8, 9, 12, 15)
Leçon 1 28

Fonction non complètement définie
Leçon 1 29
Leçon 1 30
Leçon 1 31

Exercice
 En utilisant les digrammes de KARNAUGH, simplifier les fonctions F, G, H1
et H2 : (" A" le bit le plus significatif et "D" le bit le moins significatif). F, G et
H2 sont des fonctions non complètement définies.
F  ABD ABC D ABC D ABC  ABC Les états indifférents sont :
ABC D ABC D ABC D ABC D ABC D ABC D
G   m (0, 1, 2, 3, 4, 7, 8, 9)  X (10, 11, 12, 13, 14, 15) X = terme sans importance
H 1   M (0, 1, 2, 3, 5, 7, 8, 9, 10, 11, 15)
H 2   M (1, 2, 3, 7) . X (10, 11, 12, 13, 14, 15) X = terme sans importance
Leçon 1 32
Synthèse des Circuits Combinatoires Exercice

A B C D F G H1 H2
Leçon 1 33
Synthèse des Circuits Combinatoires Exercice

G H1
H2
Leçon 1 34

 Remplir la table de Karnaugh correspondant au logigramme suivant :
 Donnez l’expression conjonctive de Y :
 Exprimez Y avec seulement des portes NOR
Leçon 1 35

Exemples : fonction à 5 variables
Leçon 1 36
Implémentation avec des portes NAND et

des portes NOR
Leçon 1 37

des portes NOR
Leçon 1 38

des portes NOR
CMOS logic
favors NAND
and NOR gates
La procédure à suivre avec une expression booléenne est la suivante :
1. trouver une somme de produits minimal pour une implémentation avec des
portes NAND (produit de sommes pour une implémentation avec des portes
NOR )
2. appliquer une double inversion à l’expression
3. appliquer le théorème de De Morgan une seule fois.
La procédure à suivre avec des réseaux de portes est :
1. trouver une somme de produits minimal (produit de sommes)
2. dessiner le circuit correspondant
3. remplacer toutes les portes par des NON-ET (NON-OU)
4.Leçon
complémenter
1 les entrées simples 39

des portes NOR
Leçon 1 40

des portes NOR
Leçon 1 41

des portes NOR
Exemples.
 Réaliser les logigrammes des fonctions
suivantes :
 F = A(B+C) avec 3 portes NAND à 2 entrées
G = AB+BC+AC avec des portes NAND à 2
entrées
 H = ABC + CD avec 3 portes NOR à 2 entrées
Leçon 1 42
Implémentation avec des circuits

programmables
Les premières utilisations des PLD étaient pour le remplacement de circuits
logiques discrets par un PLD unique. Ceci permet de réduire la taille et le coût de
la carte de circuit imprimé (PCB). Ensuite les PLD ont été utilisé pour le
prototypage des circuit ASIC numériques, ce qui permet l'émulation matérielle
réelle de l'ASIC avant la fabrication.
Utilisation des PLD pour réduire le nombre de circuits logiques

Leçon 1 43
Implémentation avec des circuits

programmables
Leçon 1 44
Using ROMs to Implement a Function
Structure interne d’une ROM
Leçon 1 45
Z y x
X
Exemple
Y
z
y x
X
Y
Leçon 1 46
Internal circuit for a 16 × 4 ROM: (a) with no connections made; (b) with connections made
Exercice  pour chacune des combinaisons suivantes des entrées d’adresse

donnez les valeurs des sorties D3D2D1D0 : A3A2A1A0 = 0000, 0001, 0010, 0011
Leçon 1 47

Example : Using a 16 × 4 ROM to implement Boolean functions
 Implement the following two Boolean functions using the 16 × 4 ROM circuit
shown in Figure.
- F1 (w,x,y,z) = w'x'yz + w'xyz' + w'xyz + wx'y'z' + wx'yz' + wxyz'
- F2 (w,x,y,z) = w'x'y'z' + w'x
Leçon 1 48
Using PLAs to Implement a Function
Internal circuit for a 4 × 8 × 4 PLA
Leçon 1 49
 Implement the full adder circuit in a 4 × 8 × 4 PLA. The truth table for the full
adder is shown here.
Leçon 1 50
Since the two functions are

implemented directly (i.e. not
the inverse of the functions),
the XOR gates for both
functions are connected to 0.
Leçon 1 51

Exercice
Implement the following function in a 4 × 8 × 4 PLA.

 F (w,x,y,z) = Σ(0, 1, 3, 4, 5, 6, 9, 10, 11, 15)
 This four variable function has ten 1-minterms. Since the 4 × 8 × 4 PLA can
accommodate only eight minterms, we need to implement the inverse of the
function, which will have only six 1-minterms (16 – 10 = 6). The inverse of
the function can then be inverted back to the original function at the output
array by connecting one of the XOR inputs to a 1, as shown here.
F' = Σ(2, 7, 8, 12, 13, 14)

= w'x'yz' + w'xyz + wx'y'z' + wxy'z' + wxy'z + wxyz'
Leçon 1 52
Leçon 1 53

 Another way to implement the above function in the PLA is to first minimize
it. The following K-map shows that the function reduces to
F = w'y' + x'z + w'xz' + wyz + wx'y
 With only five product terms, the function can be implemented directly
without having to be inverted as shown in the following circuit.
Leçon 1 54
Leçon 1 55
Leçon 1 56
Leçon 1 57
Using PALs to Implement a Function

 Programmable array logic (PAL®)
devices are similar to PLAs, except that
the OR array for the PAL is not
programmable but rather, fixed by the
internal circuitry. Hence, they are not as
flexible in terms of implementing a
combinational circuit.
 The internal circuit for a 4 × 4 PAL is
shown in this Figure. Each output
section is from the OR of the three
product terms. This means that each
function can have, at most, three
product terms. To make the device a
little bit more flexible, the output F3, is
fed back to the programmable inputs of
the AND gates. With this connection, up
to five product terms are possible for
one function.
Leçon 1 58
 Implement the following three functions given in

sum-of-minterms format using the a 4 × 4 PAL
circuit.
 F1 (w,x,y,z) = w'x'yz + wx'yz'
 F2 (w,x,y,z) = w'x'yz + wx'yz' + w'xy'z' + wxyz
 F3 (w,x,y,z) = w'x'y'z' + w'x'y'z + w'x'yz' + w'x'yz
Leçon 1 59
 Function F1 has two product terms, and it can be implemented directly in

one PAL section.
 F2 has four product terms, and so, it cannot be implemented directly.
However, we note that the first two product terms are the same as
 F1. Hence, by using F1, it is possible to reduce F2 from four product terms
to three as shown here.
F2 (w,x,y,z) = w'x'yz + wx'yz' + w'xy'z' + wxyz
= F1 + w'xy'z' + wxyz
 F3 also has four product terms, but these four product terms can be
reduced to just one by minimizing the equation as shown here.
F3 (w,x,y,z) = w'x'y'z' + w'x'y'z + w'x'yz' + w'x'yz
= w'x' (y'z' + y'z + yz' + yz)
= w'x'
Leçon 1 60
 The connections for these

three functions are shown in
the following PAL circuit.
Notice that, for functions F1
and F3, there are unused AND
gates. Since there are no
inputs connected to them, they
output a 0, which does not
affect the output of the OR
gate.
Leçon 1 61
Exercice
 Use one 16 × 4 ROM (4
address lines, 16 entries, 4
data lines) to implement the
following functions. Label
all the lines clearly.
 f1 = w'xy'z + w'xz
 f2 = w
 f3 = xy' + xyz
Leçon 1 62
Exercice - correction
 Use one 16 × 4 ROM (4
 f1 = w'xy'z + w'xz
 f2 = w
 f3 = xy' + xyz
Leçon 1 63
Exercice
 Use one 16 × 4 ROM (4
 f1 = w x' y' z + w x' y z' + w'
x y' z'
 f2 = x y + w' z + w x' y
Leçon 1 64
Exercice
 Use one 16 × 4 ROM (4
 f1 = w x' y' z + w x' y z' + w'
x y' z'
 f2 = x y + w' z + w x' y
Leçon 1 65
Exercice
 Use one 4 × 8 × 4
PLA to implement
the following two
functions:
 F1(w,x,y,z) =
wx'y'z + wx'yz' +
wxy'
 F2(w,x,y,z) = wx'y
+ x'y'z
Leçon 1 66
Exercice
 Use one 4 × 8 × 4
PLA to implement
the following two
functions:
 F1(w,x,y,z) =
wx'y'z + wx'yz' +
wxy'
 F2(w,x,y,z) = wx'y
+ x'y'z
Leçon 1 67
Exercice
 Use one 4 × 8
× 4 PLA to
implement the
following two
functions:
 F1(w,x,y,z) =
Σ(0,2,3,4,5,6,1
1,12,13,14,15)
 F2(w,x,y,z) =
Σ(1,2,3,5,7,9)
Leçon 1 68
Exercice
 Use one 4 × 8
× 4 PLA to
implement the
following two
functions:
 F1(w,x,y,z) =
Σ(0,2,3,4,5,6,1
1,12,13,14,15)
 F2(w,x,y,z) =
Σ(1,2,3,5,7,9)
Leçon 1 69

P2 CH2 Analyse Synthèse Circuits Comb

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

P2 CH2 Analyse Synthèse Circuits Comb

Transféré par

Droits d'auteur :

Formats disponibles

Cours : Electronique Numérique >> 3ère année génie EA - EM <<

Leçon 4  Méthodes d’analyse et de synthèse

Rappel des méthodes d’analyse et de

Analyse des Circuits Combinatoires

Utilisation de fonction booléenne

Analyse des Circuits Combinatoires

Exercice: analyse d’un circuit combinatoire

Exercice: analyse d’un circuit combinatoire

Exercice: analyse d’un circuit combinatoire

 Analyser ce circuit et déterminer le rang des adresses A0 jusqu’à A15 qui

Synthèse des Circuits Combinatoires

y = a'bc' + ab'c' + ab'c

Synthèse des Circuits Combinatoires

Synthèse des Circuits Combinatoires

 On cherche ici à obtenir une expression logique comportant un nombre

 La simplification algébrique consiste à appliquer les théorèmes de l’algèbre

Synthèse des Circuits Combinatoires

Synthèse des Circuits Combinatoires

Synthèse des Circuits Combinatoires

Synthèse des Circuits Combinatoires

Synthèse des Circuits Combinatoires

Construction du diagramme de Karnaugh

Synthèse des Circuits Combinatoires

Synthèse des Circuits Combinatoires

Synthèse des Circuits Combinatoires

Synthèse des Circuits Combinatoires

Synthèse des Circuits Combinatoires

Synthèse des Circuits Combinatoires

 On cherche à obtenir une expression logique comportant un nombre

 Pour réussir la simplification par les tableaux de Karnaugh on doit respecter

Synthèse des Circuits Combinatoires

Synthèse des Circuits Combinatoires

Synthèse des Circuits Combinatoires

Synthèse des Circuits Combinatoires

Synthèse des Circuits Combinatoires

Synthèse des Circuits Combinatoires

Synthèse des Circuits Combinatoires

Synthèse des Circuits Combinatoires

Synthèse des Circuits Combinatoires

Synthèse des Circuits Combinatoires

F  ABD ABC D ABC D ABC  ABC Les états indifférents sont :

ABC D ABC D ABC D ABC D ABC D ABC D

H 1   M (0, 1, 2, 3, 5, 7, 8, 9, 10, 11, 15)

Synthèse des Circuits Combinatoires Exercice

Synthèse des Circuits Combinatoires Exercice

Synthèse des Circuits Combinatoires

 Donnez l’expression conjonctive de Y :

 Exprimez Y avec seulement des portes NOR

Synthèse des Circuits Combinatoires

Implémentation avec des portes NAND et

Implémentation avec des portes NAND et

Implémentation avec des portes NAND et

Implémentation avec des portes NAND et

Implémentation avec des portes NAND et

Implémentation avec des portes NAND et

Implémentation avec des circuits

Utilisation des PLD pour réduire le nombre de circuits logiques

Implémentation avec des circuits

Using ROMs to Implement a Function

Structure interne d’une ROM

Using ROMs to Implement a Function

Using ROMs to Implement a Function

Exercice  pour chacune des combinaisons suivantes des entrées d’adresse