Académique Documents
Professionnel Documents
Culture Documents
COURS 1
I LA DIODE DE PUISSANCE
La diode est un composant qui permet le passage unidirectionnel du courant, ses deux électrodes
sont l’anode et la cathode.
Sa représentation est donnée figure 1.1,
Si on applique entre ses électrodes une tension vAK >0 (+ sur A, - sur B) supérieure à une valeur VT 0
, appelée tension de seuil, la diode devient conductrice, le sens du courant étant A→K.
Si la tension vAK est négative, la diode se bloque, et n’est parcourue que par un courant inverse IR de
valeur très faible.
Ce fonctionnement s’explique par la présence de la jonction P-N crée sur un monocristal de silicium
encapsulé dans la diode.
La jonction P-N est obtenue dans un monocristal pur de silicium par dopage d’impuretés :
• Impuretés « receveurs » (aluminium, bore) présentant 3 électrons périphériques créant ainsi
une couche de type P.
• Impuretés « donneurs » (antimoine, phosphore) ayant 5 électrons périphériques créant une
zone N.
L’atome de silicium est tétravalent. Par dopage avec des impuretés « receveurs », l’une des liaisons
covalentes reste non satisfait entre chaque atome de semi-conducteurs et d’impureté.
A la température ordinaire, les électrons périphériques ont suffisamment d’énergie pour se mouvoir
et satisfaire les liaisons covalents (figure 1.2)
Dans le réseau semi-conducteur vont apparaître des trous, en nombre égal à la concentration des
atomes d’impuretés, trous qui peuvent assurer la conduction du courant.
On trouve donc la zone P, des trous « porteurs majoritaires » et des ions négatifs fixes. Dans la
couche de type N, le cinquième électron périphérique de chaque atome d’impureté ne participera pas
à la satisfaction d’une liaison covalente. Il deviendra donc électron libre (figure 1.3). Dans ce cas,
1
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
COURS 1
un ion positif d’impureté restera fixe dans le réseau semi-conducteur. Finalement dans la zone N, il
y a des électrons libres porteurs majoritaires.
Dans chaque zone, il y a aussi des porteurs minoritaires, des trous en zone N, des électrons en zone
P qui ont pour origine l’agitation thermique ou la diffusion des porteurs majoritaires d’une couche
voisine.
Une jonction P-N va apparaître quand la concentration d’impuretés se modifie sur une largeur
suffisamment petite, passant d’une majorité d’impuretés « receveurs » à une majorité d’impuretés
« donneurs ».
2
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
COURS 1
Dans notre étude, on considèrera la jonction plan parallèle avec des couches P-N d’une épaisseur
très grande devant la largeur de diffusion des porteurs minoritaires (figure 1.4).
Les proprietés et les caractéristiques de la diode sont déterminées par la jonction P-n. Celle-ci peut
être dans trois situations :
• Non polarisée ;
• Polarisée en direct ;
• Polarisée en inverse ;
On peut conclure que, à l’équilibre thermique, une barrière de potentiel interne V0 est apparue
dans une zone voisine de la jonction, zone appelée de transition ou de charge d’espace, (space
charge region ; depletion region) qui se comporte comme une couche électrique double.
3
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
COURS 1
La zone de charge d’espace pauvre en porteurs, a une résistivité et une résistance électrique
élevées. Son épaisseur l0 et ses caractéristiques électriques sont déterminées pat le pourcentage
de dopage en impuretés. S’il croit, l0 diminue, la valeur maximale E 0 max du champ E 0 et la
barrière de potentiel V0 vont s’élever, l0 diminue aussi, lorsque la température augmente. La
tension correspondant à la barrière de potentiel est appelée tension de seuil ou de diffusion. Pour
une diode de puissance, elle est notée VT0 et sa valeur est indiquée sur les catalogues de
composants.
4
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
COURS 1
Le courant inverse prend alors brusquement une valeur très grande à cause des ionisations par
choc et de la rupture des liaisons covalentes existant dans le cristal. Il y a destruction de la
jonction P-N.
Les diodes de puissance doiventsupporter en conduction de fortes densités de courant (60 à 100
A/cm2 ), tout en ayant une faible chute de tension. Dans le même temps, les tensions inverses
admises dans l’état de polarisation inverse peuvent être élevées. Pour assurer les deux premières
condition, un fort dopage en impuretès est nécessaire, entraînant en champ propre E 0 à la jonction
de valeur importante, donc une tension inverse extérieure VR maximale admissible de faible valeur.
Pour pallier à cet inconvènient, on a développé la structure P-S-N (figure 1.8). Entre les deux
couches N et P fortement dopées en impuretés, on a introduit une couche Sp faiblement dopée, par
exemple avec des atomes receveurs. L’épaisseur de cette couche ne doit pas dépasser la longeur de
diffusion des porteurs, car en polarisation directe, les porteurs majoritaires doivent passer d’une
zone à l’autre en se recombinant peu.
5
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
COURS 1
En ce cas, la structure P-S-N polarisée en direct se comporte comme une jonction P-N. En
polarisation inverse (- à A, + à K, figure 1.8), la charge d’espace s’élargit dans la zone Sp (figure
1.8.b), répartissant la plus grande partie de la tension inverse extérieure entre les couches Sp et N. Le
champ électrique, à cette jonction, ayant une faible valeur, la structure P-S-N pourra bloquer des
tensions inverses de valeur supérieure à celle que bloquerait la structure P-N.
6
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
COURS 2
Cette caractéstique représente l’evolution du courant passant dans la diode en fonction de la chute de
tension à ses bornes en courant continu (figure I.9).
Le premier quadrant donne la caracteristique directe IF(VF) pour la diode polarisée en direct et le
second quadrant donne la caractéristique inverse IR(VR) correspondant à la polarisation inverse.
A la température ambiante,
k ⋅ T 1.38 ⋅ 10 −23 J / K ⋅ 296K
UT = = (I.2)
e0 1 .6 ⋅ 10 −19 C
L’équation (I.1) peut être appliquée :
a) Dans le cas de polarisation directe :
7
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
COURS 2
VF VF
I D → I F ; VAK → VF et e mUT
>> 1 donc : I F = I S e mUT
(I.3)
I D → I R ; VAK → VR et e mUT
<< 1 donc : I R = −I S (I.4)
Dans le calcul des circuits à diodes, c’est la caractéristique statique qui prise en considération.
D’une facon idéale, on suppose la chute de tension directe nulle et le courant inverse nul. La
caractéristique idéale est représentée sur la figure I.11.
8
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
COURS 2
Pour un calcul plus exact , on approxime la caractéristique par des segments de droite
(figure I.12.a) d’équations:
i F = 0 pour v F ≤ VT 0
(I.5)
v F = VT 0 + rT 0 ⋅ i F pour v F > VT 0
que l’on peut modéliser par le circuit représenté sur la figure (I.12.b) présentant une
diode idéale DI en série avec la source de tension continue VT 0 et la résistance
∆v F
dynamique rT = ≈ ctgα .
∆i F
9
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
COURS 2
L’intervalle tfr est compté entre le moment d’application de la tension directe et le moment ou la
chute de tension atteint à nouveau la valeur 1.1Vf (Vf : chute de tension
en conduction). Il est d’ordinaire compris entre 1 et 20 ns, dépend de la diode et du
circuit extérieur, et croit avec le courant IF et la température de la jonction.
10
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
COURS 2
La diode ne peut bloquer instantanément la tension inverse appliquée car les porteurs
majoritaires, présents en grande quantité dans la jonction conductrice doivent être
repoussés dans les deux zones du semi-conducteur.
Par la tension inverse VR, la diode n’est polarisée en inverse que pour les porteurs
majoritaires , elle reste polarisée en direct pour les porteurs minoritaires constituant
une charge stockée qui sera éliminée par le courant inverse.
11
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
COURS 2
Une diode montée dasn un convertisseur a son régime permanent de fonctonnemment déini par
la succesion d’intervalles de conduction, de commutation et de blocage.
12
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
COURS 2
1T
PF = ∫ v F i F dt = PFAV (I.10)
T0
En approximant la caractéistique directe par des segments de droite (éq.I.5), cela done:
1T 1T 1T
PF = PFAV = ∫ (VT0 + rT i F )i F dt = VT 0 ∫ i F dt + rT ∫ i 2F dt (I.11)
T0 T0 T0
ce qui peut encore s`écrire:
PF = PFAV = VT0 IFAV +rTI2 FRMS = IFAV(VT0 +rTkf2 IFAV) (I.12)
en remarquant que:
1T
T ∫0 F
i dt = I FAV :valeur moyenne du courant direct;
1T 2
T0∫ i F dt = I 2FRMS :carré de la valeur efficace du courant direct;
température mais sont en général négligeables devant celles rencontrées á l’état passant.
On peut ècrire:
PRQ =WRQ *f (I.16)
avec: WRQ: ènergie dissipèe à l`ouverture;
f:: frèquence de commutation.
13
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
COURS 2
Pour les diodes rapides , on dispose de diagrammes (figure I.17) qui permettent de
déterminer directement PRQ.
Pour les diodes de puissance, qui fonctionnement dans les convertisseurs à 50 Hz, les pertes PF
sont prépondérantes et on peut donc retenir :
P=PF (I.18)
14
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
La jonction apparaît entre les couches P- et N- faiblement dopées ; la tension inverse sera supportée
par celle-ci.
La structure uniforme permet à la diode, sollicitée en inverse, d’évacuer une puissance presque égale
à celle rencontrée en polarisation directe. En effet, au moment de l’apparition du phénomène
d’avalanche, le courant est uniformément distribué à la surface de la jonction empêchant l’apparition
de points chauds.
La diode est utilisée sur sa caractéristique inverse présentée sur la figure I.18.
La tension d’avalanche VRA a une valeur bien précisée et elle augmente avec la température.
15
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Les caractéristiques électriques sont définies de la même façon que pour la diode à avalanche
contrôlée. La tension d’avalanche a la même loi de variation selon la température (I.18)
Les diodes doubles sont utilisées pour la protection des composants semi-conducteurs contre les
surtensions.
La région du semi-conducteur, près du contact devient positive, des ions positifs apparaissant vu les
places laissées libres par les électrons.
A l’équilibre thermique, il se constitue au contact métal-semi-conducteur, une couche électrique
double, donc un champ électrique, qui détermine une barrière de potentiel pouvant être modifiée par
l’application d’une tension extérieure de polarisation. Le contact se comporte donc comme une
jonction P-N.
La propriété de redressement est basée sur la zone de charge d’espace dépeuplée apparue à la
surface du semi-conducteur (analogue à la région de charge d’espace de la jonction P-N) et sur la
barrière de potentiel qui lui est associée.
La polarisation directe se fait en mettant le (+) sur le métal, le (-) sur le semi-conducteur. Dans ce
cas, le nombre d’électrons passant du semi-conducteur au métal croît, la conduction du courant n’est
pas de porteurs minoritaires et la capacité de diffusion est nulle; la vitesse de réponse est donc très
élevée.
17
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Les diodes Schttky ont des temps de recouvrement inverse très courts (trr de 0,15 à 0.35 µs). La
chute de tension à l’état passant n’est que de 0.3 à 0.4 V, mais la résistance dynamique est plus
grande.
En polarisation inverse, le courant est déterminé par les électrons passant du métal au
semi0conducteur; il y a une valeur trè faible. Vu la très grande valeur du champ électrique propre à
la limite de la zone dépeuplée, la tension inverse maximale tolérable est habituellement de 45 v; on
trouve des diodes construites avec des technologies spéciales ayant une valeur VRRM de 100 V.
Les diodes Schottky sont utilisées en base tension dans les circuits nécessitant une grande vitesse de
commutation, par exemple dans les montages redresseurs à haute fréquence que l’on rencontre dans
les alimentations à découpage.
18
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Le transistor est constitué de trois couches semi-conductrices réalisées sur le même cristal semi-
conducteur. Deux succesions sont possibles P-N-P (figure II.1).
En électronique de puissance les transistors sont généralement de type N-P-N, moins chers et de
fabrication plus aisée pour de fort courant de collecteur.
La zone centrale, très étroite en comparaison avec la longueur de diffusion des porteurs est la base
B, les zones extrêmes sont l’émetteur E et le collecteur C. Le transistor bipolaire a donc deux
jonctions P-N la jonction émetteur base et la jonction collecteur-base.
L’émetteur et le collecteur sont fortement dopés tandis que la base est faiblement dopée. L’étroitesse
de la base permet l’apparition de l’effet transistor, c’est-à-dire que la plus grande partie des porteurs
injectés de l’émetteur vers la base arrive dans le collecteur.
La jonction de l’émetteur se comporte comme une diode, elle est polarisée en direct en
fonctionnement normal.
L’émetteur est une source de porteurs mobiles injectés dans la base, ces porteurs étant des électrons
pour le transistor NPN et des trous pour le transistor PNP.
On ne décrira le fonctionnement détaillé du transistor que sur la structure NPN (figure II.2). Elle est
équivalente à deux diodes D1 et D2. L’interrupteur K ouvert, la diode D2 étant polarisée en inverse,
un courant résiduel collecteur-base, émetteur non connecté, notée I CB 0 va circuler, c’est le courant
inverse de saturation de la diode base-collecteur. K fermé, la jonction d’émetteur (diode D1) est
polarisée en direct. Les porteurs majoritaires (électrons) passent par diffusion dans la base et, celle-
ci étant étroite et faiblement dopée, la plupart d’entre eux α n I E arrivent dans le collecteur. Le
coefficient α n , de valeur comprise entre 0,95 et 0.99 est appelé gain en courant émetteur-collecteur
(base commune)
19
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Un courant de trous I BE passe aussi par diffusion de la base dans l’émetteur, mais il peut être
négligé vu le faible dopage de la base.
I C − I CB 0
IE = qui introduit dans (II.2) donne:
αn
I − I CB 0
I B = (1 − α n ) C − I CB 0 , donc (II.4.a)
αn
αn 1
IC = IB + I
1−αn 1 − α n CB 0
αn
IC = I = hFE I B (II.4.b)
1 − αn B
20
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Le terme h FE , noté aussi β est le gain statique en courant base-collecteur et est une indication
importante du transistor.
IC αn
h FE = β = = (II.5)
I B 1 −α n
Le fonctionnement du transistor PNP est similaire, les sens des courant et des sources sont inversés,
les trous remplacement les électrons ( α n devient α p ).
Pour minimiser la chute de tension en conduction, les pertes et la résistance thermique des
transistors de puissance, on préfère la structure verticale qui optimise la surface de la section offerte
au passage du courant. (figure II.3).
L’épaisseur de la base doit être réduite pour obtenir une bonne amplification, mais une base trop
étroite compromet la valeur de tension de claquage, détermine de grands temps d’ouverture et une
aire de sécurité plus petite. L’obtention d’un β élevé nécessite trois conditions pour la base:
• Dopage massif;
• Grande durée de vie des porteurs minoritaires;
• Petite épaisseur.
Ces conditions étant en contradiction avec d’autres impératifs pour le transistor de puissance, on se
contentera de valeur modérée de β .
La zone N − du collecteur détermine surtout la tension de claquage (d’avalanche) du transistor.
L’augmentation de son épaisseur et de sa résistance entraînent une croissance de la tension de
claquage collecteur-émetteur.
Le transistor peut être monté selon l’un des trois montages fondamentaux (figure II.4):
• Base commune, BC;
• Émetteur commun EC;
• Collecteur commun, CC.
Dans tous les montages, on distingue le circuit d’entrée et le circuit de sortie. Les caractéristiques
statiques représentent les évolutions courant-tension en continu dans ces circuits.
Dans ces conditions, le montage émetteur commun est retenu, puisqu’il permet de contrôler les
fortes intensités du courant de collecteurs par l’intermédiaire du faible courant de base. Les gains en
courant et en puissance sont donc élevés.
La figure II.5 présente le montage EC, avec polarisation directe, les sens positifs des tensions et
courants étant ceux admis dans la théorie générale des quadripôles.
22
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
VBE et VCE sont positifs pour les transistors NPN et négatifs pour les PNP. Il faut noter que le
transistor ne peut supporter de tension inverse entre collecteur et émetteur.
Les catalogues donnent les caractéristiques des transistors montés en EC, à savoir:
23
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
On peut définir:
VBE
• La resistance statique d’éntrée R1 = = ctgα 1 ;
IB
∆V BE
• La resistance dynamique d’entrée: r1 = = ctgα 2
∆I B
IC
• La transconductance (pente statique): S = = tgα1 ;
VBE
∆I C
• La pente dynamique : s = = tgα 2
∆VBE
Et sur I C (I B ) :
• Le gain statique en courant, base-collecteur:
IC αn
h FE = β = = ;
I B 1 −α n
• Le facteur dynamique d’amplification en courant base-collecteur:
∆I
β= C
∆I B
Les transistors de puissance ont d’ordinaire pour h FE une valeur de l’ordre de quelques dizaines, e
restant inférieure à 100.
24
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Le transistors peut avoir trois regimes de fonctionnemnet, correspondant aux trois zones présentées
sur la figure II.8:
Dans la zone 1, R2 est très faible comme la tension collecteur émetteur VCE , appelée tension de
saturation et notée VCEsat .
La résistance R2 ayant une faible valeur, le courant de collecteur I C peut croître fortement. Il ne
sera limité que par les éléments du circuit extérieur (Rc dans la figure II.5) qui doivent être
dimensionnés en conséquence.
• État sursaturé
La zone 3 est la zone de blocage (figure II.8). A I B = 0 , I C est très faible; il est alors appelé
courant résiduel de collecteur avec base non connectée et note I CE 0 .
Dans cette zone, la résistance de sortie R2 du transistor est élevée. En conséquence, elle impose
la valeur du courant dans le circuit extérieur émetteur-collecteur, l’influence de la résistance RC
(figure II.2) étant insignifiante pratiquement.
La chute de tension aux bornes de RC étant faible, on retrouve presque toute la tension VCC de la
source entre le collecteur et l’émetteur du transistor (point de fonctionnement M3, figure II.8)
Dans la zone 2 de fonctionnement linéaire, les caractéristiques sont presque linéaires, on peut
régler la valeur de la résistance de sortie R2 par la valeur du courant de base I B . R2 diminue si I B
augmente.
VCC − VCE
IC = (II.7)
RC
26
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
c’est l’équation de la droite de charge (figure II.8), lieu géometrique des divers points de
fonctionnement possibles du transistor en commutation sur circuit de charge purement resistif
(figure II.5)
Pour un courant de base donné (I B sur la figure II.8), dans l’état passant saturé, on peut négliger
V
VCE ( VCE << VCC ); I C prends alors la valeur CC . C’est le point de fonctionnement M1.
RC
Par contre, a l’état bloqué , on retrouve la tension de la source entre le collecteur et émetteur,
d’où VCE ≅ VCC c’est le point M3. La droite passant par M1 et M3 est la droite de charge.
I Csat
I Bsat = (II.8)
hFE
En continuant à augmenter I B ( I B > I Bsat ), on atteint la sursaturation et le gain forcé en courant,
généralement inférieur à h FE vaut:
I
β F = Csat (II.9)
IB
On doit souligner le fait que, en sursaturation ( VBE > VCE ) les deux jonctions du transistor sont
polarisé en direct.
27
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Généralement, le claquage d’une jonction du transistor apparaît si la tension inverse qui lui est
appliquée croît jusqu’à une valeur entraînant un courant pouvant disloquer des porteurs
supplémentaires et amorcer le phénomène d’avalanche.
Cette tension, pour la jonction émeteur, est notée V(BR)EB0 et vaut entre 5 et 7 V.
Une limitation importante pour le fonctionnement du transistor tant en condunction qu’au blocage
est valeur maximale de la tension applicable à la jonction collecteur VCB polarisée en inverse.
On a VCE = VBE + VCB ≈ VCB car VBE << VCB
On admet donc l’égalité des tensions collecteur-émetteur et collecteur-base.
Si la jonction collecteur-base est polarisée en inverse, émetteur non connecté (IE=0), un faible
courant residuel ICB0 circule avant que la tension de claquage V(BR)CB0 ne soit atteint (figure II.10).
V(BR)CB0 , notée aussi VCB0 ou cette grandeur est une valeur limite absolue à ne dépasser en aucun
cas.
Pour le montage EC (figure II.5) 4 méthodes de blocage sont possibles :
o Base non connectée (figure II.9.a) ;
o Résistance R entre base et émetteur (figure II.9.b) ;
o Court-circuit base-émetteur (figure II.9.c) ;
o Polarisation inverse de la jonction émetteur-base (figure II.9.d) ;
Dans tous ces cas de blocage, si on augmente progressivement VCC , on observe que pour une certain
valeur de la tension collecteur-émetteur notée V(BR)CEK ou VCEK (tension d’avalanche ou de
claquage) le courant IC se met à croître, la tension VCE restant constant (figure II.10). L’indice K
désigne alors le mode de blocage :
K=0, figure II.9.a ;
K=R, figure II.9.b ;
K=S, figure II.9.c ;
K=X, figure II.9.d ;
Dans ce cas, la limitation de IC doit être faite par RC .
Ce phénomène est causé par l’apparition de la multiplication par avalanche des porteurs de charge,
due à la forte valeur de VCE et correspond au premier claquage, réversible, non destructif si IC est
limité par RC à une valeur inférieure à IC1K correspondant à la valeur maximale de la tension de
claquage VCEK(SUS) .
Le courant résiduel collecteur-émetteur ICEK correspond à la tension de claquage V(BR)CEK (ou à une
tension proche de cette valeur).
28
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
COURS 4
Si le courant IC n’est pas limité par le circuit extérieur, le deuxième claquage, irréversible apparaît
pour les valeurs supérieures à IC1K.
Figure II.10. Comportement du transistor bipolaire dans l’état « ouvert » (IB=0)pour des hautes
tensions
VCE diminue brusquement, tendant vers des valeurs proches de celles de l’état saturé, et IC croît
jusqu’à la valeur permise par la charge. Le point de fonctionnement passe par la région III (figure
II.10) à résistance dynamique négative.
Le phénomène de claquage secondaire est dû à l’apparition de points chauds dans la structure du
cristal semi-conducteur, conséquence de la distribution non uniforme de la densité de courant. Un
grand nombre de porteurs apparaît par effet thermique, IC augmente, VCE diminue. Des
échauffements locaux déterminent des modifications de structure irréversibles, les valeurs V(BR)CEK ,
IC1K, hFE diminuent même si ce phénomène n’est que de courte durée sans destruction du transistor.
On peut conclure que la limite de puissance de la jonction est maintenant atteinte pour une tension
V(BR)CE0 inférieure à V (BR)CB0 .
La réduction de l’action du courant ICB0 , par montage, permet la croissance des tensions de claquage
collecteur-émetteur comme indique sur la figure II.11.
Les tensions V(BR)CEK notées aussi VCEK, VCEK(SUS) et les courants ICEK sont des données
importantes du transistor.
La valeur de la tension V(BR)CER diminue avec la croissance de RBE et pour cette raison, elle est
donnée avec la valeur de RBE. Pour bon nombre de transistors, VCEK(SUS)=VCEK.
29
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
COURS 4
En conclusion :
VCEX>VCES >VCER >VCE0 ; (II.11)
ICEX<ICES <ICER <ICE0 ; (II.12)
Ces inégalités montrent que le blocage optimal est celui de type X (figure II.9). Le courant résiduel
de collecteur est minimal et la tension collecteur-émetteur est maximale. Des plus, de bonnes
performances dynamiques font aussi choisir ce mode de blocage pour les transistors utilisés dans les
convertisseurs.
Figure II.11. Tensions de claquage V(BR)CEK , tensions maximales de claquage VCEK(SUS) et courants
résiduels ICEK pour diverses méthodes de blocage (K=0 ; R ; S ; X)
30
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
COURS4
Cette puissance maximale dépend de la température de fonctionnement du transistor TC; l'aire SOA
sera donc définie pour une Tc bien précisée (en général TC=25°C);
· le segment 3; C'est le second claquage. Il peut interevnir pour des valeurs fortes du produit vCEiC,
mais inférieures à Pdmax,
· le segment 4; C'est la tension de claquage maximale collecteur - émetteur, base non connectée
(VCE0(SUS) )
Le fonctionnement en régime d'impulsions permet d'augmenter l'aire de sécurité. La figure II.12
montre ces nouvelles limites en traits interrompus.
31
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
COURS4
II.1.4.2. Aires de sécurité en régime de commutation.
Ces aires sont tracées en échelles linéaires dans le plan IC(VCE) pour une température TJ inférieure à
125°C. Elles sont de deux types (figure II.13):
· l'aire en polarisation directe (Forward Based Safe Operating Area - FBSOA);
· l'aire en polarisation inverse (Reverse Based Safe Operating Area - RBSOA).
L'aire RBSOA est utilisée dans le cas de blocage de type X. Sa surface peut s'étendre à la région
hachurée si le transistor est en régime quasi – saturé. En utilisant l'aire RBSOA, on détermine la
tension VCEW, correspondant à ICsat
La puissance commutable du transistor est:
Pcom=VCEWICsat
Figure II.14.Circuit de charge resistif-inductif (Rc, Lc) avec diode de roue libre (DRL)
32
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
En t0 , instant de l'apparition du signal de commande de base (vBE, iB) le courant de collecteur se met
à croître , mais non immédiatement, vu le temps nécessaire pour la charge des capacités de barrière
de jonction et l'arrivée dans le collecteur des porteurs de charge injectés dans la base.
Figure II.14 Formes d’ondes pour les commutation avec charge résistive
33
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
COURS4
On appelle temps de retard td (delay time) le temps mis par le courant Ci pour atteindre 10% de la
valeur permanente IC.
td augmente avec la résistance série RB et les capacités de barrière des jonctions du collecteur et de
l'émetteur; il dépend aussi de la différence VBE1- VBE2 et de la tension de seuil de la jonction
émetteur.
L'augmentation du courant iC continue selon une pente déterminée par le temps nécessaire pour la
formation dans la région de la base de la nouvelle distribution des porteurs minoritaires
correspondant au régime saturé.
On appelle temps de montée tr (rise time) le temps mis par iC pour passer de 10 à 90% de sa valeur
IC.
tr, dépend de la capacité de barrière de la jonction collecteur, du courant IB1 , du courant
I
I Bsat = Csat , de RC et de la fréquence fT de transition du transistor
h FE
Le temps total d'établissement de courant, ton (turn-on time) vaut:
ton = td + t, (II.14)
tr, et donc ton augmente si IB1 croît, vu l'état de plus en plus saturé.
On voit que ts est prépondérant dans toff . Lié au processus de recombinaison des porteurs dans la
base, ts peut être réduit si la charge stockée est minimisée en gardant le point de fonctionnement du
transistor dans la région quasï-saturée (M2, figure II.8.-cours antérieur). Il faut donc surveiller VCE
et régler automatiquement iB en fonction de iC.
La solution est l'instaliation d'une diode antisaturation DS montée comme indiqué sur la figure
II.15.a. Le fonctionnement est décrit sur la figure II.15.b.
DS doit devenir passante dès que le courant de base dépasse IB = IBsat . Le fonctionnement normal
est représenté par le point A (résistance de charge RC1 ); sans DS, si la résistance de charge çroît
(Rc2), le point de fonctionnement passe en B, le transistor est saturé. En réalité, avec DS,
l'augmentation de Rc entraîne la diminution du potentiel du collecteur et la croissance du courant par
DS.
Le courant de base devient IB3 , le transistor reste quasi-saturé et fonctionne en C.
La valeur de RB peut être calculée en utilisant les équations:
34
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
COURS4
En général, il faut que le point de fonctionnement ne se déplace que dans les aires FBSOA, RBSOA,
FBAOA et RBAOA pour éviter toute destruction en commutation.
II.1.5.2. Commutation sur charge R-L avec diode de roue libre (figure II.14).
Caractériser un transistor par sa commutation sur charge purement résistive se révèle insuffisant au
point de vue de ses performances dynamiques lorsqu'il est inséré dans un convertisseur.
Dans le circuit de la figure II.14, on considère 1'inductance L suffisamment grande pour pouvoir
admettre que le courant dans la charge RC, LC est constant (iC +iD = Is). La constante de temps de la
charge est beaucoup plus grande que la période de commutation T du transistor T1 .
Lp est une inductance parasite (conducteurs de liaison, etc.). A cause de la présence de la diode de
roue libre DRL, les pertes en commutation sont plus grandes avec la charge inductive qu'avec la
charge résistive. Les caractéristiques dynamiques de la diode jouent un rôle important dans le
déroulement du phénomène transitoire.
35
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
COURS4
Figure II.16. Formes d’ondes pour la commutation à la fermeture sous charge R-L avec diode de
roue libre
Le signal de base est envoye à 1'instant ti. Le transfert du courant se fait entre la diode de roue libre
DRL et le transistor. Au commencement, la diode se comporte comme un court-circuit, elle transmet
di C
le potentiel (+) de la source au collecteur. Le courant de collecteur croît avec la pente . La
dt
tension collecteur-emetteur reste presque constante dans I'intervalle t0 t1 et se calcule par la relation:
di C
v CE = VCC − L p (II.20)
dt
di F
Simultanément, le courant iD décroît avec une pente −
dt
36
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
COURS4
di F
diC/dt= − puisque iC +iD = Is =constante (II.21)
dt
Le courant iC atteint la valeur Is = IC sat , en t1 . Ensuite la diode est parcourue par un courant inverse
qui au maximum vaut IRM = IRRM en t2. Le courant iC atteint donc la valeur IS +IRRM . Les pertes dans
le transistor sont augmentées.
L'intervalle de temps (t1, t2) se calcule par:
I
t 2 − t 1 = RRM (II.22)
di C
dt
Dans I'intervalle (t2, t3) vCE décroît rapidement. Après une phase de saturation dynamique (tension
notée vCE sat dyn) pendant 1'intervalle (t3,t6) ou il y a extension progressive de la zone P de base dans
Ia zone N du collecteur, vCE atteint la valeur statique vCE sat, en t6.
di
La valeur IRRM est déterminée par le type de diode, la pente − F , la valeur de Is et la température
dt
de jonction .
Au blocage, le courant iC = IS qui parcourait le transistor est pris en charge par la diode DRL. La
tension vCE croît rapidement vers VCC, mais l’entrée en conduction de la diode détermine une
surtension qui se retrouve sur vCE.
La vitesse de croissance du courant diF/dt dans la diode est la même que celle de décroissance pour
le transistor:
diF/dt=-diC /dt car iC +iD=IS (II.22bis1)
On définit comme précédemment les temps de stockage tsi et tfi (notés aussi ts et tf) (figure II.16bis).
De plus, pour les transistors de puissance haute tension à commutation rapide, on introduit aussi:
• tti : intervalle pour lequel le courant iC passe de la valeur 0.1IC à 0.02IC ;
• tc: intervalle de temps compris entre le moment où vCE atteint la valeur 0.1VCC et l'instant où iC
atteint 0.1 IC.
37
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Le calcul approximatif des pertes par commutation peut se faire en supposant la variation linéaire de
vCE et de iC.
L’énergie dissipée dans le transistor dans l’intervalle de temps t vaut :
t
W = ∫ v CE ⋅ i C ⋅ dt (II.23)
0
et les pertes sont données par :
P = W⋅f (II.24)
f étant la fréquence de commutation.
39
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
40
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
La vitesse d’extraction de la charge doit être modérée pour permettre aux jonctions de se bloquer
presque simultanément. Le montage est donné sur la figure II.21.
La résistance RB1 détermine –IB2
LB contrôle –diB2 /dt donc la vitesse d’extraction. D1 empêche la diminution de la croissance de iB au
blocage, oscillations pouvant occasionner des conductions parasites du transistor.
4. assurer la protection du transistor contre les surcharges prévisibles ou accidentelles.
Le contrôle de Ci ou de vCesat amène la commande à bloquer le transistor s’il y a dépassement des
valeurs de cosigne.
Dans le premier cas, iC est surveillé. Dans le second cas, on surveille vCE pour détecter son
dépassement vis à vis du vCEsat imposé, ce qui révèle une augmentation anormale de iC .
Pour le calcul du schéma de protection, il faut tenir compte de ts qui amène un retard au blocage, le
point de fonctionnement ne devant pas quitter l'aire RBSOA ,jusqu'à l'interruption de iC.
Une inductance série dans le circuit collecteur-émetteur limitant la rapidité l'augmentation du
courant de défaut est souvent nécessaire.
Dans les convertisseurs statiques, la protection des transistors de puissance est habituellement
organisée sous forme d'une protection active décentralisée: chaque transistor gère sa propre
protection de manière autonome; on trouve des circuits intégrés intelligents qui assurent la
commande et la protection des transistors de puissance.
Les transistors bipolaires de puissance, et plus particulièrement ceux en haute tension, ont un gain
statique en courant base-collecteur hFE (ou β) assez modeste (d'ordinaire compris entre 5 et 10). Il
est donc nécessaire de construire des commandes capables de fournir des courants de base élevés,
montages complexes et chers.
Pour augmenter le gain, on peut connecter les transistors en montage Darlington ou triple Darlington
(figures II.22 a et b).
Le montage Darlington peut être réalisé par l'intermédiaire de deux transistors séparés ou sous forme
intégrée (MD: Monolithique Darlington). Son utilisation en électronique de puissance offre la
possibilité d'augmenter la puissance commutée et simultanément de développer des commandes de
faible puissance, peu onéreuses.
La chute de tension en conduction est supérieure à celle d’un transistor bipolaire classique.
41
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Le comportement en conduction
a. gain en courant (hFE ou β)
Il en résulte :
IC =β 1 IB1 +β 2 (IB1 +β 1 IB1 )
IC =IB1 (β 1 +β 2 +β 1 β 2 )
a) b)
Figure II.22. Montage Darlington
Pratiquement, on doit connecter des résistances pour stabiliser les courants de fuite et réduire leur
effets (figure II.23)
42
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Figure II.23.Montage Darlington avec résistances pour stabiliser les courants de fuite
β 1 et β 2 dépendent de IC. La relation (II.42) est donc d’un emploi difficile en régime saturé. Il est
préférable pour calculer le gain global de construire la caractéristique de transfert IB1 (IC).
43
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Connaissant IB1 (IC1 ) du transistor T1 , on construit IB2 (IC1 ) car IB2 =IB1 +IC1 .
Cette construction graphique est présentée en suite :
Le tracé côte à côte de IB2 (IC1 ) et IB2 (IC2 ) permet de calculer et tracer IB2 (IC) car IC=IC1 +IC2 .
Cette construction et la caractéristique de transfert sont données sur les figures II.25 et II.26.
c. La tension de saturation
Le Darlington se sature à IC constant si IB1 augmente. Alors β 1 =IC1 /IB1 et β diminuent. A une
certaine valeur IB1 , T1 est saturé, mais T2 continue fonctionner avec son gain, car T1 se comporte
comme un dispositif d’anti-saturation pour T2 . Dès lors, VCE ne se modifie pas si IB1 continue a
croître.
Donc le Darlington saturé signifie : T1 saturé, T2 quasi-saturé. VBE2 est la contribution al plus
importante dans la valeur de la tension de saturation VCesat et constitue pratiquement sa limite
inférieure.
VCesat dépend aussi de IC. A β donné VCesat (IC) est semblable à celle du transistor bipolaire.
45
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Cours6
II.2. LES TRANSISTORS A EFFET DE CHAMP.
Le transistor à effet de champ, en anglo-saxon FET (field effect transistor), peut fonctionner en
interrupteur, comme le transistor bipolaire. Le principe de fonctionnement étant très différent, ce
composant présente des avantages et des inconvénients par rapport au transistor bipolaire pour la
réalisation de convertisseurs de puissance peu élevée. '
Il existe deux types de transistors à effet de champ:
• les transistors à jonction ou JFET;
• les transistors à grille isolée ou MOSFET.
Dans un semi-conducteur dopé de type P (figure II.28.), on a diffusé deux zones de type N sur
lesquelles sont soudés les deux contacts de source S et de drain D. Une couche d'oxyde recouvre la
zone P située entre la source et le drain; sur cette couche est soudé le contact de grille (gate) G. C'est
la succession Métal-Oxyde-Semiconducteur qui donne le préfixe MOS utilisé pour caractériser ce
type de transistor.
D'ordinaire le substrat et la source sont reliés. Le figure II.29.b indique les notations utilisées.
Si on applique une tension v GS positive entre grille et source, le champ électrique qui, à travers la
couche d'oxyde apparaît à la surface de la couche P entre drain et source, éloigne de cette zone les
porteurs majoritaires (charges positives) et y attire les porteurs minoritaires.
46
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
A partir d'une certaine valeur v GS , appelée tension de seuil V GS(th ) (threshold voltage), au voisinage
immédiat de la couche d'oxyde il y a plus de charges négatives que de charges positives. Cette zone
du type N ainsi formée constitue un canal reliant la source et le drain.
Si on applique alors une tension v DS positive entre le drain et la source, un courant de drain i D peut
passer par ce canal dont la section, et donc la résistance, dépend de l'écart entre v GS et la tension de
seuil.
L'apparition des MOSFET de puissance est due aux nouvelles technologies qui ont permis d'offrir su
courant un chemin vertical, c'est-à-dire perpendiculaire à la surface, comme dans le transistor
bipolaire. On a d'abord réalisé des transistors type VMOS, le V caractérisant à la fois le trajet
vertical du courant et la forme en V de l'entaille réalisée à la surface de la pastille. Actuellement, les
composants de puissance les plus usités sont du type D MOS, le D indiquant le procédé de double
diffusion utilisé pour leur fabrication.
Comme le collecteur des transistors de puissance bipolaires, le substrat est formé de deux couches
de type N (figure II.30). La couche N − donne au composant ses caractéristiques de tension. Dans
cette couche on introduit, par une première diffusion, des îlots de type P; par une seconde diffusion,
on introduit dans ces îlots P des îlots de type N.
Une tension v GS positive attire les charges minoritaires des zones P contre la couche d'oxyde, en
repousse les charges positives. Quand v GS devient supérieur à V GS(th ) ,il apparaît des canaux de type
N par lesquels le courant peut circuler du drain vers la source.
Une petite partie des filets de courant reste horizontale, mais on peut obtenir un courant de drain
important car le transistor est formé d'un très grand nombre de cellules élémentaires, identiques à
celle de la figure II.30, mises en parallèle.
47
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Les caractéristiques donnant le courant de drain i D en fonction de la tension drain -source v DS , pour
diverses valeurs de la tension grille - source v GS , ont l'allure représentées sur la figure II.31.b. La
figure II.31.a dilate leurs parties initiales.
Le courant i D ne peut passer que si la tension v GS , supérieure à la tension de seuil V GS(th ) , crée des
canaux de type N. La section de ces canaux est alors fonction , de l’écart v GS - V GS(th ) .
Pour les faibles valeurs de v DS , inférieures à quelques volts, le courant i D est faible, son passage
dans les canaux n'en modifie pas la résistivité, le courant i D croît proportionnellement à v DS .
Lorsque i D est assez grand pour que les flux d'électrons saturent les canaux, i D reste pratiquement
constant lorsque v DS augmente; les caractéristiques sont horizontales. La valeur de v DS
correspondant à la saturation des canaux est appelée tension de "pincement" VP .
48
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
au-delà d'une tension de l'ordre de la dizaine de volts, la réduction de v DS à i D donné n'est plus
sensible.
La grille étant isolée, il n'y a théoriquement pas de courant circulant entre grille et source en régime
statique. En fait, il y a un petit courant de fuite très inférieur au micro-ampère. L'impédance d'entrée
très élevée, supérieure au megohm, constitue le principal avantage du transistor MOSFET sur le
transistor bipolaire. On verra que l'impédance d'entrée est essentiellement capacitive.
Au lieu de tracer les caractéristiques donnant la (chute de) tension v DS en fonction de i D à l'état
passant, on a conservé l'habitude de donner, en fonction de ce courant, les variations de la résistance
apparente R DS ON pour diverses valeurs de v GS . Puisque:
v DS
R DS ON = (II.44)
iD
les courbes correspondantes se déduisent de celle de la figure II.31.a.
Si on compare (figure II.32) les caractéristiques d'un MOSFET et d'un bipolaire aptes à écouler le
même courant et à bloquer la même tension, on voit qu'à l'état passant le bipolaire a une chute de
tension nettement plus faible que le MOSFET; c'est un des principaux inconvénients de ce dernier.
Pour pouvoir bloquer des tensions élevées, les deux types de transistors ont besoin d'une couche N
faiblement dopée d'autant plus épaisse que la tension à supporter est plus grande. En conduction,
cette zone N − du bipolaire est envahie par les porteurs minoritaires de la base et sa résistivité
diminue, alors que la zone N − du MOSFET ne varie pratiquement pas.
Dans le plan des caractéristiques de sortie, où les axes sont d'ordinaire gradués en coordonnées
logarithmiques, l'aire de sécurité en régime continu du MOSFET est limitée (figure II.33) par:
• le courant maximal de drain en régime continu i D (segment BC);
• le tension drain - source maximale V (B R)DSS correspondant au claquage (segment DE);
• la puissance maximale dissipable (segment CD);
• la limite imposée par R DS ON ; pour les faibles valeurs de v DS , il est impossible d'obtenir des
valeurs plus élevées de i D (segment AB).
Pour les impulsions brèves, de l'ordre de la microseconde, l'aire de sécurité est étendue jusqu'au
contour en traits interrompus A B C E. Le courant maximal admissible devient I DM ; la limite
correspondant à la puissance maximum dissipable a disparu. Pour des impulsions plus longues, les
limites de l'aire de sécurité se trouvent entre les deux tracés de la figure II.33; ces limites doivent
indiquer la durée maximale des impulsions.
50
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
• Dans un transistor MOSFET ce sont les capacités parasites qui, par le te nécessaire pour les
charger ou les décharger, limitent la rapidité des commutations.
On peut distinguer (figure II.34.a):
- la capacité grille-source CGS . Son diélectrique est la couche d'oxyde isolant la grille. Cette capacité
est peu sensible aux variations de la tension v DS ;
- la capacité grille-drain CGD . Elle rend compte de la zone de charge d'espace qui se forme dans la
région P au-dessous de la grille. Elle varie beaucoup avec la tension v DS , passant d'une valeur
comparable à CGS , quand le transistor est passant (v DS faible), à une valeur négligeable quand il est
bloqué ( v DS fort), comme le montre la figure II.34b;
- la capacité drain-source CDS . Son importance est moindre car ses effet sont masqués par ceux de
CGD .
Ces capacités doivent être regardées comme des grandeurs interconnectées, qui ne peuvent être
mesurées individuellement. Les constructeurs donnent:
- la capacité d'entrée (input, common source, output short-circuited) Ciss :
Ciss = CGS +CGD; Ciss ≈ Ccs (pour l’état OFF) (II.45)
- la capacité de réaction entre drain et grille (Reverse Transfer Capacitance) Crss:
Crss = CGD (II.46)
- la capacité de sortie (output, common source, input short-circuited) Coss:
Coss = CGD +CDS (II.47)
• La figure II.35.a montre la croissance de la tension vGS en fonction de la charge QG, apportée à la
gâchette par le courant iC lors d'un amorçage. On part de l'état bloqué: vGS nul, vDS ayant la valeur
Vcc imposée par la source alimentant le transistor.
On peut distinguer schématiquement trois tronçons sur cette courbe:
51
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
- Le tronçon OA correspond à la charge de la capacité d'entrée sous la pleine tension vDS . Ciss est
alors peu différent de CGS . La charge à fournir pour qu'un courant de drain ID puisse traverser le
canal dépend de l’intensité de ce courant.
- Le tronçon AB correspond à la décroissance de vDS depuis Vcc jusqu'à vDSON. La tension vGS ne
varie pas. La charge fournie sert à faire varier la tension aux bornes de CGD; elle est d'autant plus
forte que la valeur initiale Vcc de vDS l'était elle-même.
- Le tronçon BC correspond à la fin de la charge de la capacité d'entrée, le transistor étant
conducteur. Cette capacité est alors égale à CGS +CGDON, elle est indépendante de ID et de Vcc.
La quantité d'électricité QG2 permet de calculer le temps de fermeture, à partir de la valeur du
courant de grille iG, du courant de drain iD = I et de la tension initiale Vcc. Le tracé en traits
interrompus OA'B'C' correspond à un courant I’ supérieur à I; le tracé en traits mixtes OAB’’C’’, à
une tension Vcc' supérieure à Vcc.
52
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
• Pour l’extinction d'un transistor (figure II.53b), on trouvera, de la même façon, l’évacuation de la
charge excédentaire (segment CF), la décharge de CGD pendant la remontée de la tension (segment
FH) et la décharge de la capacité CGS pendant la descente du courant (segment HJ).
La quantité d'électricité Q’G3 doit être évacuée par la grille pendant le temps d'extinction.
• Remarque. En diminuant l’épaisseur de la couche d'oxyde entourant la grille, on obtient des
transistors dont la tension de seuil est assez faible pour qu'ils puissent être commandés directement
par des circuits logiques alimentés en 5 V. Ce sont les L2 FET (I,ogic Level Gate FET).
Leur capacité grille-drain est plus élevée.
53
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Figure II.36. Circuit de charge inductive shuntée par une diode de roué libre
dv
VGG = R G i G + v GS = R G CGS GS + v GS (II.48)
dt
d’òu :
−
t
t
VGG − R G CGS
v GS = VGG 1 − e RG CGS
iG = e (II.49)
R
G
Q
avec CGS = G 1 ≅ C issOFF (car C GDOFF = C rssOFF << C GSOFF − figure II.34b
VGS1
- Phase 1B: Ciss continue à se charger; VGS(th) < vGS < VGS1 .
A partir de t = t0 , une fois la valeur VGS(th) de la tension de seuil atteinte, le courant iD croît. Tant
qu'il n'a pas atteint la valeur I, la diode D continue à conduire et la tension vDS reste égale à Vcc. Le
courant dans la diode s'annule pour t = t1 ; vGS atteint vGS1 en t1 tel que:
−
t1
v GS1 = VGG 1 − e RG CGS
(II.50)
Il résulte:
VGG Q VGG
t 1 = R G C GS ln = R G G 1 ln (II.51)
VGG − VGS1 VGS1 VGG − VGS1
54
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
• Phase 2. Décharge de CGD et CDS (chute de vDS) (figures: II.35.a, II.37.a, II.38.b, II.39.a).
A partir de t = t1 , la diode de roue libre D se bloque. vGS ne varie pas et reste à la valeur VGS1 . Donc:
V − VGS1 d( v DS − v GS ) dv
i G = GG = const = −C GD = −Crss DS (II.52)
RG dt dt
C’est-à-dire :
dv i i
− DS = G = G (II.53)
dt C GD Crss
55
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
dv DS
La tension vDS décroît avec la pente dvDS/dt . Au départ, CGDOFF est faible, alors est élevé et
dt
vDS décroît vite. A la fin de la phase 2, CGDON est élevée, donc la décroissance sera plus lente.
Lorsque le courant de décharge de CGD devient négligeable, la charge QG2 est alors telle que:
QG2 –QG1=iG(t2 -t1 ) (II.54)
d'où: en utilisant aussi (II.52)
Q − QG 1
t 2 − t1 = G2 R (II.55)
VGG − VGS1 G
-Phase 3. Fin de charge de Ciss et descente de vDS jusqu'à VDSON= RDS ON I (figures: II.35.a, II.37.a,
II.38.c, II.40.a).
La valeur VGG de la tension de commande doit être au moins égale au palier de VGS entre t1 et t2.
Mais, par sécurité, on la prend supérieure et, après l'instant t2, la capacité d'entrée du transistor
conducteur continue à se charger et vGS augmente jusqu'à VGG . L'équation différentielle du circuit
est comme dans la phase 1:
dv
VGG = R G C iss GS + v GS
dt
Q − Q G2
mais: Ciss = G 3 = CissON ; v GS = VGG pour t = t 3 (II.56)
VGG − VGS1
56
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
et :
t
− VGS1 + VGG − R GCissON
iG = e (II.57.b)
RG
vGS atteint VGG pour t3, tel que :
t3-t2 ≅ 3RGCissON (II.58)
Le temps de commutation est donc la somme du temps de retard dû à la tension de seuil, du temps
de montée du courant et du temps de descente de la tension (pour le cas de la diode idéale). Pour le
réduire, avec un transistor donné, il faut diminuer la résistance RG du circuit de commande et
utiliser une diode rapide ayant un temps de recouvrement t„ très court.
La puissance de commande se calcule par:
1 t3 1 t3
P = ∫ VGG i G dt = VGG ∫ i G dt
T 0 T 0
Il en résulte:
P = VGGfQ G3 et l’énergie W = VGG QG3 (II.59)
Sur la figure II.35.a. on peut déduire le partage de l’énergie de commande: l’énergie WRG disipée
dans la résistance RG (surface au dessus OABC) et dans le MOS: WcomMOS (surface hachurée au
dessous OABC):
57
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
- La rapidité des variations du courant iD pendant les commutations est telle que, s'il y a une
inductance parasite dans le circuit de ce courant, elle produit de fortes variations de la tension vDS.
Elle la diminue pendant l'intervalle t1 , t2 ; elle l'accroît pendant l'intervalle t '2 , t '3 . Il peut être
nécessaire de protéger le transistor contre cette surtension à l'extinction.
- Sur la figure II.40. est donné un schéma de principe pour la commande de MOSFET.
58
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
R ON
V CE = VBE + I C1 (II.61)
β
La configuration BIPMOS permet d'utiliser un transistor MOS avec une résistance RON , supérieure
à celle rencontrée pour un MOS individuel, donc moins onéreux.
La résistance admissible pour le MOS d'entrée est donnée par la relation
V − VBE I
R ON = CE avec I DS ≅ I B 2 = C1 (II.62)
i DS β
Dans le même temps la capacité d'entrée du montage est plus faible que celle du MOSFET
équivalent (avec les mêmes caractéristiques nominales).
Donc on associe la grande impédance d'entrée du MOSFET, qui permet de simplifier la commande,
à la chute de tension directe plus faible du transistor bipolaire.
L'ensemble peut être intégré ou réalisé à partir d'éléments discrets. La figure II.41.b montre les
éléments qui peuvent être introduits, dans ce cas, pour optimiser certains paramètres;
- La résistance RDC permet de régler l’état de quasi-saturation du bipolaire. Plus elle est élevée, plus
la chute de tension à l’état passant est forte, mais plus le temps d'extinction est faible.
- La résistance RBE offre au courant de base négatif un chemin pendant l'extinction du bipolaire. Plus
elle est faible, plus cette extinction est rapide. Maïs en réduisant le courant de base pendant la
conduction, elle augmente la chute de tension.
- La diode D accélère aussi la disparition du courant de base négatif pendant l'extinction du
bipolaire, à condition que le circuit de commande de grille puisse laisser passer un tel courant. .
59
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
60
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Cours8
II.4 LE TANSISTOR IGBT(INSULATED GATE BIPOLAR TRANSISTOR).
La deuxiéme génération est structurée sur deux types d’IGBT: les uns à vitesse élevée de
commutation et tension de saturation plus grande et les autres à basse tension de saturation
mais plus lents. Généralement les IGBT individuels ou les modules IGBT à vitesse élevée de
commutation sont construits pour les calibres:
V CES =600V ou 1200V; IC dans l’intervalle( 15÷800) A
et ceux à basse tension de saturation pour:
V CES =600 V ou 1200V; IC dans l’intervalle (25÷500) A
On s’aperçoit que la troisième génération, grâce aux nouvelles technologies (NPT-non – punth
trough tehnologie – dit “ homogène”) a réussi à donner des IGBT qui ont les deux qualités en
même temps.
On doit souligner qu’actuellement les tendances du développement des IGBT sont dans les
directions de:
- l’augmentation de la puissance commutée;
- la réduction de la tension de saturation V CE sat;
- la croissance de la vitesse de commutation;
- la création des commandes intelligentes intégrées;
61
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Toshiba a sorti sur le marché à la fin de l’année 1993 un composant nouveau sous les formes
d’IGBT individuel et module IGBT (bras de pont) avec des
caractéristiques: VCES = 1700 ; I C = 360 A ; VCEsat = 3.2 V ; t f = 0.5µs , qui montrent clairemant le
développement de l’IGBT dans les directions mentionnées.
Pour conclure on peut affirmer que la place de l’IGBT s’affirme d’une année sur l’autre parmi
les autres composants semi-conducteurs de puissance. La figure II.45 illustre l’histoire de
l’évolution des composants semi-conducteurs de puissance et montre que vers les année 2000 le
domaine d’utilisation de l’IGBT sera très large.
62
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
La désignation des transistors à grille isolée a été longtemps fluctuante (I.G.T., COMFET,
GEMFET), comme les symboles utilisés (figure II.46).
Actuellement il paraît que le symbolele plus souvent utilisé est celui montré sur la figure I .46.a.
Les électrodes sont: le collecteur, l’émetteur et la grille.
En fait, l’IGBT est un composant multicellulaire dans lequel chaque cellule est composée d’un
transistor MOS commandant un bipolaire de puissance, donc d’un montage de type Darlington.
La figure II.47 illustre une section transversale pour une cellule d’IGBT à canal N.
63
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Une telle structure est semblable à celle d’un DMOS, dans laquelle la couche N + a été remplacée
par une cauche P+. Souvent l’émetteur et la grille ont une construction interdigitée. Le schéma
électrique équivalent de la structure de la figure II.47 est indiqué sur la figure II.48 a et le schéma
simplifié sur la figure II.48 b.
Figure II.47 Section transversale pour une cellule IGBT à canal N (IGBT symétrique)
Le transistor NPN est inhérent à la disposition des couches et le transistor PNP apparaît dans la
succession des trois zone trouvées en allant du collecteur C à l’émetteur E. la résistance Rb
64
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
correspond à la zone P encadrée par des îlots, de type N, en contact avec une même métallisation
d’émetteur.
En première approximation on peut dire que le fonctionnement est celui d’un Darlington
BIPMOS. Si on applique une tension VGE entre la grille et l’émetteur, le canal N se forme dans le
MOS et le transistor PNP est alimenté par un courant de base.
Le PNP devient conducteur, ainsi que l’ensemble IGBT. Pour le blocage il suffit d’annuler la
tension VGE (=0). Le canal sera interrompu et le PNP va se bloquer, restant sans alimentation sur
la base. Pour conclure, l’IGBT est commandé de la même façon que le MOSFET et il a tous les
avantages lies à son impédance d’entrée élevée. En réalité, le functionnement de l’IGBT est plus
complexe que celui montré par le schéma électrique simplifiédonné sur la figure II.48 b, à cause
de l’interaction entre les deux transistors. Lorsque vGE<V GE(th) (tension de seuil de l’IGBT), il n’y
a pas de couche d’inversion pour faire la liaison entre drain et source. L’IGBT est bloqué. Si la
tension collecteur-émetteur νce est >0, elle est tenue par la jonction J2 et si νce est <0 la
jonction J 1 sera cella qui le bloque. Les caractéristique de la couche N -, concentracion
d’impuretés et épaisseur, sont celles qui déterminent les performances au blocage dans les deux
directions. La tension blocable en direct ou en inverse correspond à la tension maximale qui peut
être supportée par le transistor PNP. Pour νce>0 il faut éviter le claquage de la zone P entre les
jonctions J2 et J3, ce qui impose une longueur minimale du canal en fonction du profil de la
distribution des impuretés P, au début de la surface du cristal. Si νGE>VGE(th), la couche
d’inversion se forme. Le canal apparaît. De plus les trous (porteurs minoritaires) injectés par le
substrat P+ dans la couche N- déterminent un effet de modulation de la conductivité de la région
N- ,qui réduit la résistance de drain du MOSFET. L’IGBT devient conducteur. La modulation fait
que la résistance apparente en conduction de l’IGBT est inférieure à celle d’un VDMOS avec la
même surface du cristal et la même tension blocable. Donc l’IGBT peut fonctionner avec une
densité de courant beaucoup plus élevée. Par exemple pour le méme calibre et la méme tension
de déchet la densité de courant dans l’IGBT peut atteindre 200 A/cm2 , alors que pour le MOS
elle ne dépasserait pas 10A /cm2 . L”IGBT de 1000V; 50A fabriqué par la Société TOSHIBA a
une puce de 12 mm sur 12mm, qui est seulement 60% de la surface d”un Darlington bipolaire de
méme calibre. Autrement dit, cet IGBT a une densité de courant 1,6 fois plus grande que le
composant classique.
La tension collecteur- émetteur de saturation VCE sat ,tenant compte du schéma II.48 b
se calcule par:
VCE sat = VB E + I DMOS ⋅ (R N −(mod ) + R C ) (II.63)
65
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Dans les IGBT modernes, la plus grande partie du courant passe dans le MOSFET. Si on
suppose hFE PNP=0.3 (cas usuel) il résulte Ic=1.3IDMOS ,70% du courant passera dans le
MOSFET.
La valeur h FE P N P a une grande influence sur la chute de tension en conduction et est liée aux
performances en commutation. Pour avoir le plus faible VCEsat , on aurait intérêt à diminuer
autant que possible IDMOS et donc augmenter h FE P N P , mais la possibilité de verrouillage (latch)
du thyristor parasite croît aussi.
Une structure comme celle présentée sur la figure II.47 a presque la même tenue en tension pour
les tensions collecteur–émetteur directes et inverses , donc représente un IGBT symetrique.
La couche N + est mince (par exemple environ 10µm).Elle diminue également le gain du
transistor bipolaire PNP donc augmente le VCE ON ; cependant à fort courant le rendement
d’injection reste bon et le VCE varie très peu. En revanche cette couche permet aussi d’éviter le
verrouillage et améliore la vitesse de commutation à l’ouverture, ceci d’autant plus qu’elle est
fortement dopée.
Il est clair que pour accélérer l’IGBT il faut diminuer au maximum le temps de recombinaison
des porteurs minoritaires (trous) et pour cela il y a plusieurs techniques, outre la couche tampon
N+ , comme par exemple:
* l’injection de métaux lourds (or ou platine) dans la zone N - ;
* l’irradiation du silicium afin de créer des dislocations.
66
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Le but est de créer des centres de recombinaison pour ces porteurs excédentaires. La résistance
apparente à l’état conducteur va augmenter , mais un compromis est toujours possible pour
gagner en vitesse sans trop augmenter la tension de déchet, comme le démontre la croissance de
la dose d’irradition à électrons qu’ a une signifiante influence sur le temps de descente t f et la
tension de saturationV CE sat .
67
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Ic VGE augmente
VGE
VGE
VGE
VGE1
VRM Vc
68
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
mais il y a aussi des trous qui sont attirés dans la région voisine du substrat d’inversion, à cause de la
charge négative des électrons de ce substrat. Ces trous forment un courant qui passe par la résistance
Rb.
Pour un IGBT donné il y a une valeur maximale du courant ICM, appelé courant de verrouillage, qui
si elle est dépassée, rend le courant de trous se fermant par Rb suffisant pour rendre le transistor T2
conducteur, ainsi que le thyristor parasite formé par T1 et T2 . Dans ce cas apparaît un verrouillage,
car l’IGBT entre dans un état conducteur dasn lequel la tension vGE est inopérante. La seule solution
de blocage est commutation forcée du courant comme pour un thyristor conventionnel. Si l’IGBT
reste longtemps dans l’état de verrouillage il sera détruit à cause de la dissipation excessive de
puissance nécessaire. Le verrouillage décrit est un verrouillage statique. En réalité la valeur donné
dasn le catalogue pour ICM est plus petite, car elle correspond au verrouillage dynamique, qui peut
apparaître au blocage d’un courant de collecteur plus moins élevé que la valeur ICM statique. Il
passera d’autant plus de trous dans Rb, que l’IGBT est rapide.
Il y a plusieurs méthodes pour augmenter la valeur I CM dynamique du courant de collecteur où
apparaîtra le verrouillage. Des astuces géométriques sont à la disposition des constructeurs pour
diminuer R b (figure II.52):
• Zone P au dessous de N+ très courte et très large;
• Surdopage de P+;
• Distance entre cellules très faible;
• Système interdigités (plutôt que cellulaires) pour rendre la largeur de la grille minimale et
uniforme (pour éviter des verrouillages localisés).
Actuellement, pour les IGBT modernes le problème du verrouillage est complètement résolu par
des moyens technologiques. Ce phénomène n'apparaîtra qu'après la valeur du courant limite indiqué,
si on ne dépasse pas la tension maximale v GE admise.
69
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Le régime de commutation sera étudié sur un circuit de charge inductive, shuntée par une diode de
roue libre D, comme pour le MOSFET, sont celles qui par leurs charge et décharges imposent les
formes d'ondes lors de la fermeture et de l'ouverture. Le schéma équivalent de l'IGBT est indiqué sur
la figure II.53.
La signification des capacité a été donnée dans un paragraphe antérieur. Elles se calculent de la
même façon celles données par les relations du MOSFET. On s'aperçoit que le schéma est identique
a celui du MOSFET. L'évolution des valeurs de ces capacités avec la tension VCE (la correspondante
de VDS ) est la même, que celle de la figure II.34.
Les phases lors de la commutation à la fermeture et les formes d'ondes seront identiques a celles
indiquées sur les figures II.37. La figure II. 54 montre ces formes d'ondes, en considérant la diode de
roue libre D idéale. La définition des temps de commutation a la fermeture est illustrée sur le
diagramme i C (t ) .
L'IGBT se comporte comme le MOS, sauf le fait que la coupure du courant de collecteur i C se
déroule en deux phases:
• La coupure du courant par la partie MOS, qui est rapide et représente de l'ordre de 80% du
courant initial;
• La coupure du courant par la partie BIPOLAIRE qui présente une traînée, car l'évacuation des
porteurs minoritaires ne se fait que par recombinaison. Le temps de traînée t tail varie en fonction
de la charge stockée et de la durée de vie des porteurs, donc de la technologie. La durée de vie
peut être diminuée par irradiation électronique ou protonique, ou par l'utilisation de court-circuit
d'anode.
70
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Figure II.54 Évolution des courants et des tension lors de la commutation a la fermeture de l'IGBT
Les temps de commutation a l'ouverture: le temps total de croissance t off , le temps de retard a
l'ouverture t d( off ) et le temps de descente t f .
71
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Figure II.55 Evolution des courants et des tensions lors de l'ouverture de l'IGBT
Les temps de commutation a l'ouverture: le temps total de croissance t off , le temps de retard a
l'ouverture t d( off ) et le temps de descente t f sont définis sur la figure II.55 en considérant des formes
d'ondes idéales. La figure II.56 montre la définition des temps de commutation utilisé par les
constructeurs. Le temps de retard t d( off ) est inversement proportionnel à la pente de la tension re-
appliquée dv CE dt et il est beaucoup plus faible que le temps de stockage des composants bipolaires.
Par la commande de grille on peut modifier le temps de retard en changeant la pente de la tension
re-appliquée, mais en aucun cas on ne peut par cette action modifier le phénomène de traînage. Le
courant de queue augmente avec la température et la densité de courant.
72
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Les IGBT réalisé selon la technologie NPT sont plus rapides que ceux bases sur la technologie PT.
II.4.5. La commande
Une fois le composant choisi, la commande doit être réalisée en vue de minimiser ses pertes par
conduction et par commutation et de garantir son fonctionnement sans destruction dans les régimes
normaux et d'avaries du convertisseurs.
Il y a des cas dans lesquelles les réseaux d'aide a la commutation sont indispensables. Leur rôle,
tenant compte de la forme carrée de la TOSOA, est d'abord de diminuer la pente de la croissance de
la tension v CE , pour les forts courants, comme pour le BIPOLAIRE.
La figure II.57 montre quatre types de snubber pouvant être utilisés pour un module IGBT. Le
schéma II.57.a s'utilise en faible puissance (50 A et risque de résonance). Le schéma II.57.c, avec
des condensateurs de valeurs élevées est adapté aux fortes puissances. Le réseau II.57.d avec de très
faibles condensateurs peut servir comme complément de celui de la figure II.57.c, pour réduire les
dv CE
dt et les oscillations, mais ce réseau est dissipatif. Il est très important de soigner le câblage de
73
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
ces réseaux pour avoir un minimum de surtension. L'obtention des valeurs faibles pour le éléments
parasites peut être réussi par un câblage laminé à l'aide de feuillards de cuivre associés a des
isolants.
74
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Cours 10
III.LE THYRISTOR
Figure III.1. Structure du thyristor (a); Symboles(b); Schéma équivalent avec diodes en série(c);
Etats du thyristor(d).
Les couche N et P du milieu sont faiblement dopées, les couches extrêmes sont plus fortement
P>>N et N>>P.
Le thyristor a trois électrodes (figure III.1 a et b):
- l’anode A sur la couche extrême P;
- la cathode K sur la couche extrême N;
- l’électrode de commande, ou gâchette, G sur la couche P faiblement dopée;
Si on polarise directement le thyristor en fermant l’interrupteur S1, S2 étant ouvert, les jonctions
J1 et J3 (diodes D1 et D3) sont polarisées en direct, la jonction J2 (diode D2) est polarisée en
inverse. Pratiquement, toute la tension est appliquée sur J2. Le courant IT est très faible, le
thyristor est bloqué et ce courant est noté ID, courant d’anode à l’état bloqué direct.
La tension directe bloquée par le thyristor est notée V D. La couche N (jonction J2) doit être
épaisse, dopée uniformément et faiblement pour que le thyristor puisse supporter des valeurs
élevées de V D.
75
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
S’il n’y a aucun courant dans le circuit gâchette – cathode, le thyristor est donc bloqué dans les
deux sens.
Le schéma équivalent du thyristor peut être assimilé à une combinaison de deux transistor
bipolaires complémentaires, l’un noté T1 de structure N.P.N (D2 et D3 ), l’autre T2 de structure
P.N.P(D1 et D2 ) connectés comme sur la figure III.2.
L’amorçage du thyristor a lieu si le courant I T atteint une valeur suffisante pour déclencher le
phénomène d'autopolarisation des bases des deux transistors équivalents. Après l'amorçage, le
thyristor reste en conduction, la gâchette perdant le contrôle du fonctionnement du dispositif.
76
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
En pratique, α n ⋅ I G >> I CB0 ; la relation (III.1) simplifiée donne le gain en courant à l'amorçage
G on :
IT αn
G on = =
I G 1 − (α n + α p )
(III.2)
I C B0
IT = (III.3)
1 − (α n + α n )
La valeur I T = I D est faible puisque I CB0 est faible.
Si α n + α p a une valeur proche de l'unité, I T prend une valeur importante, révélant une mise en
conduction. C'est un amorçage parasite, en absence de courant de commande I G .
Dans ce cas :
MI C B O
IT =
1 − M(α n + α p )
(III.4)
77
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Cette valeur limite pour laquelle M (α n + α p ) ≅ 1est appelée tension de retournement VBO .
I CBO double tous les 6°C , αn et αp augmente également. Par l'action conjuguée de ces facteurs,
pour une température dite d'amorçage, I T atteint une valeur suffisante pour déclencher
l'autopolarisation.
L'amorçage parasite peut aussi intervenir si la tension directe VD = VT croît avec une pente
dv T
élevée.
dt
Dans les convertisseurs, il convient de prendre toute mesure nécessaire pour éviter les amorçages
parasites.
Le blocage du thyristor (son extinction) se fait par réduction de la concentration des porteurs qui
se trouvent dans les bases des deux transistors jusqu’à l’arrêt de la réaction d’autopolarisation.
L'extinction a lieu si I T diminue sous la valeur I H , dite courant de maintien, à condition que la
décroissance de I T soit lente, permettant la disparition des porteurs par recombinaison et
diffusion.
Dans le cas d’une décroissance rapide de IT, ( cas des convertisseurs fonctionnant à 50 Hz ), le
blocage du thyristor a lieu au passage par zéro du courant IT .
78
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
*La courbe 1 est obtenue à IG =0; c’est la caractéristique de blocage en polarisation directe du
thyristor non commandé.
Les caractéristiques à IG non nul mais inférieur à IGD (courant maximal de gâchette à non
amorçage) sont représentées sur la figure III.4.b.
Le courant IT = ID reste faible tant que vT n’atteint pas la tension de retournement VB0 .
Il augmente ensuite brusquement vu le phénomène d’avalanche. Le thyristor devient conducteur,
le point de fonctionnement se plaçant alors sur la caractéristique 2.
Le thyristor reste passant pour IT > IL,, courant d’accrochage sinon, il se bloque et le point de
fonctionnement retourne sur la partie 1 (comme α n + α p <<1, le courant ID est faible, à peine
supérieur à ICB0 pendant la croissance de VT).
Pour VT >VB0 , il y a amorçage par avalanche. Cet amorçage est non destructif si d iT /d t est
inférieur à la valeur maximale admissible.
Ces valeurs VDSM ,VDRM , IDM sont donc données pour la température maximale T J max de la
jonction.
79
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
VB0 croît d’abord avec la température, passe par un maximum, puis diminue fortement.
Le courant de gâchette a aussi une influence importante (figure III.4).
VB0 diminue fortement si IG croît .
On peut conclure :
IG < IG1 < IG2 <... < IGD => VBO > VBO1 > VBO2 >...> VBOn (III.5)
*La courbe 2 (figure III.3) est la caractéristique de conduction IT ( VT) du thyristor passant.
Celui-ci reste conducteur si IT > IL . IT croît linéairement avec VT et n’est pratiquement limité
que par la résistance de charge du circuit anode-cathode. Si VT décroît lentement, le thyristor
reste en conduction jusque la valeur IH du courant de maintien.
VT0 , tension de seuil est une indication sans signification sans physique réelle. Cette valeur
donnée par le constructeur permet de déterminer les équations linéaires des caractéristiques de
conduction . On peut aussi définir la résistance apparente rT :
∆VT
rT =
∆I T
v T = VTO + rT ⋅ i T
Les catalogues donnent les caractéristiques de conduction ( valeurs typiques et valeurs limites )
pour deux températures de jonction TJ (valeur d’ambiance et valeur maximale admissible) .
Le phénomène d’avalanche apparaît quand la tension inverse atteint la valeur VBR ,
tension inverse de claquage; le courant inverse prend alors une valeur élevée, amenant la
destruction de la jonction.
Pour éviter cela, on donne:
VRSM : tension inverse de pointe non répétitive (à T J MAX )
VRRM: tension inverse de pointe répétitive (à T J MAX )
IR dépend aussi de la valeur du courant IG , augmentant sensiblement avec IG;
80
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Le courant de gâchette doit donc être nul pour un thyristor bloqué polarisé en inverse afin de
limiter les pertes.
Le courant inverse correspondant à la valeur V RRM est noté I RM . Cette valeur est donné par le
constructeur.
*La zone 4 (figure III.3 ) illustre un fonctionnement instable à résistance apparente négative .
Le circuit gâchette – cathode a pour caractéristique statique celle de la diode D3 ( figure III.1.c ).
On y distingue (figure.III.5 ):
Sur la surface ainsi délimitée par L 1et L 2 ,on peut distinguer trois zones:
81
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
-la zone 1 de non amorçage certain, délimitée par IGD, VGD, L1 et L2.
IGD et VGD sont les plus fortes valeurs du courant et de la tension de gâchette pour lesquelles
aucun thyristor ne s’amorce. Ces valeurs sont données pour 125o C et s’appellent courant et
tension de gâchette de non amorçage.
-la zone 2 d’amorçage possible, délimite par IGD, VGD, L1, L 2 , IGT et V GT .
IGT et V GT sont les grandeurs minimales pour lesquelles tous les thyristors du même type
s’amorcent. Elles sont données à 25o c.
-la zone 3 d’amorçage certain, délimitée par IGT , VGT , L 1 , L 2 et l’hyperbole de puissance
constante 4 .
Le circuit de commande doit être calculé pour que le point de fonctionnement M, situé sur la
droite de charge soit dans zone 3.
di T
III.4.1. Commutation à la fermeture. Limite en .
dt
Le thyristor bloque une tension directe VD et reçoit un signal de commande i G à l'instant t 1
( temps de montée t r et amplitude I GM ).
Sur la figure III.6 on voit l'évolution des diverses grandeurs i G , i T , v T correspondant à cet
amorçage.
82
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Pendant l'établissemnet du signal, la densité de courant à la surface de cathode n'est pas uniforme
à cause de la zone P faiblement dopée et de la présence de l'électrode de commande. Au
voisinage de la gâchette, la densité est beaucoup plus grande; au début de l'amorçage, le courant
ne circule que dans une section réduite du semi-conducteur.
Vu la différence de densité des porteurs de charge, ceux-ci diffusent dans toute la structure, avec
une vitesse d'élargissement de section d'environ 0.1mm . La figure III.7 schématise
µs
l'extension de l'aire de conduction dans la pastille de silicium pour un thyristor à gâchette
centrale
K G
avec: t gt : temps de retard; les électrons sont attires de la couche N de cathode (N>>P) vers la
couche P et deviennent suffisamment nombreux pour provoquer l'avalanche de la jonction J 3 ;
t gd est défini par l'intervalle entre l'instant de commande t 1 et l'instant où v T atteint 0.9VD (fig.
III.6).
t gr : temps de croissance; c'est l'intervalle pendant lequel v T passe de 0 .9 VD à 0 .1VD .
di G
t gd diminue fortement si I G M ou augmente .
dt
83
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
On peut remarquer que, au delà d'une certaine valeur, la croissance de I GM n'influence plus t gd .
• t gd diminue aussi si la température de jonction croît et si VD , tension susceptible d'être
bloqué en direct augmente.
• t gd est d'habitude compris entre 0.5 et 300 µs .
Pendant l'intervalle t gd , la puissance dissipée dans le thyristor est réduite vu la faible valeur de
iT.
• t gr dépend de la géométrie verticale du thyristor (épaisseur et dopage des bases des
transistors équivalents) et est presque indépendante des paramètres du signal de gâchette.
di T
Le calcul de l'échauffement doit tenir compte du courant I T en régime établi. A pente
dt
donnée, l'échauffement de la jonction dans les première µs qui suivent l'amorçage est d'autant
plus important que I T est plus grand.
84
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Dans les circuits à courant continu, le blocage se fait selon deux principes:
• interruption du courant anodique par ouverture d'un interrupteur série K 1 (fig. III.6). Après le
temps nécessaire au blocage, à la fermeture de K 1 le courant de faible valeur I D , correspondant
à l'état bloqué direct circulera dans le circuit.
• Circuits spécialisés d'extinction permettant:
- la déviation du courant anodique I T dans la voie parallèle, le courant dans le thyristor
devenant inférieur à I H , puis s'annulant (fig. III.7);
- la commutation forcée, par application d'une tension inverse entre l'anode et la cathode
(d'ordinaire, on utilise un condensateur C préalablement chargé sous cette tension)
Sur la figure III.8, le circuit principal est formé par la source U, débitant sur la charge R par
l'intermédiaire du thyristor T.
85
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Les formes d'onde correspondant à ce régime dynamique sont rassemblées sur la figure III.8.
Le thyristor en conduction (courant I TM , chute de tension à ses bornes VTM ) se voit appliquer une
tension inverse à l'instant t 1 .
Le courant i T diminue jusque la valeur I RRM (pointe de courant inverse), v T gardant la valeur
VTM .
Ensuite les porteurs accumulés dans les bases des transistors équivalents sont éliminés par le courant
inverse, la conduction est plus difficile, le courant s'annule:
t
−
τp
i T = I TM e (III.6)
τ p , durée de vie des trous dans B 2 , est réduit pour obtenir des thyristors rapides par introduction
dans la structure de centres de recombinaison, comme l'or ou le platine ou par irradiation du
dispositif avec des électrons ou des neutrons.
86
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Figure III.8 Régime dynamique à l'ouverture du thyristor par l'application d'une tension inverse.
En t 2 les jonctions anode et cathode sont alors bloquées et le processus de retour de la jonction
centrale commence, la tension v T est pratiquement nulle.
Vu l'inductance de charge, une surtension aux bornes du thyristor apparaît (valeur crête VRM ) alors
que le courant i T passe de I RRM à I R .
On définit:
• t s - temps de stockage (storage time), intervalle séparant les passage du courant par les valeurs 0
et I RRM ;
• t f - temps de décroissance du courant inverse (fall time), intervalle séparant le passage du
courant par la valeur I RRM et l'instant défini par l'intersection de la droite passant par les points
0.9I RRM et 0.25I RRM avec l'axe des temps.
87
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
On peut écrire:
I TM V
t fr = + tq + D (III.7)
di dv T
− T
dt dt
Q s = ∫ i R dt (III.8)
0
di
On trouve dans les catalogues des diagrammes Q s − T paramètres avec I TM (fig III.9)
dt
di T
Figure III.9 Charge stockee Q s , en fonction de la vitesse de décroissance − du courant
dt
anodique à Tvj = 125°C pour le thyristor T 600F
2Q s
ts = (III.10)
di
− T
dt
di T
I RRM = − 2Q s (III.11)
dt
I 2RRM (1 + S )
Q rr = (III.12)
di
2− T
dt
di T
2Q rr −
dt
I RRM = (III.13)
1+S
di
Figure III.10 I RRM = f − T pour diverses valeurs de I TM et Tj
dt
di T dv T
t q est principalement influencé par les six paramètres Tj , I TM , − , VD , et VR .
dt dt
Vu les divers états possibles du composant, la puissance dissipée sur un cycle de fonctionnement
vaut:
P = PT + PTT + PRQ + PD + PR + PG (III.14)
avec PT = puissance dissipée en conduction;
PTT = puissance dissipée à l'amorçage;
PRQ = puissance dissipée au blocage;
PD= puissance dissipée à l'état bloqué direct;
PR = puissance dissipée à l'état bloqué inverse;
PG = puissance dissipée dans le circuit de commande.
Si la fréquence de commutation est dans la gamme 40Hz - 60Hz, les pertes en conduction sont
prépondérantes et on prend:
P ≈ PT (III.15)
Avec les approximations linéaires vues lors de l'étude de la diode, on obtient d'après la figure III.8.
(
PT = PTAV = VT 0 I TAV + rT I 2TRMS = I TAV VT 0 + rT k f2I TAV ) (III.16)
Habituellement, dans les convertisseurs à thyristors, le courant se présente sous forme d'impulsions
rectangulaires ou de demi ondes sinusoïdales avec divers angles de conduction.
90
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Ce calcul est difficile. Pour les thyristors rapides, on trouve dans les catalogues deux diagrammes
qui permettent l’évaluation rapide de la somme des pertes à l’amorcage et dans les premières
microsecondes de conduction : PTT+PT, notées globalement PTT.
Dans la majorité des cas un calcul simplifié supposant la linéarité de v R et i R est suffisant.
di T dv T
Il faut connaître I TM , − , et VRM (figure III.8).
dt dt
I RRM se calcule par la relation III.11 et le diagramme de la figure III.8. On en déduit t 0 par:
VRM
t0 =
dv R
dt
dv R
et t f correspondant à la valeur sur des courbes telles que celles des catalogues.
dt
91
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
III.6.1. L'amorçage.
Le circuit de commande doit injecter dans la gâchette un courant i G ayant l'amplitude comprise
entre les valeurs I GT et I G M (fig. III.5) pendant une durée suffisamment longue pour que le courant
d'anode i T dépasse I L ,courant d'accrochage.
Comme on l'a vu au paragraphe III.3, les caractéristiques du courant de commande ont une grande
di T
influence sur le temps t gd et sur les performances en du thyristor.
dt
L'électronique de commande est imposée par la forme, l'amplitude et durée du signal i G .
La commande de gâchette peut être faite en courant continu ou par impulsions de courant.
Dans tous les cas, le point de fonctionnement M (fig. III.5) doit se trouver dans la zone 3 d'amorçage
certain.
92
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Figure III.13 Influence des caractéristiques de l'impulsion de commande sur les valeurs du courrant
d'accrochage.
La vraie valeur de I L est donc imposée par la valeur de Tj et les caractéristiques du signal de
commande.
93
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
di T
Pour les thyristors utilisés dans des circuits à important, comme pour ceux montés en série ou
dt
en parallèle, l'impulsion de commande doit être "forte" (fig. III.14). Ses caractéristiques typiques
sont:
I G M ≈ 3 à 5I GT plus rapide que 1A / µs ; t,~0.1 à 1 µs (III.20)
Dans les circuits à courant alternatif industriel (50 Hz), les thyristors peuvent être commandés avec
des impulsions "faibles" (fig. III.15).
94
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Les schéma de commande, comme les signaux fournis sont très variés et dépendent du type de
convertisseurs. Ils sont classés suivant:
- la forme du courant: commande en courant continu ou par impulsion;
- le couplage de l'étage final: couplage direct ou avec isolation galvanique;
- le mode de réalisation: avec composants discrets ou avec circuits intégrés spécialisés.
La figure 5.54 présente un schéma avec couplage direct.
La figure III.17 présente deux schémas types avec isolation galvanique, par transformateur
d'impulsion (a) ou par optocoupleur (b).
Le circuit magnétique du T.I. ne doit pas être saturé sous l'action de i c (t ) et doit fournir un courant
supérieur à I GT sous une tension de l'ordre de VI GT .
D 2 redresse la tension secondaire du T.I. pour ne conserver que les impulsions positives de courant.
R G limite i G et R 1 , C1 , améliorent l'immunité aux parasites.
R 1 (valeur comprise entre 0.2 et 5 kΩ ) diminue l'effet du courant de déplacement sur la jonction
dv T
La valeur maximale admise de est inversement proportionnelle à R 1 , mais une valeur trop
dt
faible de R 1 , conduirait à une forte augmentation de la puissance de commande.
Les deux méthodes utilisées sont le contrôle de phase et le contrôle du nombre de demi - ondes de
conduction pour les gradateurs.
La figure III.18 illustre le principe du contrôle de phase sur une charge résistive. En changeant
l'angle de commande α on modifie les valeurs moyenne et éfficace de i s , donc la puissance
consommée dans la charge. Le schéma électronique de réglage de α peut être obtenu par des
éléments discrets ou par un circuit intégré spécialisé.
La figure III.19 donne une commande simple avec pont déphaseur et le principe de fonctionnement.
86
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Si R varie, le potentiel du point C se déplace sur le demi - cercle de diamètre U AB , faisant varier le
déphasage entre U AB en phase avec U s et la tension UCD appliquée à la gâchette.
87
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Le schéma le plus simple pour les déclencheurs à éléments discrets met en oeuvre le transistor
unijonction (TUJ). C est alimenté par une tension trapézoidale, obtenue par un redresseur et une
diode Zener (fig. III.20). u z synchrone avec u s charge C exponentiellement par l'intermédiaire de
R3 jusqu’à la valeur UP à laquelle, le TUJ polarisé en direct entre en conduction.
Us
La modification de α se fait par réglage de R 3 . L'augmentation du rapport étend la
UZ
gamme de réglage de α mais aussi la puissance consommée dans R 2
La limitation de cette surtension se fait par un circuit R 1 - C1 monté en parallèle aux bornes du
thyristor (fig. III.21).
88
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
89
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
di C1
U i = (R 1 + R L )i C1 + L + u C1
dt
du C1
Avec i C1 = C1 et en posant R e = R 1 + R L
dt
il vaut:
d 2u C1 du
LC1 + R e C1 C1 + u C1 = U i
dt dt
Des réseaux de courbes tels que sur la figure 5.68 permettent le calcul des éléments R e et C1 .
90
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
L
R 1 < 2x M − RL
C1
Ces relations sont également valables pour le calcul des éléments associés nécessaires à limiter la
surtension inverse VRM à une diode.
91
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
IV.1. LE TRIAC.
IV.1.1. Symbole. Description.
Certains convertisseurs assurent le réglage de la puissance dans les circuits à courant altematif
(gradateurs, interrupteurs statiques).
Leurs composants doivent être bidirectionnels en courant.
Le triac est un composant bidirectionnel commandé à une seule électrode G. Son symbole est
représenté sur la figure IV.1.a et il peut être considéré comme une association de deux thyristors
montés tête - bêche (figure IV. l.b).
LA figure IV.2 donne la structure de principe du triac. Une zone N1 est diffusée dans la couche P1 et
deux zones N3 et NG le sont dans la couche P2 . Les métallisations réalisées sur N1 , N3, NG et les
zones P adjacentes forment les électrodes E1 , E2 et la gâchette G.
L'ensemble P1N 2P2 N3 constitue le premier thyristor T1 , (figure IV.l.b) pour v T positif (+ sur E1 , -
sur E2 ), tandis que l'ensemble N1P1N 2P2 forment le thyristor T2 pour v T négatif (- sur E1 , + sur
E2 ). Le triac se comporte donc en thyristor pour chacune des alternances de la tension appliquée.
Il peut supporter des tensions élevées à l'état bloqué, en direct ou en inverse, avec des courants de
fuites d'intensité négligeable devant celle des courants nominaux.
Le triac est mis en conduction par un courant de gâchette positif ou négatif quelle que soit la tension
appliquée. Sa chute de tension est négligeable et il retrouve son pouvoir de blocage si la valeur de i T
baisse au-dessous de celle du courant de maintien I H . Vu la dissymétrie de la structure, I H (+ ) à
v T > 0 est supérieur à I H (− ) à v T < 0 .
Les caractéristiques statiques du triac dérivent de celles du thyristor, les notations étant identiques
pour les deux composants.
92
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Représentée sur la figure IV.3, elle est composée des caractéristiques des deux thyristors
équivalents.
Quelle que soit la polarité appliquée, l'un des deux thyristors est polarisé en direct. Les deux
tensions de claquage ( VBO et - VBO ) ont pratiquement la même valeur, les dopages des zones P1 , et
P2 étant semblables, et les tensions inverses étant supportées par les jonction P2 − N 2 ou
P1 − N 2 selon le cas.
Cette caractéristique statique est l'association des deux caractéristiques de même type des deux
thyristors T1 et T2 . Elle est illustrée par la figure IV.4.
IV.1.4. Conclusions
Le triac est un composant monolithique, créé pour la commande de charges de puissancews
modérées sur le réseau alternatif. Commode, peu onéreux, il présente l’inconvénient d’avoir un
dv/dt faible
93
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Les couches P1 , P2 , N 2 sont fortement dopées alors que N1 est très peu. La jonction J 2 est la
jonction de blocage. La valeur de la tension directe blocable dépend de l'épaisseur de la couche N1 .
La cathode N 2 est constituée de cathodes élémentaires (bâtonnets), reliés entre eux et entourés par
une gâchette. Du fait de cette forte interdigitation, le GTO peut être considéré comme constitué de
nombreuses cellules (GTO élémentaires) mises en parallèle. La conséquence immédiate est que les
courants I GT , I L , I H sont jusque dix fois supérieurs à ceux du thyristor conventionnel de même
calibre.
IV.2.2. Fonctionnement.
Les schémas équivalents à trois diodes et deux transistors sont les mêmes pour le GTO et le thyristor
ordinaire (paragraphe antérieur). L'amorçage se déroule de la même façon, l'équation du courant
d'anode est:
α I +I
I T = n G CB 0
1 − (α n + α p )
(IV.1)
I CB 0 = [1 − (α n + α n )]I T (IV.4)
95
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
IT αn
G off = ≤
I Gr 1 − (α n + α p )
Sa valeur vaut de 2 à 8.
La relation montre que l'obtention d'une valeur importante de G off impose α n proche de 1 et
α p << 1 En pratique, les GTO sont construits avec des gains α n compris entre 0.6 et 0.9 et α p entre
0.1 et 0.2.
Les caractéristiques statiques courant - tension du GTO et du thyristor conventionnel sont identiques
(fig. III.4) mais les valeurs I H et I L sont plus élevées pour le GTO.
96
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
IV.2.3.1. L'amorçage.
Le GTO se ferme comme le thyristor. Pendant l'amorçage, le courant d'anode i T doit avoir le temps
nécessaire pour dépasser la valeur du courant d'accrochage I L . Le circuit de commande doit fournir
un courant de gâchette suffisant et se calcule comme pour le thyristor. Le point de fonctionnement
doit être dans les régions A à l’amorçage et B au blocage.
Si les valeurs de VGT sont du même ordre pour le GTO et le thyristor conventionnel rapide, la valeur
de I GT du GTO peut être dix fois plus grande.
Pour être sûr d'amorcer tous les thyristors élémentaires, il faut injecter un courant de gâchette à forte
di
valeur de crête (jusque 5I GT ) et à très fort taux de croissance ( G ≥ 10 A / µ s ).
dt
L'alimentation doit se comporter comme une source de courant, avec des inductances parasites de
liaison très faibles.
Si une partie seulement des cellules s'amorce, les autres mises en court-circuit ne peuvent plus
s'amorcer, entraînant la destruction du GTO par surcharge des seules cellules conductrices.
L'originalité du GTO est la nécessité de maintenir l'alimentation de la gâchette par un courant direct
i G suffisant (d'habitude I GT ) pour garder l'ensemble des cellules en conduction. L'interruption de ce
courant entraînerait l'extinction de certaines cellules et la destruction des autres alors surchargées.
Cette présence de i G a un effet bénéfique en réduisant la chute de tension directe VT aux bornes du
GTO (dans son état passant, la région centrale du cristal est emplie d'un plasma électron - trous,
permettant le passage d'un courant important avec une faible chute directe de tension).
97
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
IV.2.3.3. Le blocage.
Pour bloquer le GTO, ce plasma doit être interrompu par une polarisation négative de la gâchette. Le
circuit de commande doit se comporter comme une source de tension négative de faible impédance
interne pouvant supporter un courant élevé.
La valeur négative de la tension de source ne doit pas dépasser VGRM (fig. IV.6), valeur maximale
admissible précisée en tenant compte de la tension de claquage de la jonction J3 gâchette-cathode
(fig. IV.5).
La structure de gâchette est telle qu'elle puisse supporter un régime d'avalanche inverse pendant
environ 20µs .
Une tension négative supérieure à la tension de claquage ne favorise pas le blocage. La croissance
dv D
de VGR augmente la valeur admissible de la pente . La pointe du courant inverse de gâchette
dt
nécessaire dépend du courant d'anode à couper.
On donne pour chaque GTO le courant désamorçable admissible maximal I TGQM (noté aussi I TG ou
I TQM ) pour Tj = 125 ° C et VD = 2 VDRM .
3
Cette valeur est liée à la valeur maximale du courant inverse de gâchette par le gain:
I
G off = TGQM
I GRM
Connaissant G off et le courant à interrompre, il est facile de calculer I GRM . Pour le GTO de
puissance élevée, ce courant négatif de gâchette peut atteindre plusieurs centaines d'ampères; i GR
doit s'établir rapidement, l'inductance de gâchette doit être donc très faible (inférieure au µH ).
La figure IV.7 montre un montage direct utilisant un signal unique de commande pour l’amorçage et
le blocage du GTO. T2 est bloqué quand le signal de commande est + VB . T1 est conducteur. Le
GTO reçoit l'impulsion d'amorçage dont la valeur de crête est déterminée par la résistance R, car le
condensateur C qui se comporte comme un court - circuit au début du processus. C se charge ensuite
à la valeur de la tension Zener Vz de la diode DZ avec la polarité indiquée. Pour la valeur − VB du
signal de commande, T2 est conducteur et T1 , se bloque. C se décharge en inverse par T2 dans le
circuit gâchette cathode bloquant le GTO.
DZ est choisie telle que Vz est inférieure à VGRM ; C est choisi tel qu'il assure la valeur nécessaire
I GRM .
98
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
Figure IV.8. Schéma avec isolation galvanique et deux sources d'énergie pour le blocage.
di G
Généralement, à cause de l'inductance du transformateur d'impulsion, la vitesse est limitée à
dt
des valeurs trop faibles pour le GTO. Les schémas avec isolement galvanique doivent être conçus
pour éviter ce désavantage. La figure IV.8. indique le principe. La commande est destinée au
blocage et a deux sources d'énergie.
Quand le GTO est passant, D1 , D 2 et T sont bloquées, le condensateur C est chargé avec la polarité
indiquée. La commande d'ouverture du GTO se fait par la mise en conduction simultanée du
transistor TB et du thyristor auxiliaire T. Le diodes D1 et D 2 sont passantes et le courant négatif de
commande du GTO vaut:
i GR = i C + i p 2
avec i C : courant de décharge du condensateur;
99
DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE
La figure IV.8.b donne les allures de ces courants. Le courant i C augmente la pente et le maximum
de i GR , la durée étant établie par i p 2
.
Un schéma de commande complet avec isolement galvanique est représenté sur la figure IV.9.
T1 conducteur à cause de la polarisation directe de la jonction base - émetteur par VON détermine le
passage d'un courant par le primaire du T.I. Le courant secondaire induit, passe par le condensateur
C, le charge à la valeur de la tension Zéner créant le courant d'amorçage du GTO. La diode D3 en
conduction bloque le transistor T2 par sa faible chute de tension.
Une impulsion négative VOFF bloque T1 , interrompant le courant du primaire du T.L.. T2 entre en
conduction, C se décharge en inverse dans le circuit de gâchette et bloque le GTO.
100