5 - Chap V - Transistor Unipolaire

Chapitre V: Les transistors à effet de champ à jonction (JFET) 1
• Structure et fonctionnement - polarisation continue
• Equations et caractéristiques statiques
• Schémas équivalents - comportement fréquentiel
Chap V- Transistor à effet de champ à jonction ( JFET) Electronique fondamentale

Les transistors à effet de champ 2
Transistors à effet de champ ou FET (Field Effect Transistor) en anglais
Les composants à effet de champ sont des composants répondant aux propriétés suivantes:
• Le courant correspond au déplacement de porteurs de charges d’un seul type de charge
( unipolaire) : électrons ou trous;
• Les porteurs se déplacent dans un canal semi conducteur sous l’effet d’un champ électrique de
transport;
• Le contrôle de la résistance du canal est assuré par un champ électrique intense
perpendiculaire au sens de circulation du courant.
C’est le champ de contrôle qui est à l’origine du terme générique effet de champ.

Les transistors à effet de champ 3
Transistors à effet de champ ou FET (field effect transistor) en anglais
Ils existent deux grandes familles de composants à effet de champ selon le mode de contrôle du
courant:
• Contrôle par variation directe des caractéristiques géométriques de la résistance dans laquelle
circule le courant: transistors à effet de champ à jonction (JFET)
• Contrôle par variation de la densité des porteurs mobiles: Transistor à effet de champ à grille
isolée (IGFET ou metal oxyde field…. (MOSFET)).

Structure des transistors à effet de champ à jonction 4
Substrat de type N (ou P) dans lequel deux zones de types P ( ou N) fortement dopées ont été
crées. Les électrodes s’appellent grille, source et drain. En basses fréquences, la structure est
symétrique. Le drain peut servir de source.
G Symboles
D
P+
G
S N
D
P+
Canal de type N S
D
N+
G
S P
D
N+
Canal de type P S

Fonctionnement des JFET 5
• JFET à canal N
G Symboles
D
P+
H D G
N
S
P+
VGS
VDS S
G
Zones de déplétion
Les deux jonctions PN sont polarisées en inverse. La tension VGS est négative pour un canal de
type N et positive pour un canal de type P. Leurs largeurs dépendent de la tension de polarisation
VGS. La hauteur H du canal reliant le drain à la source dépend des largeurs des jonctions PN donc
de VGS. La tension VDS est positive et fait circuler un courant ID dans le canal qui dépend de la
hauteur H. ID est donc contrôler par la tension VGS. Le champ électrique imposé par VDS est le
champ de transport et le champ électrique imposé par VGS est le champ qui permet de contrôler la
hauteur H, donc le courant ID. C’est le champ de contrôle.

• JFET à canal N
G Symboles
D
P+
H D G
N
S
P+
VGS
VDS S
G
On suppose que VDS est constante.

• VGS=0 ⟹ H maximale donc ID est maximal.
• Si VGS (négative ) s’accroit, H décroit , ID décroit. Pour une certaine valeur VGSoff de VGS
appelée tension de blocage ou tension de fermeture du canal, les deux jonctions se joignent et H
est nulle, donc ID aussi ( très faible égal au courant de fuite). La tension VGSoff est un paramètre
statique fondamental du transistor FET. Est elle de l’ordre de quelques volts en valeur absolue.

• JFET à canal N
ID
G
P+
D VGS=const
N
S
P+
VGS
VDS
G
VDSsat= VGS - VGSoff VDS

On suppose que VGS est constante et supérieure à VGSoff .
• VDS=0 ⟹ ID=0;
• Si VDS (positive ) croit, ID croit suivant la loi d’ohm.
• Au fur et à mesure que VDS (positive ) croit, le potentiel du drain s’élève. Les parties des
jonctions se trouvant à proximité du drain s’élargissent, ce qui tend à diminuer ID.
L’accroissement de ID est donc ralenti. Lorsque VGD=VGS-VDS=VGSoff , il y’a pincement du canal
du coté du drain et ID se sature. En effet, après le pincement, il reste un résidu du canal qui
permet à ID de ne pas être nul. Si l’on augmente VDS, ID augmente légèrement.

• JFET à canal N
ID
G
P+
D VGS=const
N
S
P+
VGS
VDS
G
VDSsat= VGS +Vp VDS
La tension VDS pour laquelle le pincement a lieu est appelée tension de pincement et est noté VDSsat .
Le point limite entre la zone ohmique et la zone de saturation de la caractéristique ID(VDS) est
déterminé par l’équation VDSsat= VGS- VGSoff . A droite de ce point, ID s’accroit légèrement avec VDS.
Pour VGS=0 , VDSsat est notée Vp et vaut - VGSoff . Donc, pour toute valeur de VGS,
VDSsat= VGS +VP .

Equationsdes JFET 9
• JFET à canal N
ID
Régime ohmique: 𝑉𝐷𝑆 ≤ 𝑉𝐺𝑆 + 𝑉𝑝
𝐼𝐷𝑆𝑆 2
𝐼𝐷 = 2 2 𝑉𝐺𝑆 − 𝑉GSoff 𝑉𝐷𝑆 − 𝑉𝐷𝑆
𝑉𝐺𝑆off
VGS=const
Régime de saturation: 𝑉𝐷𝑆 ≥ 𝑉𝐺𝑆 + 𝑉𝑝
𝐼𝐷𝑆𝑆 2
𝐼𝐷 = 2 𝑉𝐺𝑆 − 𝑉GSoff
𝑉𝐺𝑆off
VDSsat= VGS - VGSoff VDS
IDSS est le deuxième paramètre statique fondamental du TEC. C’est le courant de saturation du TEC
quand VGS=0 (current Drain to Source with Shorted gate).
Les deux équations sont approximatives. En effet, la première ne comporte pas une section
parfaitement ohmique et la dernière ne tient pas compte de l’augmentation de ID avec VDS.

Caractéristiques statiques 10
• JFET à canal N
Les deux familles de caractéristiques statiques d’un JFET sont: ID(VDS) pour VGS constante et
ID(VGS) pour VDS constante. Elles ont les allures suivantes:
ID Régime
VDS=VGS+VP
De saturation ou
Régime
mode actif
Ohmique
IDSS VGS=0
VGS1<0
VGS2<VGS1
VGS3<VGS2
VGS4<VGS3
VGS5<VGS4
0 VDS= VP VDS

Caractéristique statiques s 11
Les caractéristiques ID(VGS) à VDS constante sont des paraboles entières pour VDS ≥ 𝑉𝑝 ou
composées d’une partie parabolique et d’une partie linéaire pour VDS < 𝑉𝑝 .
ID
VDS5>Vp
VDS4 =Vp
VDS3 >VDS2
VDS2 >VDS1
VDS1
VGSoff Régime ohmique 0

pour VDS3
VGS=VDS3-Vp

Conditions de fonctionnement : VGS  0 , VDS  0

 Caractéristiques d’un JFET à canal N :
VDS sat  VGS  VP
ID (mA) VGS=0
VDS  VDS sat 16 I DSS
12
transistor 8
VGS=-1V
bloqué
4
0
VGS(V) -2 -1.5 -1 -0.5 2V 4 6 8 VDS (V)
P
VGSoff
2
Régime de saturation Pour VDS  VDS sat :

I D  I DSS 1  GS
 VGS
V 


  k V V
GS GS off
2 k
 I DSS
VGSoff 2
 off 
Régime « linéaire » Pour VDS  VDS sat : 

 
V 
I D  2k  VGS  VGS off  DS   VDS
 2 
 pour VGS < VGSoff, ID  0, transistor bloqué.
 pour VGS >0, le courant IG augmente rapidement (zone non utilisée).
 tension de « pincement » VP ~ - VGSoff

12
Les caractéristiques ci-dessus ID(VGS ,VDS) sont des caractéristiques de sortie. Les
caractéristiques d’entrée ne sont pas utilisées parce que le courant d’entrée IG est négligeable.
En effet, c’est le courant inverse de la jonction grille-source.
ID D
IG≈ 0 G
VDS
VDS
VGS VGS
Il faut éviter l’application d’une tension VGS positive à un JFET à canal N ( ou négative à un JFET
à canal à P ). En effet, la jonction grille source sera polarisée en directe, le courant IG sera
considérable et le courant ID ne pourra pas être contrôlé.

•Influence de la température
ID dépend de la conductivité du canal qui dépend de la mobilité des porteurs qui diminue avec la
température( entre -50˚C et 200˚C). ID devrait donc décroitre avec la température.
D’autre part, la largeur des jonctions PN diminue avec la température. La hauteur du canal
augmente donc avec la température et par conséquent ID devrait augmenter avec la température.
En réalité quand ID est petit ( VGS proche de Vp), c’est le second phénomène qui prédomine et
ID croit avec la température. Quand ID est relativement grand, c’est le premier phénomène qui
prédomine et ID décroit avec la température.
ID
VGS6>VGS5
VGS5>VGS4
VGS4>VGS3
VGS3>VGS2
VGS2>VGS1
VGS1
0 T
Schémas équivalents statiques 15
• Générateur de courant • Résistance statique
ID
ID VDS RDS VDS
VGS VGS
𝑉𝐷𝑆
𝑅𝐷𝑆 =
𝐼𝐷
2
𝑉𝐺𝑆off
En régime ohmique: 𝑅𝐷𝑆 =
𝐼𝐷𝑆𝑆 2 𝑉𝐺𝑆 − 𝑉𝐺𝑆off − 𝑉𝐷𝑆
2
𝑉𝐺𝑆off
Si 2 𝑉𝐺𝑆 − 𝑉𝐺𝑆off ≫ 𝑉𝐷𝑆, 𝑅𝐷𝑆 = Le JFET peut donc être utilisée comme une
2𝐼𝐷𝑆𝑆 𝑉𝐺𝑆 − 𝑉𝐺𝑆off résistance commandée en tension.
2
𝑉𝐷𝑆 𝑉𝐺𝑆off RDS dépend ici de VDS
En régime de saturation : 𝑅𝐷𝑆 = 2
𝐼𝐷𝑆𝑆 𝑉𝐺𝑆 − 𝑉𝐺𝑆off
RGS et RGD sont considérées comme infinies.
Valeurs limites absolues 16
Les limites absolues sont:

• VGSmax légèrement inférieure à la tension de claquage de la tension grille source;
• VDSmax est déterminée par la tension de claquage de la jonction drain grille. VDSmax est
inférieure à VGSmax parce que le potentiel du drain et de la grille sont inverse;
𝑇𝑗𝑚𝑎𝑥 −𝑇𝑎
• 𝑃𝑚𝑎𝑥 = 𝑉𝐷𝑆 𝐼𝑆 𝑚𝑎𝑥 =
𝑅𝑡ℎ
Pour les JFET, Tjmax=150 à 200˚C. Les valeurs absolues sont données dans les catalogues.

Polarisation du JFET 17
Le circuit de polarisation le plus utilisé est celui de la polarisation automatique.
IG≈ 0 ⟹ 𝑉𝐺𝑆0 = −𝐼𝐷0 𝑅𝑆 E
𝑉𝐷𝑆0 = 𝐸 − 𝑅𝑆 + 𝑅𝐷 𝐼𝐷0
RD
• Le rôle de RS est de crée la tension VGS0.
• Le rôle de RG est de lier la grille à la masse pour ID0 VDS0
éviter que son potentiel soit flottant.
VGS0
• RD est la résistance continue de la charge RG
RS
dynamique lorsqu’elle est branché au drain. Elle
n’est pas nécessaire pour la polarisation mais sa
présence éventuelle modifie les coordonnées du
point de fonctionnement et doit donc être prise en
compte.

𝑉𝐺𝑆0 = −𝐼𝐷0 𝑅𝑆
𝑉𝐷𝑆0 = 𝐸 − 𝑅𝑆 + 𝑅𝐷 𝐼𝐷0
Les deux équations ci-dessous ne permettent pas à elle seules de déterminer les coordonnées du
point de fonctionnement ( deux équations et trois inconnues). Pour les déterminer, il faut procéder
comme suit:
• Supposer que le transistor est en régime ohmique et utiliser l’équation suivante :
𝐼𝐷𝑆𝑆 Après avoir calculer les coordonnées, il faut vérifier

2
𝐼𝐷0 = 2 2 𝑉𝐺𝑆0 − 𝑉𝐺𝑆off 𝑉𝐷𝑆0 − 𝑉𝐷𝑆 0 . qu’on a bien : 𝑉𝐷𝑆 ≤ 𝑉𝐺𝑆 − 𝑉𝐺𝑆off . Sinon, on
𝑉𝐺𝑆off reprend les calculs pour le régime de saturation
• Ou supposer que le transistor est en régime de saturation et utiliser l’équation suivante :
𝐼𝐷𝑆𝑆 2
Après avoir calculer les coordonnées, il faut vérifier
𝐼𝐷 = 2 𝑉𝐺𝑆 − 𝑉𝐺𝑆off qu’on a bien : 𝑉𝐷𝑆 ≥ 𝑉𝐺𝑆 − 𝑉𝐺𝑆off . Sinon, on reprend
𝑉𝐺𝑆off
les calculs pour le régime de ohmique.

 Objectif : fixer le point de fonctionnement au repos
 Polarisation automatique par résistance de source d’un JFET:
+VDD
RD 1 ID ID V  VDS
ID   VGS I D  DD
ID RS RD  RS
IG  0 G D
S
RG ID Q  VGS
Q
Q’ Q’
RS
VGS VP VDS
VGSQ VDSQ
Dipersion de fabrication
2
 
V  
 VGS  
 off  
V   ID , VGS , VDS .
I D   GS 
RS  19
Modèle dynamique (petits signaux ) 20
Les caractéristiques de sortie du JFET sont données par la relation ID=ID(VGS, VDS). Nous
avons: 𝜕𝐼𝐷 𝜕𝐼𝐷
𝑑𝐼𝐷 = 𝑑𝑉𝐺𝑆 + 𝑑𝑉
𝜕𝑉𝐺𝑆 𝜕𝑉𝐷𝑆 𝐷𝑆
𝐼𝐷 = 𝐼𝐷0 + 𝑖𝐷 ⟹ Δ 𝐼𝐷 = 𝐼𝐷 − 𝐼𝐷0 = 𝑖𝐷
𝑉𝐷𝑆 = 𝑉𝐷𝑆0 + 𝑣𝐷𝑆 ⟹ Δ 𝑉𝐷𝑆 = 𝑉𝐷𝑆 − 𝑉𝐷𝑆0 = 𝑣𝐷𝑆
𝑉𝐺𝑆 = 𝑉𝐺𝑆0 + 𝑣𝐺𝑆 ⟹ Δ 𝑉𝐺𝑆 = 𝑉𝐺𝑆 − 𝑉𝐺𝑆0 = 𝑣𝐺𝑆
En régime petits signaux, on peut substituer Δ𝐼𝐷 à 𝑑𝐼𝐷 , Δ𝑉𝐺𝑆 à 𝑑𝑉𝐺𝑆 et Δ𝑉𝐷𝑆 à 𝑑𝑉𝐷𝑆
soit donc 𝑖𝐷 à 𝑑𝐼𝐷 , 𝑣𝐺𝑆 à 𝑑𝑉𝐺𝑆 et 𝑣𝐷𝑆 à 𝑑𝑉𝐷𝑆 . D’où :
𝜕𝐼𝐷 𝜕𝐼𝐷
𝑖𝐷 = ቤ 𝑣𝐺𝑆 + ቤ 𝑣𝐷𝑆
𝜕𝑉𝐺𝑆 𝑉 𝜕𝑉𝐷𝑆 𝑉
𝐷𝑆 =𝑐𝑜𝑛𝑠𝑡 𝐺𝑆 =𝑐𝑜𝑛𝑠𝑡
Pour les constantes, on prend 𝑉𝐷𝑆 = 𝑐𝑜𝑛𝑠𝑡 = 𝑉𝐷𝑆0 et 𝑉𝐺𝑆 = 𝑐𝑜𝑛𝑠𝑡 = 𝑉𝐺𝑆0 soit 𝑣𝐷𝑆 =0 et 𝑣𝐺𝑆 =0
𝜕𝐼𝐷 1 𝜕𝐼𝐷 𝑖𝑑
On pose : 𝑠= ቤ Soit : 𝑣𝐷𝑆
𝜕𝑉𝐺𝑆 𝑣 =0 = ቤ 𝑠 = ቤ 𝜌 = ቤ
𝐷𝑆 𝜌 𝜕𝑉𝐷𝑆 𝑣 =0 𝑣𝐺𝑆 𝑣 =0 𝑖𝐷
𝐺𝑆 𝐷𝑆 𝑣 𝐺𝑆 =0
D’où : 1
𝑖𝐷 = 𝑠𝑣𝐺𝑆 + 𝑣𝐷𝑆
𝜌

1
𝑖𝐷 = 𝑠𝑣𝐺𝑆 + 𝑣𝐷𝑆
𝜌
Le paramètre 𝑠 est appelé pente ou transconductance du transistor. 𝜌 est la résistance de sortie du
transistor. Etant donnée que la composante dynamique du courant d’entrée du JFET iG est
négligeable, sa résistance d’entrée
𝑖𝐺
𝑟= est considérée comme infinie. Le modèle dynamique pétit signaux du JFET est le suivant:
𝑣𝐺𝑆
𝑖𝐷 En régime ohmique:
G D 𝜕𝐼𝐷 2𝐼𝐷𝑆𝑆
𝑠= ቚ = 2 𝑉𝐺𝑆
𝜕𝑉𝐺𝑆 𝑉 𝑉𝐺𝑆off
𝐷𝑆 =𝑐𝑜𝑛𝑠𝑡
s𝑣𝐺𝑆 𝜌 𝜕𝑉𝐷𝑆 𝑉𝑝2

𝑣𝐺𝑆 𝑣𝐷𝑆 𝜌= ቚ =
𝜕𝐼𝐷 𝑉 2𝐼𝐷𝑆𝑆 𝑉𝐺𝑆 −𝑉𝐺𝑆off −𝑉𝐷𝑆
𝐺𝑆 =𝑐𝑜𝑛𝑠𝑡
Si 𝑉𝐺𝑆 − 𝑉𝐺𝑆off ≫ 𝑉𝐷𝑆 :

S
2
𝑉𝐺𝑆off
𝜌=
2𝐼𝐷𝑆𝑆 𝑉𝐺𝑆 −𝑉𝐺𝑆off
En régime ohmique, les résistances dynamique (𝜌) et statique (RDS)du JFET sont presque égales.
En régime de saturation:
𝜕𝐼𝐷 2𝐼𝐷𝑆𝑆
𝑠= ቚ = 2 𝑉𝐺𝑆 − 𝑉𝐷𝑆
𝜕𝑉𝐺𝑆 𝑉 𝑉𝐺𝑆off
𝐷𝑆 =𝑐𝑜𝑛𝑠𝑡
𝜕𝑉𝐷𝑆
𝜌= ቤ →∞
𝜕𝐼𝐷 𝑉
𝐺𝑆 =𝑐𝑜𝑛𝑠𝑡
En réalité 𝜌 ne tend pas vers l’infini. Elle ne peut simplement pas être déduite de la formule donnant ID car
c’est une approximation. Mais si l’on prolonge les caractéristiques de sortie de saturation, on constate
qu’elles se croisent sur l’axe des abscisses comme dans le cas d’un transistor bipolaire.
𝑉𝐸𝐴 + 𝑉𝐷𝑆0
𝜌=
𝐼𝐷0
ISD0
VEA VSD0
VEA est donnée dans les catalogues. Elle peut aussi être déterminée comme dans le cas du transistor
bipolaire.
Il est à noter que la pente et la la résistance de sortie du TEC en régime saturation sont beaucoup plus
grandes qu’en régime ohmique.

 Régime de saturation :
ID
Pour VDS  VDS sat , ID est commandée par VGS Q  VGS
I D  k VGS  VS 2
VDS
Autre notations: ID est commandé par VGS
id  g m v gs avec g m   I D =“transconductance”
 VGS V ID (mA)
DS
16
12
 schéma linéaire équivalent: Q 8
G id D 4
v gs g m v gs vds 0
r VGS(V) -2 -1.5 -1 -0.5
VGSoff
S
tient compte de l’augmentation de vds avec id
(équivalent de l’effet Early)
 caractéristique ID(VGS) non-linéaire : gm (VDS)
Chap V- Transistor à effet de champ à jonction ( JFET) Electronique fondamentale 24

JFET
 
g m  g mo 1  GS , avec g  2 I DSS
V
 VGS  mo = pente pour VGS=0
 off  V GS off
 gm varie linéairement avec VGS .
25
Modèle dynamique hautes fréquences 26
En hautes fréquences, les effets des capacités grille-source et grille-drain ne sont plus négligeables. Le
déphasage entre le courant 𝑖𝐷 et la tension 𝑣𝐺𝑆 dévient considérable et la pente du transistor TEC devient
complexe:
𝑠0
𝑠=
𝑓
1+𝑗
𝑓𝑠
𝑠0 est la pente du TEC en basses fréquence et 𝑓𝑠 la fréquence limite de la pente. Le schéma équivalent
haute fréquence est le suivant:
𝐶𝐺𝐷
𝑖𝐷 Les capacités CGS et CGD sont
G D des capacités de transition et
dépendent de VGS et VDS.
𝐶𝐺𝑆 s𝑣𝐺𝑆 𝜌
𝑣𝐺𝑆 𝑣𝐷𝑆

Montages amplificateurs fondamentaux 27
 Amplificateur source commune
Exemple : VCC  hypothèse: Mode actif , C très élevées
RD JFET
C C vg vgs
D vs RD v s
RG gmvgs
S
vg
RG
RS C Ze Zs
 Gain en tension (circuit ouvert) : Av   g m RD
Impédance d’entrée : Z e  RG (RG peut être prise très grande, de l’ordre du MW ou plus)
Impédance de sortie : Z S  RD
 gm = fonction de VGS  distorsion

“quadratique” 27
Stabilisation par une résistance de source :

VCC
JFET
RD
vg vgs gmvgs RD
D RG vs
S vs
vg RG rS
rS
RS
Gain en tension : v g  v gs  rs g mv gs et vs   g mv gs RD
v g R RD
d’où : Av  s   m D  
vg 1  rs g m 1
 rs
gm
 L’influence de gm sur le gain est réduite si rs>>1/gm. Le gain en tension est plus faible.
 rs introduit une contre-réaction: v  v  r v

gs g s s
(vs et vg en opposition de phase, Av <0)
28
 Amplificateur drain commun (ou « source suiveuse »)
VCC ve G JFET D
vg vGS
RG gmvGS
D S
vg S RS
RG vs
RS vs Ze
Zs
g m RS RS
 Gain en tension (circuit ouvert) : Av   1
1  g m RS g m 1  RS
Impédance d’entrée : Z e  RG
vsc.o. Rs g m 1
 Rs // g m 1
Rs
Impédance de sortie : Zs   
isc.c g m Rs  1 Rs  g m 1
29
 Conclusions sur les montages amplificateurs
• Les gains de tous les étages fondamentaux à TEC sont proportionnels à la pente du
transistor qui est plus grande en régime de saturation. Pour cette raison, dans les étages
d’amplification, on polarise les JFET dans la zone de saturation.
• Les propriétés des étages fondamentaux à JFET sont les mêmes que celles de leurs
homologues à transistors bipolaires.
30
Applications des JFET 31
 Sources de courant à JFET

+VDD
VGS  0  I D  I DSS
charge
 Avantage du JFET: polarisation de la grille inutile.
 Inconvénient : dispersion de fabrication sur IDSS.
 IDSS= augmente avec VDS  résistance de sortie non infinie
I
Source de courant ajustable par la résistance variable.
2
 
V  
 VGS  
 off    ID
R V 
I D   GS 
R 
31
Source de courant à plus grande impédance de sortie
+VDD
 T2 et T1 tel que IDSS(T2) > IDSS(T1)
charge
I
T2 T1 I = IDSS (T1 )
 VGS (T2) est telle que ID(T2) = IDSS(T1)

VDS(T1) =-VGS(T2)
T1
influence de la charge sur VDS(T1) atténuée
source de courant ordinaire I varie moins avec la charge

 impédance de sortie plus grande.
32
 Résistance commandée

 Pour VGS > VGSoff et VDS <VGS +VP : RDS 
 V 
k  VGS  VP   DS 
 2 
ex:
R
vsortie RDS
 vsortie  ventrée
ventrée RDS  R
= atténuateur variable, commandé par Vcom
 En choississant R  RDS on , vsortie varie entre ~0 et ventrée

Vcom
 Imperfection:
RDS dépend de VDS  réponse non-linéaire
33
Amélioration possible: 
RDS 
 V 
k  VGS  VP   DS 
 2 
R
vsortie
ventrée
R1
 VGS 
VDS Vcom
 I G  0 
2 2
1
R1  RDS 
Vcom k Vcom  VP 
 Linéarité presque parfaite
34
Application: Commande électronique de gain
Etage EC avec rE =RDS (//200k)

exemple: 15V
5k
75k
1µF signal de sortie

signal
d’entrée
50k
5.6k
R 5k
Av   c  
rE RDS Vcom  // 5,6k
 
1µF 5k
100k  Av    Vcom  V p
RDS Vcom 
Vcom
100k  il faut RDS< 5.6k
 amélioration possible: charge active (source de
courant qui en dynamique se comporte comme
résistance très élevée) pour RE.
Chap V- Transistor à effet de champ à jonction ( JFET) Electronique fondamentale 35

Comparaison avec les transistors bipolaires 36
 Différences entre FET et transistor bipolaire :
 IG << IB
 Impédance d’entrée très grande (parfois > 1014W)
 Montages de polarisation plus simples
 Régime linéaire
 pente = f(VGS)  résistance variable (pas d’équivalent pour le bipolaire)
 VDSsat > VCEsat : tension résiduelle du transistor en mode saturé plus élevée.
 Régime de saturation (mode actif)

 ID commandé par une tension
dI
 transconductance g m  d (au lieu de hfe)
dVgs
 Dispersion de fabrication plus élevée sur gm que sur hfe
 Caractéristiques « transverses » en mode actif :

 Bipolaire : à VCE cst, IC =𝛽IB ou IC = IE
 FET: à VDS cst, ID = f(VGS) = relation non-linéaire
36
Comparaison avec les transistors bipolaires 37
 Comparaison avec les transistors bipolaires :
• Avantages
 La grande résistance d’entrée;
 L’interchangeabilité de la source et du drain
 Le faible niveau de bruit ( un seul type de porteurs mobiles dans le canal et il n’y pas
de recombinaison qui augmente considérablement le bruit des transistors bipolaires)
• Inconvénients
 La petite pente;
 La polarité opposée des tensions VGS et VDS( ceci ne permet pas une liaison entre
plusieurs étages et explique pourquoi il n’y a pas de circuits intégrés à TEC à
jonction)
37
Domaines d’application 38
 Domaines d’application du JFET:
• Dans les étages d’entré des amplificateurs à cause de leur grande résistance d’entrée;
• Comme sources de courant et comme charges actives grâce à la simplicité de la polarisation
automatique et à la possibilité d’obtenir une grande résistance interne;
• Comme résistance ohmique contrôlée en tension.
• Comme amplificateur CAG à cause du contrôle facile de gain.
38
Exercices 39
Exercice N˚1
1) Le JFET 2N5486 possède un courant grille de 1nA pour une tension inverse de grille de
20V. Quelle est l’impédance d’entrée de ce JFET?
2) Quel est le courant maximal qu'un JFET peut fournir?
3) Le JFET MPF4857 a une tension de pincement Vp=6V et un courant IDSS=100mA. Quelle
est sa résistance Ohmique si on assimile la caractéristique ID(VDS) à une droite dans la zone
ohmique? Quelle est la tension grille de blocage?
4) Le JFET 2N5668 possède VGSoff=-4V et IDSS=5mA. Préciser la nature du canal du 2N5668 .
Quel est le courant drain à la moitié de la tension de blocage si le JFET fonctionne en
saturation?
39
Exercices 40
Exercice N˚2: Polarisation du JFET en zone ohmique
VDD
RD
RG
Soit le circuit ci-dessus.

1) Ecrire l’équation de la droite de charge.
2) On appelle IDsat, le courant ID pour VDS =0. Déterminer I en fonction de VDD et RD.
3) Représenter sur un même graphique, la caractéristique ID(VDS) pour VGS=0 et la droite de
charge pour les deux cas suivants: Idsat> IDSS et Idsat< IDSS .
4) Comment doit on choisir Idsat par rapport à IDSS pour être sûr du fonctionnement du JFET en
régime Ohmique?
5) On suppose que VDD= 10V, RD= 10 KΩ, IDSS=10 mA et Vp=4V. Déterminer le régime de
fonctionnement du transistor, sa résistance équivalente et la tension V DS.
40
Exercices 41
Exercice N˚3: limitation de courant
VDD
RD
RG
Soit le circuit ci-dessus.

1) Ecrire l’équation de la droite de charge.
2) On appelle IDsat, le courant ID pour VDS =0. Déterminer ID en fonction de VDD et RD.
3) Représenter sur un même graphique, la caractéristique ID(VDS) pour VGS=0 et la droite de
charge.
4) Quelle est l’équation de la droite de charge lorsque R D se met en court-circuit? Reprendre
alors la représentation demandée à la question 3 et déterminer le nouveau point de
fonctionnement.
5) Quel rôle a joué alors le JFET dans ce montage?
41
Exercices 42
Exercice N˚4: Polarisation du JFET par diviseur de tension

+30 V
1kΩ
2MΩ
1MΩ 2kΩ
On suppose que Vp=3V et IDSS=5mA. Déterminer les coordonnées du

point de fonctionnement.
42
Exercices 43
Exercice N˚5: Polarisation du JFET par source de courant

VDD
1) Déterminer ID en fonction de VEE, VBE et RE.
2) Quelle est la relation qui lie, VGS, VDS et ID?
RD 3) En déduire que les deux relations établies ci-dessus et les
équations du JFET permettent de déterminer les coordonnées
du point de fonctionnement du JFET
Q1 4) Monter que la connaissance du point de fonctionnement du
JFET permet de connaître le point de fonctionnement du
Transistor bipolaire.
RG
5) Déterminer les points de fonctionnement des transistors Q1 et
Q2 lorsque: VDD= 10V, VEE=5V, RD=1kΩ, RE=2kΩ , RG=1MΩ,
Vp=2V et IDSS=8mA
Q2
RE
-VEE
43
Exercices 44
Exercice N˚6: Interrupteurs série et parallèle
Soit le schéma représenté en (a).

RD
Vin Vout On suppose que Vin est faible. Et VGS prend 0 V et une valeur
négative inférieure à VGSOff.
VGS
1) Comparer la résistance RDS d’un JFET pour ses deux régimes
de fonctionnement.
(a) 2) Si VC=VGS=0V, dans quel régime de fonctionnement sera le
JFET? Exprimer alors Vout en fonction de Vin, RDS et RD. Que
Vout se passe t-il si RDS≪RD?
Vin
3) Quel sera l’état du JFET lorsque VC est à son niveau bas?
(b) RD Déterminer alors Vout.
4) Quel rôle joue le JFET dans ce montage?
VGS 5) En vous servant de l’analyse faite du schéma (a), faite l’analyse
du schéma (b).
44
Exercices 45
Exercice N˚6: Limitation automatique de gain
La sortie représentée sur le schéma ci-contre est la sortie d’un

récepteur qui alimente un haut parleur.
Vin Vout
Ampli Lorsque le récepteur passe d’une station faible à une station
RD puissante, le haut parler va hurler si on ne diminue pas
immédiatement le volume. Le fading qui est une décroissance du
signal provoqué par un changement de propagation entraine lui
Détecteur
de crête aussi les modifications du volume. Pour éliminer ces variations, les
négative récepteurs modernes comportent un contrôle automatique de gain.
𝑅𝐷
𝐸𝑛𝑡𝑟é𝑒 𝑎𝑚𝑝𝑙𝑖 = 𝑣
𝑅𝐷 + 𝑅𝐷𝑆 𝑖𝑛
1) Si vout croit, comment varient la crête négative détectée (VGS), RDS l’entrée de l’ampli et sa
sortie ?
2) Si vout décroit, comment varient la crête négative détectée (VGS), RDS l’entrée de l’ampli et sa
sortie ?
Exercices 46
Exercice N˚6: Multiplexage temporel des signaux
Q1
Q2
Q3
Vout
RD
V1
V1 V2 V3
V2
Les chronogrammes des signaux V1 à V3 sont V3

représentés ci-contre.
1) Représenté le signal Vout.
2) Quelle fonction assure le circuit étudié dans le Vout
présent exercice? 46
Exercices 47
Q1
Q2
Q3
Vout
RD
V1
V1 V2 V3
V2
V3
Vout

Exercices 48
Exercice N˚6: Amplificateur à JFET

Soit le montage suivant:
VCC
+20 V
R1 RD
1MΩ 3,6 kΩ
RG
47 kΩ
C C R
D L
vs
10 kΩ
S
Vg R2
1mV 1MΩ
RS C
10kΩ
1) Préciser de quel montage de base il s’agit.

2) Donner le montage statique équivalent.
3) Pour le transistor utilisé on donne IDSS=5mA et 𝑔𝑚0 = 5000𝜇𝑆. Déterminer VGSoff .
4) Calculer les coordonnées du point de fonctionnement du montage.
5) Déterminer les paramètres dynamiques du transistor.
6) Donner le montage équivalent dynamique.
7) Déterminer les paramètres dynamiques du montage.

5 - Chap V - Transistor Unipolaire

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

5 - Chap V - Transistor Unipolaire

Transféré par

Droits d'auteur :

Formats disponibles

Chapitre V: Les transistors à effet de champ à jonction (JFET) 1

• Structure et fonctionnement - polarisation continue

• Equations et caractéristiques statiques

• Schémas équivalents - comportement fréquentiel

Chap V- Transistor à effet de champ à jonction ( JFET) Electronique fondamentale

Transistors à effet de champ ou FET (Field Effect Transistor) en anglais

Chap V- Transistor à effet de champ à jonction ( JFET) Electronique fondamentale

Transistors à effet de champ ou FET (field effect transistor) en anglais

Chap V- Transistor à effet de champ à jonction ( JFET) Electronique fondamentale

Chap V- Transistor à effet de champ à jonction ( JFET) Electronique fondamentale

Chap V- Transistor à effet de champ à jonction ( JFET) Electronique fondamentale

On suppose que VDS est constante.

Chap V- Transistor à effet de champ à jonction ( JFET) Electronique fondamentale

VDSsat= VGS - VGSoff VDS

Chap V- Transistor à effet de champ à jonction ( JFET) Electronique fondamentale

VDSsat= VGS +Vp VDS

Chap V- Transistor à effet de champ à jonction ( JFET) Electronique fondamentale

Chap V- Transistor à effet de champ à jonction ( JFET) Electronique fondamentale

Chap V- Transistor à effet de champ à jonction ( JFET) Electronique fondamentale

VGSoff Régime ohmique 0

Chap V- Transistor à effet de champ à jonction ( JFET) Electronique fondamentale

Conditions de fonctionnement : VGS  0 , VDS  0

Régime « linéaire » Pour VDS  VDS sat : 

 tension de « pincement » VP ~ - VGSoff

Chap V- Transistor à effet de champ à jonction ( JFET) Electronique fondamentale

• Générateur de courant • Résistance statique

Les limites absolues sont:

Chap V- Transistor à effet de champ à jonction ( JFET) Electronique fondamentale

Le circuit de polarisation le plus utilisé est celui de la polarisation automatique.

IG≈ 0 ⟹ 𝑉𝐺𝑆0 = −𝐼𝐷0 𝑅𝑆 E

Chap V- Transistor à effet de champ à jonction ( JFET) Electronique fondamentale

𝐼𝐷𝑆𝑆 Après avoir calculer les coordonnées, il faut vérifier

• Ou supposer que le transistor est en régime de saturation et utiliser l’équation suivante :

Chap V- Transistor à effet de champ à jonction ( JFET) Electronique fondamentale

 Objectif : fixer le point de fonctionnement au repos

 Polarisation automatique par résistance de source d’un JFET:

Chap V- Transistor à effet de champ à jonction ( JFET) Electronique fondamentale

s𝑣𝐺𝑆 𝜌 𝜕𝑉𝐷𝑆 𝑉𝑝2

Si 𝑉𝐺𝑆 − 𝑉𝐺𝑆off ≫ 𝑉𝐷𝑆 :

Chap V- Transistor à effet de champ à jonction ( JFET) Electronique fondamentale

Chap V- Transistor à effet de champ à jonction ( JFET) Electronique fondamentale 24

 gm varie linéairement avec VGS .

Chap V- Transistor à effet de champ à jonction ( JFET) Electronique fondamentale

 Amplificateur source commune

Exemple : VCC  hypothèse: Mode actif , C très élevées

 Gain en tension (circuit ouvert) : Av   g m RD

 gm = fonction de VGS  distorsion

Stabilisation par une résistance de source :

 rs introduit une contre-réaction: v  v  r v

 Amplificateur drain commun (ou « source suiveuse »)

 Conclusions sur les montages amplificateurs

 Sources de courant à JFET

 Avantage du JFET: polarisation de la grille inutile.

 Inconvénient : dispersion de fabrication sur IDSS.

 IDSS= augmente avec VDS  résistance de sortie non infinie

Source de courant à plus grande impédance de sortie

 VGS (T2) est telle que ID(T2) = IDSS(T1)

influence de la charge sur VDS(T1) atténuée

source de courant ordinaire I varie moins avec la charge

= atténuateur variable, commandé par Vcom

 En choississant R  RDS on , vsortie varie entre ~0 et ventrée

 Linéarité presque parfaite

Application: Commande électronique de gain