Académique Documents
Professionnel Documents
Culture Documents
Fonctionnement et quations
Fonctionnement et quations
Amplificateur diffrentiel
Commutateur analogique
Sur un substrat de silicium P (Bulk), sont amnages deux diffusions distinctes de type N++
formant le drain et la source du dispositif. Ces deux diffusions N++ sont spares par une zone P de surface
(W.L) qui forme le canal du MOS. Ce canal est recouvert dune mince couche doxyde de silicium eox de
lordre de 10 nm qui est superpose dune couche de mtal ou de polysilicium appele grille. Lensemble
grille, oxyde et canal forme alors une capacit Cox par unit de surface telle que :
0 Sio2
C ox = avec : 0 =8,85 10 -14 F cm -1 et Sio2 = 3,9
e ox
Source Grille
Bulk Drain
ID
W D
G +
B
+
N++ VDS
Al N++ N++ VGS > VT
Si O2 S
L
P Substrat P Bulk
Si O2 paisseur eox
0.5 0.5
3
0.25 0.25
2.5
2 VT
0 0
0 1 2 3 4 5 0 1 2 3 4
VDS (V) VGS (V)
Figure 1 : Caractristiques de sortie et de transfert MOS N enrichissement
Le bulk et la source tant relies, on applique entre D et S une tension VDS positive, constante et de
valeur faible. Pour une tension VGS nulle, le courant ID est trs faible car la jonction PN drain-substrat est
polarise en inverse :
Le transistor MOS enrichissement est normalement bloqu pour V GS nulle.
Pour une tension VGS lgrement positive, une partie des trous dans la couche superficielle du canal,
est repousse dans le volume par le champ lectrique cr par influence lectrostatique. On dfinit alors une
tension particulire de VGS, nomme tension de seuil VT pour laquelle tous les trous de la surface du
SiP sont repousss et remplacs par des lectrons (porteurs minoritaires dans le SiP). Un canal induit, trs
mince de type N apparat et le courant ID commence circuler entre drain et source (fig. 2).
Pour des tensions VGS suprieures la tension de seuil VT, la couche inverse senrichit en lectrons
et le courant ID saccroit. On dcrit alors la zone ohmique du composant : Id est proportionnelle VDS faible.
1
Ensuite, au fur et mesure que VDS augmente, laccroissement de ID se ralentit. On dcrit la zone de
coude des caractristiques. En effet la tension entre grille et bulk diminue en se rapprochant du drain selon
la relation Q = C V et le canal devient alors localement moins profond comme indiqu en figure 3. La
rsistance du canal augmente et cela dautant plus que VDS crot. Lorsque cette tension est telle que : VDS =
VGS -V T = VDSAT, le courant ID se sature (comme pour le JFET) et on atteint la zone de plateau des
caractristiques de sortie. Le MOS est alors, pour VDS > V DSAT, une source de courant dpendante de la
tension VGS.
VDS < V DSat VDSat =V GS-V T
+
VGS = V T VGS > V T
ID I Dsat
+
+
G G
+++++++++ D +++++++++ D
B S B S
canal N induit
canal N induit
Substrat P (bulk) Substrat P (bulk)
On distingue donc deux rgions sur les caractristiques de sortie ID = f(VDS) VGS constant :
La zone ohmique et de coude pour VDS < VDSAT o : I D = K 2(VGS VT ) VDS V2DS
La zone de saturation du courant de drain ID pour VDS VDSAT o :
C OX W
I D = K VGS VT 2 (1 + VDS ) avec K =
2 L
Le coefficient K est un paramtre caractristique du MOS qui dpend de la gomtrie du canal (W, Cox et L)
et de la mobilit des porteurs. Le paramtre rend compte de la rsistance interne de la source de courant
ID dpendante (identique leffet Early pour le transistor bipolaire).
Remarque : dans un circuit intgr, le produit C ox est le mme pour tous les transistors de type
identique (N ou P) qui se distinguent seulement par les dimensions du canal W et L. Cette proprit est
exploite dans les circuit intgrs utilisant les transistors MOS.
La structure des transistors MOS appauvrissement ressemble celle dun transistor MOS canal N
enrichissement. Cependant pour ce dispositif, un canal N entre drain et source est cr par implantation ionique
lors de la fabrication du composant (fig. 4).
Grille
Bulk Source Drain
D ID
G
+
2
Le MOS N appauvrissement est normalement conducteur pour V GS = OV.
Pour rtrcir le canal, il faut lappauvrir en lectrons, en repoussant ces porteurs par une tension VGS
ngative. Pour une tension VGS VT ( tension de seuil ngative) il se rtrcit compltement et le MOS est
bloqu. Son fonctionnement (figures 5 et 6) est tout fait analogue celui du JFET canal N avec une Z.C.E.
gomtrie variable par influence lectrostatique (au lieu dune Z.C.E. dune jonction bloque).
+
VGS = V T VGS > V T
ID I Dsat
+
G G
- - - - - - - - - -- - - D - - - - - - - - - -- - - D
B S B S
Figure 5 Figure 6
Pour la zone de saturation du courant de drain ID lorsque : VDS VDSAT = VGS -VT , lvolution du
courant de drain est encore donne par lquation :
C OX W
I D = K VGS VT 2 (1 + VDS ) avec : K =
2 L
Remarque : La tension VGS peut tre positive et dans ces conditions le transistor Mos entre dans une zone dite :
mode enrichissement.
3
BILAN : MOS CANAL N
Normalement bloqu Normalement conducteur
VDS VDS
+
VGS > VT VGS > VT
ID ID
+
+
G G
+++++++++ D - - - - - - - - - -- - - D
B S B S
canal N induit
Substrat P (bulk) Substrat P (bulk)
Zone de charge despace
D
ID
G W/L
VDS VT
VGS > VT
ID (mA)
1 VGS > V T
zone ohmique et de coude
zone de plateau
0.75 ID = K (VGS VT )2 (1 + VDS )
P repos
ID repos 0.5 VGS repos
0.25
0 VGS = V T
0 1 2 3 4 5
VDS (V)
VDS repos
ID
gm ( ) 2 K I D repos (1 VDS repos )
rds IVGS VSD cte
G vgs D Cox W
K n
S 2 L
gm vgs V 1 VDS repos
rds ( DS )VSD cte
Shma quivalent autour de Prepos ID I D repos
4
TRANSISTORS MOS CANAL N ET P APPAUVRISSEMENT ET ENRICHISSEMENT
D1 G1 S1 D2 G2 S2 B
P P
N++ N++
N++
CANAL N
CANAL P
P substrat ou Bulk
3 3
2 2
1 1
VGS (v) VGS (v)
0 0
2 1 0 1 2 3 4 5 6 7 8 9 10 10 9 8 7 6 5 4 3 2 1 0 1 2
VT W L ID VT W L ID
CANAL N CANAL P
Cox W
K= n ( oup)
2 L
5
TRANSISTOR MOS CANAL N NORMALEMENT BLOQUE
(ENRICHISSEMENT)
Expression de la tension drain source de saturation
0.5
3
0.25 2.5
2
0
0 1 2 3 4 5
VDS (V)
VDSsat
Source
VGS
Grille
VDS (sat)
SiO2 Vox
D
Canal Drain
induit
N++
Pour une tension VGS donne, lorsque la tension entre drain et source
atteint VDS de saturation, le canal induit est localement pinc. Dans ces
conditions, la tension locale Vox aux bornes de loxyde de silicium est
gale la tension de seuil VT du MOS.
Vox = VT = VGS - VDS (sat)
Source Grille
Bulk Drain D
ID
G B +
W +
VDS
VGS > VT S
N++ N++
Substrat P N++
Bulk Al
L Si O2
Si O2
P
paisseur eox 10 nm
Grille
Source Drain
Bulk
D
ID
W
G B +
VDS
N++ N++
VGS > VT S
Substrat P
Bulk
N++
L
Canal N implant lors Al
de la conception
Si O2
P
MONTAGES A TANSISTORS A EFFET DE CHAMP DE TYPE MOS
ID (mA)
20
18 VGS (V)
ID
16 5
14
VDS 12 4.5
VGS
10 142
4
VT = 1V 8
6 3.5
4 3
500 250
2 2.5
2
0
0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5 5.5 6
VDS (V)
AMPLIFICATEUR SOURCE COMMUNE
MOS CANAL N NORMALEMENT CONDUCTEUR
+ VCC
ID (mA) Transfert T1
RD
7.5
W1/L1 ID1
VT1 = - 2V
T1
5
vs P0
RG
VGS1 ID1 2.5
+ ve RGG RS
eg
- 0
2 1 0 1
VT VGS1 VGS (V)
vs VGS (V)
RG S1 0
VGS1 4 3 2 1 0
+ ve RGG RS
eg VGS2 = Vpol -VCC
-
vgs2 = 0
G2 S2
D1 D2
gm1 vgs1
G1
vgs1 S1
RG
ve RGG
+ RS
eg
-
AMPLIFICATEUR DIFFERENTIEL : MONTAGE CONVENTIONNEL
+ VCC = +15 V
RD RD
vs1 vs2
T1 T2
ve1 ve
ve2 2 I0 Ri
- VEE = -15 V
ve
G1 vgs1 vgs2 G2
S
gm vgs1 gm vgs2
ve1 Ri ve2
vs1 RD RD vs2
vs1 v s2
Ad = = gm RD
v e1 ve 2
vs1 + v s2 gm RD
Ad = =
v e1 + ve 2 1 + 2 gm Ri
RD
R.R.M.C.
2Ri
MONTAGE RECOPIEUR DE COURANT
+ VDD = +15 V
R3
10 k R4 10 k R5 13 k
r3 r4
vgs nul
Rsistance de sortie
vue par R3 ou R4
+ VDD = +15 V
ve
G1 vgs1 vgs1 G2
M3 M4
1 mA 1 mA gm vgs1 gm vgs2
M5
vs1 vs2 Ri
IRef
1 mA
G1
M1 M2 vs1 rds rds vs2
13 k
ve R5
G2
ve1 ve2
I0 r
2 mA Ri Ad = gm ds = 1000
2
-VSS = -15 V
INVERSEUR LOGIQUE CMOS
+ VDD = +5 V
T1 : canal P
VT1 = -1 V
i
5V
ve Ce vs
0 VT2 =+1 V
T2 : canal N
5V
ve
0
Courant i 0
5V
0
COMMUTATEUR (PORTE ANALOGIQUE )
4
10
MOS canal N : VT 1 = 1V RDS ( )
RDS S
D
1000
VGS
G
ve (t) < 4 V 5V R U vs (t)
0V 100
M (0 V)
5V M1(N) seuil : 1 V
0V M2(P) seuil : -1 V
G2
M2
D1 S2 S1 D2
M1
M (0 V)
4
10
R DS1
1000
R DS2
100
R DS2 // RDS1
Amplitude de Ve(t)
10
1 1.5 2 2.5 3 3.5 4 4.5