TP2

Réalisation d’un inverseur CMOS sur MicroWind

I. Introduction :
Les portes logiques vues dans le chapitre précédent sont fabriquées en utilisant des
transistors. Il existe de nombreuses manières pour concevoir des circuits à base de
transistors, auxquelles on a donné le nom de familles logiques.. les plus connues
portent les noms de DTL, RTL, TLL, CMOS et bien d'autre. En voici la liste et une
description sommaire :

Les logiques MOS (Metal Oxyde Silicium) utilisent des transistors à effet de
champ, parfois couplés à des résistances. On distingue :

 La logique NMOS, qui utilise des transistors NMOS associés à des

résistances.
 La logique PMOS, qui utilise des transistors PMOS associés à des
résistances.
 La logique CMOS, qui utilise des transistors PMOS et NMOS, sans
résistances associées.

Dans ce TP on cherche à se familiariser avec :

 les caractéristiques d’un inverseur CMOS

 le profil de consommation des circuits CMOS
 les principes de base du dessin des masques
 le ratio W/L des transistors et son effet sur le fonctionnement des
circuits logiques CMOS
II. Schéma et principe de fonctionnement d’un inverseur
:
Regardons le principe de fonctionnement de l’inverseur logique C-MOS. Il fonctionne
principalement avec deux valeurs d’entree :

Ve = 0 :

– VGSN = 0, alors le transistor N est bloque, donc ´ IDSN = 0 ;

– VSGP = VDD > VTH, alors le transistor P conduit, mais IDSP = IDSN = 0.

Comme nous pouvons finalement le voir sur la figure suivante 7, Vs = VDD. Ve =

VDD :

TP
2
 – VSGP = 0, alors le transistor P est bloque, donc ´ IDSP = 0 ;
– VGSN = VDD > VTH, alors le transistor N conduit, mais IDSN =

IDSP = 0. Nous somme donc dans ou` Vs = 0.

III. Dessin d’un inverseur

Pour dessiner un inverseur CMOS avec le logiciel Microwind2 (en utilisant la
technologie cmos025), on commence par générer deux transistors, l’un est un P-
MOS et l’autre un N- MOS en cliquant sur l’icone

Les deux transistors doivent avoir un ratio L/W= 2/10

On doit maintenant faire tourner les transistors et les placer de manière à ce que le
PMOS soit en haut et le NMOS en bas.

On doit avoir le dessin suivant :

TP
2
Ensuite, il faut lier le métal du transistors NMOS au celui de PMOS et les
polysiliciums.

En choisissant le métal1, on ajoute le rail Vdd et le rail Vss et on finit notre inverseur
en ajoutant le contact métal-polysilicium

Pour vérifier qu’il n’existe aucune violation des règles on effectue un analyse en appuyant sur l’icône
Design Rule Checker.

TP
2
Caractéristiques :
Afin de visualiser les caractéristiques de notre inverseur, on va appliquer une horloge
de période 0.5 ns.
Il faut aussi appliquer Vdd et Vss aux rails d’alimentation et polariser le n-well. Et rendre
la sortie visible à la simulation.

voltage vs time

TP
2
 current vs time

voltage vs
voltage

Interprétation :

Lorsque l’entrée est à l’état bas, la sortie est à l’état haute et vice versa. Ce
qui montre le bon fonctionnement de l’inverseur.

Maintenant, on va ajouter un condensateur à la sortie de l’ inverseur

TP
2
 Pour c=0.002pF :

voltage vs time

current vs time

TP
2
 voltage vs voltage

 Pour c=0.1pF :

voltage vs time

current vs time

TP
2
 voltage vs
voltage

Maintenant, on va quadrupler la largeur de PMOS :

On obtient :

voltage vs time

TP
2
current vs time

voltage vs
voltage

TP
2