Conception D'une Unite Arithmetique Et Logique D'un Ordinateur Quantique

UNIVERSITÉ D’ANTANANARIVO
DOMAINE DES SCIENCES ET TECHNOLOGIES

ECOLE DOCTORALE: PHYSIQUE ET APPLICATIONS
EAD: Physique Nucléaire Appliquée et Physique des Hautes Energies

Institut National des Sciences et Techniques Nucléaires
THÈSE
Pour l’obtention du diplôme de
DOCTORAT EN PHYSIQUE
Spécialité: Physique Nucléaire Appliquée et Physique des Hautes Energies
Sur le thème:
CONCEPTION D’UNE UNITE ARITHMETIQUE ET LOGIQUE

REVERSIBLE D’UN ORDINATEUR QUANTIQUE UTILISANT LA
METHODE DE RAOELINA ANDRIAMBOLOLONA
Présentée par
RASOLOFOSON Nirina Gilbert
devant la commission d’examen composée de :
Président : M. RAJAOBELISON Joël

Professeur à la Faculté des Sciences, Université d’Antananarivo
Rapporteurs : M. RABESIRANANA Naivo

Maitre de Conférences HDR à la Faculté des Sciences, Université
d’Antananarivo
M. RAVELONIRINA Hanitriniaina Sammy Grégoire
Maitre de Conférences HDR à la Faculté des Sciences, Université
d’Antananarivo
Examinateur : M. RAKOTOMALALA Minoson

Professeur Titulaire à la Faculté des Sciences, Université d’Antananarivo
Directeur de thèse : M. RAOELINA ANDRIAMBOLOLONA

Professeur Titulaire de Classe Exceptionnelle à la Faculté des Sciences,
Université d’Antananarivo
17 Novembre 2017
UNIVERSITÉ D’ANTANANARIVO
DOMAINE DES SCIENCES ET TECHNOLOGIES
ECOLE DOCTORALE: PHYSIQUE ET APPLICATIONS
EAD: Physique Nucléaire Appliquée et Physique des Hautes Energies

Institut National des Sciences et Techniques Nucléaires
THÈSE
Pour l’obtention du diplôme de
DOCTORAT EN PHYSIQUE
Spécialité: Physique Nucléaire Appliquée et Physique des Hautes Energies
Sur le thème:
CONCEPTION D’UNE UNITE ARITHMETIQUE ET LOGIQUE

REVERSIBLE D’UN ORDINATEUR QUANTIQUE UTILISANT LA
METHODE DE RAOELINA ANDRIAMBOLOLONA
Présentée par
RASOLOFOSON Nirina Gilbert
devant la commission d’examen composée de :
Président : M. RAJAOBELISON Joël

Professeur à la Faculté des Sciences, Université d’Antananarivo
Rapporteurs : M. RABESIRANANA Naivo
Maitre de Conférences HDR à la Faculté des Sciences, Université d’Antananarivo
M. RAVELONIRINA Hanitriniaina Sammy Grégoire
Maitre de Conférences HDR à la Faculté des Sciences, Université d’Antananarivo
Examinateur : M. RAKOTOMALALA Minoson
Professeur Titulaire à la Faculté des Sciences, Université d’Antananarivo
Directeur de thèse : M. RAOELINA ANDRIAMBOLOLONA
Professeur Titulaire de Classe Exceptionnelle à la Faculté des Sciences, Université
d’Antananarivo
17 Novembre 2017
“Ho an’ny vady aman-janako, Jessica, Tommy ary Ethan
izay avy amin’i Jehovah.”
i
REMERCIEMENTS
Je tiens à remercier le Dieu Eternel pour les bénédictions qu’il a toujours
accordées à moi et à ma famille dans notre vie, et de nous avoir permis de réaliser ce
travail de recherche.
Je remercie Monsieur RAOELINA ANDRIAMBOLOLONA, Professeur Titulaire

de Classe Exceptionnelle, Fondateur et premier Directeur Général de l’Institut National
des Sciences et Techniques Nucléaires (INSTN-Madagascar), Fondateur et Président
Exécutive de la COmmission Raoelina Andriambololona pour la NANOtechnologie
(CORANANO), Membre de l’Académie Malagasy, Membre Fondateur de la Comité
Malgache d'Ethique pour la Science et la Technologie (CMEST), Président Fondateur
du TWAS Chapter - Madagascar, Fellow of The World Academy of Sciences for
Developing Countries (TWAS) , Vice-Président Fondateur de l’African Academy of
Sciences, Fellow of the New York Academy of Sciences, Fellow of International
Energy Foundation( I.E.F ), Ancien Vice-Président du Pan African Pugwash Group,
Ancien Membre de l’IAEA Board of Governors on behalf of Madagascar Government,
Membre Fondateur de l’African Regional Co-operative Agreement for Research,
Development and Training related to nuclear science and technology ( AFRA ), Ancien
AFRA National Liaison Officer, Ancien IAEA National Liaison Officer for Madagascar
de m’avoir accueilli en tant que chercheur au sein du département de Physique
Théorique de l’INSTN Madagascar. Je le remercie également d’avoir bien voulu diriger
cette thèse malgré ses lourdes tâches et ses nombreuses occupations.
Je remercie Monsieur RAJAOBELISON Joël, Professeur à la Faculté des

Sciences de l’Université d’Antananarivo et actuel Directeur Général de l’INSTN-
Madagascar d’avoir accepté de présider le jury de la soutenance de ce travail de
recherche.
Je remercie Monsieur RABESIRANANA Naivo, Maitre de Conférences HDR à

la Faculté des Sciences de l’Université d’Antananarivo et Directeur Technique et du
Développement de l’INSTN-Madagascar pour les précieux aides et conseils qu’il m’a
apportés et surtout d’avoir accepté d’être le rapporteur interne de ce travail.
Je remercie Monsieur RAVELONIRINA Hanitriniaina Sammy Grégoire, Maitre

de Conférences HDR à la Faculté des Sciences de l’Université d’Antananarivo, d’avoir
accepté d’être le rapporteur externe de ce travail.
ii
Je remercie Monsieur RAKOTOMALALA Minoson, Professeur titulaire à la
Faculté des Sciences de l’Université d’Antananarivo d’avoir accepté d’évaluer cette
thèse.
Je remercie tous les membres de l’INSTN-Madagascar et spécialement le

Département de Physique Théorique.
Je remercie le personnel de la Faculté des Sciences, plus particulièrement le

Responsable du domaine Sciences et Technologies, le Responsable de Mention et les
responsables de l’Ecole Doctorale « Physique et Applications », qui ont accepté mon
inscription dans l’Equipe d’Accueil Doctorale Physique Nucléaire et Physique des
Hautes Energies.
Je remercie tous ceux qui m’ont aidé de près ou de loin à la réalisation de ce

travail.
Enfin, je remercie mon épouse RANDRIAMENAZAFY Jessica et mes deux

garçons RASOLOFOSON MENAZAFY Tommy et RASOLOFOSON MENAZAFY
Ethan pour leur amour et soutien tout au long de la réalisation de ce travail.
iii
TABLE DES MATIERES
DEDICACES ……………………………………………..……………………………………………….. i
REMERCIEMENTS ………..…………………………………………………………………….. ii
ABREVIATIONS ………..…………………………………………………………………………… viii
LISTE DES FIGURES ………..………………………………………………………………….. x
LISTE DES TABLEAUX ………..…………………………………………………………........ xiii
INTRODUCTION ………..………………………………………………………………………… 1
Première partie Rappels mathématiques ………..……………………………….. 5
1. Introduction …………………………………………………………………………………………... 6
2. Théorie générale de numération se basant sur le calcul

matriciel ………………………………………………………………………………………………... 7
2.1. Représentation matricielle d’un nombre …….……………….………… 7
2.2. Conversion des nombres utilisant la matrice de

changement de base ……………………………………………………………..... 8
2.3. Nouvelles règles pour les quatre opérations

arithmétiques selon l’écriture GDc des nombres ………………….. 9
2.3.1. Règles pour l’addition ………..…………………………………………….. 9
2.3.2. Règles pour la soustraction ……………………………………………... 11
2.3.3. Règles pour la multiplication ………………………………………….... 11
2.3.4. Règles pour la Division ………..…………………………………………… 12
3. Conclusion partielle ……………………………………………………………………... 14
Deuxième partie Etudes des notions de base de

l’informatique quantique ………..………………………………………………………… 15
iv
1. Genèse de l'information quantique et naissance de l’idée
d'un ordinateur quantique ………..…………………………………………………….. 16
2. Puissance du calcul quantique ………..…………………………………………… 16
3. Théorie de l’information ………..……………………………………………………… 17
3.1. Mesure de l'information classique : Entropie de Shannon 17
3.1.1. Définition ……………………………………………………………………….... 17
3.1.2. Propriétés …………………………………………………………………….... 18
3.2. Mesure de l'information quantique : Entropie de von

Neumann ……………………………………………………………………………………. 19
3.2.1. Définition …………………………………………………………………………... 19
3.2.2. Propriétés …………………………………………………………………………... 19
4. Ordinateur quantique ……………………………………………………………………… 20
4.1. Rappels sur les ordinateurs classiques ……………………………………. 20
4.2. Représentations des états quantiques ……………………………………… 21
4.2.1 Qubits ……………………………………….…..………………………………………….. 21
4.2.2 Paramétrisation d’un qubit : Sphère de Bloch ………………… 21
4.2.3 Registre quantique ………………………………………………………………… 22
4.2.3.1 Etat séparable …………………………………………………………………. 22
4.2.3.2 Intrication …………………………………………………………………….. 23
4.2.3.2.1. Décomposition de Schmidt …………………………………… 24
4.2.3.2.2. Mesure d’intrication de Wootters ……………………… 26
4.2.3.3 Conséquence de l’intrication : Théorème de non-

clonage ………………………………………………………………………… 27
4.3. Opérations logiques ……………………………………………………………………. 27
4.3.1. Les opérations sur un qubit ………………………………………………… 28
v
4.3.2. Les opérations locales sur n > 1 qubits ………………………… 30
4.3.3. Les opérations non locales sur > 1 qubits …………………… 30
4.4. Portes logiques quantiques …………………………………………………… 30
4.4.1 Portes quantiques à un qubit ……………………………………………… 31
4.4.2 Portes quantiques à deux ou plusieurs qubits ………………… 34
4.5. Universalité ……………………………………………………………………………… 39
4.6. Circuit quantique …………………………………………………………………….. 39
4.6.1. Paramètres d’optimisation d’un circuit quantique …………… 39
4.6.1.1. Nombre de portes réversibles (N) ………………………………… 39
4.6.1.2. Nombre d’entrées constantes (CI) ………………………………… 40
4.6.1.3 Nombre de sorties résiduelles (GO) ……………………………… 40
4.6.1.4 Cout quantique (QC) ……………………………………………………… 40
4.6.2. Exemples de circuit quantique ……………………………………………….. 40
5. Réalisation de l’ordinateur quantique et principales

difficultés …………………………………………………………………………………………….… 42
6. Conclusion partielle …………………………………………………………………………. 44
Troisième partie Application de la méthode de Raoelina

Andriambololona en informatique quantique ……………………………. 45
1. Conception d’une Unité Arithmétique et Logique (UAL)

réversible utilisant le calcul matriciel …………………………………………. 46
1.1. Unité Arithmétique quantique ………………………………………………….. 47
1.1.1. Additionneur quantique ……………………………………………………. 47
1.1.2. Soustracteur quantique ……………………………………………………… 51
1.1.3. Additionneur - soustracteur quantique ……………………………… 54
1.1.4. Multiplieur quantique ……………………………………………………….. 55
vi
1.1.5. Diviseur quantique ……………………………………………………………… 59
1.1.6. Récapitulation de l’unité arithmétique ……………………………… 66
1.2. Unité Logique quantique ………………………………………………………….. 66
1.3. Multiplexeur quantique …………………………………………………………….. 67
1.4. Conclusion partielle ………………………………………………………………….. 70
2. Convertisseurs réversibles utilisant le calcul matriciel …………… 70
2.1. Convertisseur binaire vers BCD réversible …………………………… 70
2.2. Convertisseur BCD vers binaire réversible ……………………………… 76
2.3. Conclusion partielle ………………………………………………………………… 78
CONCLUSION FINALE ……………………………………………………………………. 79
ANNEXE1 ………………………………………………………………………………………………… 81
ANNEXE2 ………………………………………………………………………………………………… 83
PUBLICATION ……………………………………………………………………………………… 93
BIBLIOGRAPHIE ………………………………………………………………………………………. 106
vii
ABREVIATIONS
AT&T American Telephone & Telegraph
ADN Acide DésoxyriboNucléique
ALU Arithmetic Logic Unit
BCD Binary Coded Decimal
Bit Binary digit
CC-Not Controlled Controlled Not
CI Constant Inputs
CMOS Complementary Metal Oxide Semiconductor
C-NOT Controlled Not
CPU Central Processing Unit
C-SWAP Controlled SWAP
C-U Controlled-U
C-V Controlled-V
C-X Controlled-
EPR Einstein, Podolsky et Rosen
F Fredkin Gate
FA Full Adder
FG Feynman Gate
FPGA Field-Programmable Gate Array
GDc Gauche vers la Droite par ordre croissant
GDd Gauche vers la Droite par ordre décroissant
GO Garbage Outputs
HBc Haut vers le Bas par ordre croissant
HBd Haut vers le Bas par ordre décroissant
Mux Multiplexer
viii
PFAG Peres Full Adder Gate
PG Peres Gate
QC Quantum Cost
QCA Quantum Cellular Automaton
Qubit Quantum bit
RMN Résonance Magnétique Nucléaire
TG Toffoli Gate
TR Thalpliyal and Ranganathan Gate
TRFSG Thalpliyal and Ranganathan Full Subrtactor Gate
UAL Unités Arithmétiques et Logiques
ix
LISTE DES FIGURES
Figure 2.1. Circuit classique représentant la porte NAND 20
Figure 2.2. Paramétrisation d'un état |ψ sur la sphère de Bloch. 22
Figure 2.3. Circuit quantique représentant la porte PHASE 31
Figure 2.4. Circuit quantique représentant la porte ROTATION R θ 31
Figure 2.7. Circuit quantique représentant la porte X 32
Figure 2.8. Circuit quantique représentant la porte Y 32
Figure 2.9. Circuit quantique représentant la porte Z 32
Figure 2.10. Circuit quantique représentant la porte Hadamard 33
Figure 2.11. Circuit quantique représentant la porte racine carré NOT 33
Figure 2.12. Circuit quantique représentant la porte C-U 34
Figure 2.13. Circuit quantique représentant la porte C-NOT (ou la porte

Feynman) 35
Figure 2.14. Circuit quantique représentant la porte C-V 35
Figure 2.15. Circuit quantique représentant la porte CC-NOT (ou la porte

Toffoli) 37
Figure 2.16. Circuit quantique représentant la porte SWAP 37
Figure 2.17. Circuit quantique représentant la porte C-SWAP (ou porte

Fredkin) 39
Figure 2.18. Circuit représentant l’implémentation quantique d’une porte

Fredkin 41
Figure 2.19. Circuit quantique représentant la porte Peres 41

Peres 41
Figure 2.21. Circuit quantique représentant la porte TR 41
x
TR 42
Figure 3.1. Schéma simplifié d'une UAL à 1 bit 47
Figure 3.2. Additionneur complet classique 1 bit 48
Figure 3.3. Additionneur complet n bits selon la disposition GDc 49
Figure 3.4. Réalisation à coût quantique faible d’un circuit additionneur

complet 49
Figure 3.5. Porte additionneur complet de Peres (PFAG) 50
Figure 3.6. Réalisation quantique d’une porte additionneur complet de

Peres 50
Figure 3.7. Porte PFAG comme un circuit additionneur complet

réversible 50
Figure 3.8. Additionneur complet quantique n bits selon la disposition

GDc 52
Figure 3.9. Soustracteur complet n bits selon la disposition GDc 52
Figure 3.10. Porte TR réalisant un circuit soustracteur complet 53
Figure 3.11. Réalisation quantique d’une porte de TR réalisant un circuit

soustracteur complet 53
Figure 3.12. Soustracteur complet quantique n bits selon la disposition

GDc 53
Figure 3.13. Additionneur-soustracteur quantique 1 bit 54
Figure 3.14. Additionneur-soustracteur complet quantique n-bits selon la

disposition GDc 55
Figure 3.15. Multiplieur 8 bits selon la disposition GDc 56
Figure 3.16. Algorithme de la multiplication binaire 57
Figure 3.17. Multiplieur 8 bits en arbre 58
Figure 3.18. Multiplieur quantique 8 bits selon la disposition GDc 58
Figure 3.19. Module soustracteur-multiplexeur 1 bit 60
xi
Figure 3.20. Multiplexeur 2 vers 1 60
Figure 3.21. Multiplexeur 2 vers 1 quantique 61
Figure 3.22. Soustracteur-multiplexeur quantique 1 bit 61
Figure 3.23. Diviseur 4 bits selon la disposition GDc 62
Figure 3.24. Diviseur quantique 4 bits selon la disposition GDc 64
Figure 3.25. Algorithme de la division binaire 65
Figure 3.26. Unité logique quantique 1 bit pour les opérations logiques
NOR, OR, NAND, NAND, NXOR et XOR 67
Figure 3.27. Schéma logique d’un multiplexeur n vers 1 67
Figure 3.28. Schéma simplifié du bloc multiplexeur d’une UAL 68
Figure 3.29. Schéma et tableau de vérité d’un multiplexeur quantique 2

vers 1 (MUX 3) 68

vers 1 (MUX 1) 69

vers 1 (MUX 2) 69
Figure 3.32. Additionneur BCD classique 4 bits 71
Figure 3.33. Additionneur BCD quantique 4 bits 72
Figure 3.34. Convertisseur binaire vers BCD suivant la disposition GDc 74
Figure 3.35. Convertisseur binaire vers BCD quantique suivant la

disposition GDc 75
Figure 3.36. Convertisseur BCD vers binaire suivant la disposition GDc 77
Figure 3.37. Convertisseur BCD vers binaire quantique suivant la

disposition GDc 78
Figure A2.1. Circuit quantique de l’algorithme de Deutsch-Jozsa 86
Figure A2.2. Circuit quantique de l’algorithme de Grover 92
xii
LISTE DES TABLEAUX
Tableau 2.1. Table de vérité de la porte NAND 20
Tableau 2.2. Table de vérité des portes ROTATION 32
Tableau 2.3. Table de vérité des portes de Pauli 33
Tableau 2.4. Table de vérité de la porte racine carré NOT 34
Tableau 2.5. Table de vérité de la porte CC-NOT (ou la porte Toffoli) 36
Tableau 2.6. Table de vérité de la porte SWAP 38
Tableau 2.7. Table de vérité de la porte C-SWAP 38
Tableau 3.1. Table de vérité d’un additionneur complet 1 bit 48
Tableau 3.2. Table de vérité d’un soustracteur complet 1 bit 51
Tableau 3.3. Table de vérité d’un multiplexeur 2 vers 1 60
Tableau 3.4. Tableau récapitulatif des circuits arithmétiques quantiques 66
Tableau 3.5. Tableau récapitulatif du circuit logique quantique 67
Tableau 3.6. Tableau récapitulatif des caractéristiques du bloc

multiplexeur quantique 69
Tableau 3.7. Table de correspondance entre les nombres binaires purs,

décimaux et BCD en écriture GDc 71
Tableau 3.8. Tableau récapitulatif des caractéristiques des circuits

convertisseurs entre un nombre codé en binaire et BCD 78
xiii
INTRODUCTION
INTRODUCTION
Il existe des incohérences et illogismes entre la numération écrite
internationalement adoptée et les règles de calcul en arithmétique. Dans plusieurs
langues (anglaise, française, allemande, malagasy …) les mêmes inconsistances
apparaissent. Afin de remédier à ces problèmes, Raoelina Andriambololona a effectué
des recherches [1-2-3-4] en utilisant le calcul matriciel et l’algèbre linéaire. Cette
approche montre qu'il y a quatre et uniquement quatre possibilités d’écrire un nombre :
sous forme de matrice-ligne ou de matrice-colonne, par ordre décroissant ou croissant
dans une base donnée. Raoelina Andriambololona a montré que l’écriture de la gauche
(G) vers la droite (D) par ordre croissant (GDc) est la plus logique et la plus consistante
avec les opérations arithmétiques élémentaires (addition, soustraction, multiplication,
division) comparée à la disposition habituelle qui s’effectue de la gauche (G) vers la
droite (D) par ordre décroissant (GDd). Par exemple, le nombre 358 écrit selon la
disposition habituelle (GDd) s’écrira 853 suivant la disposition GDc. Par conséquent, de
nouvelles règles homogènes et consistantes avec la disposition GDc sont établies pour
l’addition, la soustraction, la multiplication et la division. Dans ses recherches, Raoelina
Andriambololona a également étudié le problème de changement de base numérale en
utilisant la matrice de changement de base dans un espace linéaire. Le problème est
résolu de façon simple, directe et immédiate en utilisant les règles habituelles de
l’addition et de la multiplication du calcul matriciel [3-5]. Ces faits supposent un
changement de programmation des diverses machines à calculer (calculettes, micro-
ordinateurs, ordinateurs ...).
Dans la pratique, les appareils modernes comme les ordinateurs actuels sont
conçus pour nous aider à accomplir des taches spécifiques et lourdes qu’on ne peut pas
achever uniquement avec nos mains dû à certains paramètres comme le nombre
important d’entrées ou données et le temps mis pour effectuer les calculs. L’organe
destiné, dans un ordinateur ou une autre machine [6], à traiter les données est le
microprocesseur ou CPU (Central Processing Unit). Le microprocesseur est
principalement composé d’unités arithmétiques et logiques ou UAL (en anglais ALU ou
Arithmetic Logic Unit).
Page 1
INTRODUCTION
L’unité arithmétique et logique (UAL) est le bloc de matériel qui effectue les
calculs arithmétiques élémentaires (addition, soustraction, multiplication, division) et
logiques (ET ou AND, OU INCLUSIF ou OR, OU EXCLUSIF ou XOR…). Tous les
opérateurs de l’unité arithmétique et logique sont réalisés avec des portes logiques. A
titre d’exemple, on peut construire un additionneur complet (figure 3.2) ou FA (de
l’anglais Full Adder) à partir de cinq portes logiques : une porte OR, deux portes AND
et deux portes XOR.
On distingue deux sortes de porte logique : les portes logiques classiques et les
portes logiques réversibles. Les portes logiques classiques prennent en entrée une ou
deux valeurs qui valent 0 ou 1. La sortie vaut toujours 0 ou 1 c'est-à-dire une seule
valeur. Presque tous les ordinateurs et machines qu’on utilise jusqu’à maintenant sont
construits avec de portes logiques classiques. Dans le cas où le nombre de valeurs en
entrée est égal à celui de la sortie, les portes deviennent réversibles. Ces portes trouvent
principalement leurs applications dans l’ordinateur quantique, l’ordinateur optique,
l’ordinateur à ADN, la nanotechnologie, les Technologies CMOS basse consommation,
l’infographie, l’automate cellulaire quantique (QCA), la communication, cryptographie,
le réseau prédiffusé programmable par l'utilisateur (FPGA) etc. Les portes logiques sont
essentiellement constituées de transistors qui sont des semi-conducteurs dopés. La
technologie actuellement utilisée pour fabriquer les microprocesseurs est la technologie
CMOS (Complementary Metal-Oxide-Semiconductor) basée sur l’utilisation et des
transistors de type et des transistors de type . De ce fait, les transistors jouent un rôle
important dans les ordinateurs et machines modernes, et l’étude consacrée au
développement des transistors trouve une place importante dans la nouvelle technologie.
Ces études se convergent toutes vers la miniaturisation des composantes électroniques
dans le but d’augmenter la puissance et la mémoire des microprocesseurs par
augmentation de leur densité de transistors.
Page 2
INTRODUCTION
En 1965, Gordon Moore [7], co-fondateur de la société Intel, a décrété une loi
stipulant que le nombre de transistors d’une puce double chaque année. Lorsque Moore
a postulé cette loi, il ne se basait que sur des observations faites quelques années avant
1965. La loi de Moore présente donc une limitation intrinsèque, puisque l’on ne peut
pas descendre en dessous de la valeur limite appelée "The Wall", la barrière des 20 nm
de section pour un transistor qui représente seulement quelques dizaines d'atomes. En
dessous de cette limite, les effets quantiques vont devenir incontournables et perturber
le fonctionnement classique des transistors.
Plusieurs découvertes récentes ont montré l’insuffisance de la loi de Moore. En

2012, des chercheurs australiens et américains arrivent à réaliser un transistor avec un
seul atome de Phosphore [8]. Ils ont mis au point une technique permettant de doper une
plaque de Silicium avec un atome de Phosphore. Cette découverte montre la possibilité
d’aller au-delà de la loi de Moore. Notons que la plaque de silicium ne fonctionne plus
comme un isolant car il y a conduction par effet tunnel. Par conséquent, dans le
développement des ordinateurs et machines modernes, la technologie issue de la
miniaturisation ne suffit plus mais il faut également prendre en considération les effets
quantiques et les utiliser à notre avantage pour mener à bien les calculs.
De plus, avec un tel progrès, les microprocesseurs deviennent de plus en plus

puissants et risquent de surchauffer dû à l’effet thermique causé par les portes logiques.
La dissipation d’énergie par l’utilisation des portes logiques irréversibles dans les
circuits électroniques détériore principalement la performance du système et réduit
l'espérance de vie de ses composantes. Selon la recherche de Rolf Landauer (1960) [9],
la disparition d’un bit pour chaque opération irréversible génère une énergie dissipée
de ln 2 ( étant la constante de Boltzmann et la température absolue de
l’opération). Charles Bennett (1973) a montré que cette perte d’énergie peut être évitée
en utilisant des portes logiques réversibles se basant sur le cycle thermodynamique
complet [10].
Page 3
INTRODUCTION
Un système capable de mettre à profit les effets quantiques pour mener à terme
des calculs et qui utilise les portes logiques réversibles dans ses circuits est l’ordinateur
quantique. La notion d'ordinateur quantique a été introduite au début des années 1980
par Richard Feynman [11] mais n'a vraiment été prise au sérieux qu'en 1994 lorsque
Peter Shor [12], chercheur au laboratoire AT&T, a mis au point un algorithme
quantique de factorisation. Shor a montré qu'il est possible de réaliser une factorisation
en un nombre polynomial d'opérations, alors que les meilleurs algorithmes classiques ne
savent faire mieux qu'en un nombre exponentiel d'opérations. Dès lors, des recherches
très actives sont effectuées pour concevoir un ordinateur quantique.
C’est dans le contexte de la contribution au développement de l’ordinateur

quantique que se situe ce travail de thèse. De ce fait, nous appliquons les recherches
effectuées par Raoelina Andriambololona qui se basent sur l’utilisation du calcul
matriciel dans la conception d’unité arithmétique et logique de l’ordinateur quantique.
Ainsi, dans un premier temps on s'attardera principalement à rappeler le formalisme
matriciel initié et développé par Raoelina Andriambololona pour résoudre le problème
de numération écrite et arithmétique. Ensuite viennent les notions fondamentales
concernant les ordinateurs quantiques. C'est donc dans cette partie que seront définis les
rappels sur la mécanique quantique et les opérations logiques quantiques permettant de
réaliser des circuits quantiques. Nous terminons notre travail par l’application de la
méthode de Raoelina Andriambololona, en adoptant l’écriture Gauche vers la Droite par
ordre croissant (GDc) qui permet d’éliminer les incohérences entre l’écriture et les
règles de calcul en arithmétique pour la conception des unités arithmétiques et logiques
quantiques, et par des perspectives de travail.
Page 4
Première partie
Rappels
mathématiques
RAPPELS MATHEMATIQUES
1. Introduction
Nous avons mentionné en introduction générale que d’après les recherches
effectuées par Raoelina Andriambololona sur les numérations et en arithmétique
utilisant le calcul matriciel, des incohérences et illogismes existent dans presque toutes
les langues. Par exemple, l’Anglais écrit le nombre de 11 à 19 de la gauche vers la
droite et les prononce de la droite vers la gauche, pour ensuite reprendre la lecture de la
gauche vers la droite à partir de 20. Nous pouvons aussi remarquer en arithmétique que
l’addition, la soustraction et la multiplication s’effectuent de la droite vers la gauche
tandis que la division se fait de la gauche vers la droite. Ces recherches [1-2-3-4] ont
conclu que, dans une base numérale donnée, un nombre peut être écrit sous quatre
formes : sous forme de matrice-ligne de la gauche vers la droite par ordre décroissant
(disposition GDd) ou sous forme de matrice-ligne de la gauche vers la droite par ordre
croissant (disposition GDc) ou sous forme de matrice-colonne du haut vers le bas par
ordre décroissant (disposition HBd) ou sous forme de matrice-colonne du haut vers le
bas par ordre croissant (disposition HBc). La première forme (disposition GDd) est la
numération écrite couramment adoptée et la deuxième forme (disposition GDc) est celle
qui est la plus logique et consistante avec les règles d’opérations arithmétiques
(addition, soustraction, multiplication, division). De nouvelles règles de calcul en
arithmétique homogènes et consistantes avec la disposition GDc sont ainsi établies pour
l’addition, la soustraction, la multiplication et la division [2-3]. Raoelina
Andriambololona a également résolu de façon simple, directe et immédiate le problème
de changement de base numérale en utilisant la matrice de changement de base [3-5].
Donc dans ce chapitre, on va rappeler les résultats des recherches effectuées par
Raoelina Andriambololona. Par la suite, nous adopterons également la disposition GDc
pour l’écriture des nombres. Par exemple, le nombre cent vingt-cinq s’écrira 521
dans la base 10. En outre, les opérations arithmétiques s’effectueront de la gauche vers
la droite selon l’écriture GDc mais pas de la droite vers la gauche comme les opérations
habituelles.
Page 6
2. Théorie générale de numération se basant sur le

calcul matriciel
2.1. Représentation matricielle d’un nombre
Le formalisme matriciel consiste à représenter sous forme matricielle un nombre
écrit intrinsèquement dans une base donnée. Il a été démontré que la disposition GDc
est la plus logique et consistante avec les règles de calcul arithmétique que celle utilisée
habituellement (disposition GDd). Selon l’écriture GDc, un nombre intrinsèque
s’écrira sous forme de matrice-ligne ⋯ ⋯ de la gauche
(G) vers la droite (D) par ordre croissant (c) dans une base numérale de vecteurs de
base [1-3]
= ⋯ ⋯ . 2.1
Le changement vers la base ′, représentée par les vecteurs de bases ′
′
′
⋮
′
′= ′
′
⋮
est donné par
= . 2.2
où représente la matrice de changement de base. Par conséquent, le nombre
s’écrira dans la base ′
⋯ ⋯ . 2.3
Page 7
Exemple 1: le nombre habituellement prononcé par quatre vingt dix mille deux cent
trente-et-un est écrit dans la base 10
10
10
= 13209 = 1 3 2 0 9 10#
10$
10%
2.2. Conversion des nombres utilisant la matrice de
changement de base
La conversion d'un nombre défini dans une base numérale vers une autre
base ′ & (respectivement ′ ' ) s’effectue habituellement par des divisions
(respectivement par des multiplications) successives par ′. Ainsi, l’opération de
conversion d’un nombre empruntera l’une des deux opérations (division ou
multiplication) selon la dimension des bases de départ et d’arrivée.
Exemple 2 : Coder 74 en base 2 (binaire) :

74 2
32 2
1
1 11 2
1 5 2
1 2 2
0 1
Donc on obtient 47 = 111101# ;
Exemple 3 : 153* (octal) en base 16 (hexadécimal)
153* = 1-./
+ 8 2 5-./
+ 8 2 3-./
+ 8# = 9E 5
01 *#01 301
La recherche effectuée par Raoelina Andriambololona [3] a montré que ces

opérations peuvent s’effectuer en une seule étape en utilisant le calcul matriciel et les
composantes de la matrice des passages entre les deux bases sont données par les
exposants de la nouvelle base.
Page 8
Exemple 4 : Convertir 74 en binaire.

La matrice représentative du changement de base de la base 10 vers la base 2 est
20
1 0 0 0 21
6101 7 = 8
0
9 : ; 2.4
10 0 1 0 1 2 22
23
1 1
0 0 0 1
D’où l’expression dans la base binaire du nombre décimal
0
1 0 0 0
1000 0 0 0 0
74 = 74 8 9 =2 0 0 1
0101 #
1 1 1 1 0 1
↪ sens de l'opération
= 111101#
Nous vérifions facilement
111101# = 1 + 2 2 1 + 2 2 1 + 2# 2 1 + 2$ 2 0 + 2% 2 1 + 2J = 74
Exemple 5 : Convertir 153* en hexadécimale.
1 0
Muni de la matrice de passage entre les deux bases,
*→ 5 = L8 0M 2.5
0 4 5
9 2
nous avons
1 0
N
153* = 153 L8 0M =2 = 9O
9 O
5
0 4
↪
5
si nous désignons par 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, R, S, N, T, O, U les éléments de la base

hexadécimale.
2.3. Nouvelles règles pour les quatre opérations

arithmétiques selon l’écriture GDc des nombres
2.3.1. Règles pour l’addition
Ces règles sont obtenues de [4], nous avons pour deux nombres entiers
R = VW R =X Y
Y
2.6
YZ
Page 9
R′ = VW R′ = X ′Y Y
2.7
YZ
où VW R et VW R′ sont les matrice-lignes qui représentent l’écriture GD par ordre
croissant du nombre A et R′ dans la base numérale (disposition GDc). Nous pouvons

supposer \′ ' \ sans diminuer la généralité avec ′ ] 0.
" "
R 2 R = VW R 2 R′ =X Y 2 Y
Y
= X "Y Y
2.8
YZ YZ
avec Y = 0 pour \ 2 1 _ ` _ \′.

\" est choisi de telle façon que Y 2 ′Y & pour tout ` et en particulier ` = \′. En effet,
les éléments de toutes les colonnes de la matrice-ligne VW R 2 R sont nuls ou
inférieurs à .
- si "Y = Y 2 ′Y & , alors "Y est l’élément à la (i+1)-colonne
de VW R 2 R à partir de la gauche.
- si "Y = Y 2 ′Y ' , nous le décomposons en

"Y = Ya
a
2⋯2 Y 2 Y avec Y &
"Y Y
= Ya
a Y
2⋯2 Y
Y
2 Y
Y
sans sommation sur `. L’élément à la (i+1)-colonne à partir de la gauche de VW R 2 R
est Y tandis que les reports Y , Y# , ⋯ sont à porter respectivement à la (i+2), (i+3), …,
(i-s+1), -ème colonne à partir de la gauche de VW R 2 R .
Exemple 6 : effectuons l’addition de 126 et 93868 . Les nombres intrinsèques R

et R′ sont
10
10
R= 1 2 6 . . 10#
.
.
10
10
R = 9 3 8 6 8 10#
10$
10%
Les points (.) représentent zéro (0). Les règles d’addition sont facilement obtenues et
peuvent être comparées avec celles de la disposition GDd habituelle.
Page 10
Nouvelle disposition : écriture GDc Disposition habituelle: écriture GDd
reports → 1 0 1 0 reports → 0 1 0 1
1 2 6 . . . . 6 2 1
+ +
9 3 8 6 8 8 6 8 3 9
↪ ↩
0 6 4 7 8 8 7 4 6 0
↪ ↪
sens de l’opération sens de l’opération
sens de l’écriture sens de l’écriture
2.3.2. Règles pour la soustraction

La soustraction R" − R des nombres donnés R" et R est l’opération qui donne le
nombre R′ tel que R" = R 2 R′. C’est l’opération inverse de l’addition. Les règles pour
avoir la procédure GDc peuvent s’obtenir par analogie avec celles de l'addition [2].
Exemple 7 : soustrayons 126 de 06478

0 6 4 7 8 8 7 4 6 0
- 0 1 0 1 0 ← retenues - 0 1 0 1 0 ← retenues
1 2 6 . . . . 6 2 1
↪ ↩
9 3 8 6 8 8 6 8 3 9
↪ ↪
2.3.3. Règles pour la multiplication

Soient les deux nombres entiers R et R′ définis par les décompositions (2.6) et
(2.7). Nous obtenons
"
R + R′ = X f X g ′h i 2.9
Z g hZ
en tenant compte de la table de multiplication :

g
+ h
= g h
Nous avons, comme pour l’addition, la condition :
0_ X g ′h _
g hZ
Page 11
Nous procédons comme pour l'addition en respectant les places

R+R = . 2 2 ⋯2 2 . 2⋯2
2 #
#
. ′ 2 ⋯2 ′ 2⋯
#
R+R = ′ 2 X Y ′j 2 X Y ′j #
2⋯
Y jZ Y jZ
R + R = R + R′ 2 R + R′ 2 R + R′ #
#
2⋯ 2.10
Dans le calcul des composantes R + R′ k du produit R + R′ qui doivent être
inférieures à , nous devons porter les reports dans les totaux partiels [2].
Exemple 8 : multiplions 518 par 5216

5 1 8 . . 8 1 5
x x
5 2 1 6 6 1 2 5
5 7 0 4 4 0 7 5
0 3 6 1 1 6 3 0
5 1 8 8 1 5
0 9 8 4 4 8 9 0
↪ ↩
5 7 8 1 9 9 4 4 9 9 1 8 7 5
↪ ↪
2.3.4. Règles pour la Division

La division du nombre " par le nombre est la recherche du nombre ′ tel que
"= + ′ [2]. C'est l'opération inverse de la multiplication. Selon la procédure
GDc, les techniques de calcul diffèrent radicalement de la méthode habituelle car la
division s’effectue de la gauche vers la droite par ordre croissant en soustrayant d’abord
le chiffre de poids faible du dividende de diviseur. A chaque opération, le diviseur est
décalé d'une place vers la droite et nous effectuons à nouveau la soustraction. Le
décalage s’arrêtera à droite au chiffre de poids fort. Si le reste de la division est encore
supérieur au diviseur, nous répétons les mêmes opérations de la gauche vers la droite
jusqu’à obtenir un reste inférieur au diviseur. Le quotient final ′ est obtenu par la
somme des quotients partiels [2-13].
Cette technique permet d’obtenir souvent dès le départ le reste de la division.
Page 12
Exemple 9 : division de 9932 par 4

9 9 3 2 4 2 3 9 9 4
6 3 9 2 0 5
3 6 3 2 3 9 9
↓ 6 3 + 9 3 6 + 9
↓ 0 0 2 3 9
↓ 0 2 5 3 6 9
↪ ↪
3 . . . 9 9 5 . . . 3 5 9 9
↪ ↪

4 7 3 8 2 1 8 3 7 4 1 2
8 0 1 9 7 2 6
6 6 2 8 1 1 7 4
8 0 1 9 1 0 8 + 9
6 8 1 7 . . 9 4
0 6 5 8 4 7
↪
6 8 1 1 + 1 0 6 9 7
↪
8 0 1 9 sens de l’opération
8 7 0 1 sens de l’écriture
6 9 8
8 1 1 .
8 0 1 9
↪
0 1 7 9 6
↪
sens de l’opération
sens de l’écriture

1 1 0 9 1 5 4 9 0 1 1 4 5 1
9 5 0 4 9 4 5 1 1
2 5 9 4 + 4 5 0 1 +
1 5 4 1 4 0 5 9 9
↪ ↪
2 4 4 . 9 1 . 4 4 2 1 9
↪ ↪
Page 13

5 0 6 3 2 0 4 1 3 6 0 5 1 4 0 2
4 0 8 2 2 2 8 0 4 2
↪ ↪
1 0 8 . 8 0 1
↪ ↪
Etant établies, ces nouvelles règles impliquent un changement dans les circuits
arithmétiques des calculateurs et ordinateurs.
3. Conclusion partielle
La nouvelle technique qui utilise le calcul matriciel et adopte l’écriture GDc nous
a permis de pallier les problèmes liés à la numération et à l’arithmétique. La technique
suffit en elle-même pour expliciter tous les aspects de la numération et le calcul y
afférent. Présentée devant des comités de lecture internationale [13], la technique
matricielle de Raoelina Andriambololona a reçu 4/5 durant son évaluation. Elle mérite
d’être intégrée dans la société en commençant par l’adoption de la nouvelle disposition
GDc et les nouvelles techniques de calculs en arithmétique aussi bien dans les toutes
petites classes du niveau primaire que les classes terminales du niveau secondaire.
Plus tard, les ordinateurs classiques actuels seront déphasés face aux ordinateurs
quantiques qui sont aujourd’hui en pleine phase de conception et de développement.
Ainsi nous suggérons dans cette thèse des programmations permettant d’adopter ces
nouvelles techniques dans les ordinateurs futuristes.
Page 14
Deuxième partie
Etudes des notions de
base de
l’informatique
quantique
ETUDES DES NOTIONS DE BASE DE L’INFORMATIQUE QUANTIQUE
1. Genèse de l'information quantique et naissance de

l’idée d'un ordinateur quantique
Comme la miniaturisation des transistors ne suffit plus en elle-même pour
développer la puissance d’un ordinateur, il faut ajouter la mécanique quantique pour
l’accompagner afin de mener à bien les traitements des informations. Les effets
quantiques, apparaissant obligatoirement pour un transistor de densité en dessous de
quelques dizaines d’atomes, devront être pris en considération et utilisés au profit du
calcul.
En 1982, Richard Feynman [11] est le tout premier à proposer de construire des
ordinateurs quantiques qui seraient capables de tirer avantage des propriétés quantiques
et de simuler des systèmes complexes, principalement les systèmes quantiques eux-
mêmes avec lesquels les ordinateurs classiques prennent un temps déraisonnable à
traiter. La même année, Paul Benioff [14-15] avance qu’un ordinateur quantique, avec
plusieurs transistors intriqués, pourrait avoir un calcul classique accéléré
exponentiellement, parce que chacune de ses composantes pourrait occuper plusieurs
états, et effectuer plusieurs opérations de manière simultanée (en parallèle). De ce fait,
la mécanique quantique nous guide, par ses lois gouvernant le monde microscopique,
comment on peut traiter les informations : d’où l'idée d'un traitement quantique de
l'information.
2. Puissance du calcul quantique

Dans les ordinateurs classiques, les calculs sont réalisés dans la base 2 dont les
éléments de base sont désignés par 0 et 1. Nous n’avons que deux états, appelés bits1,
possibles pour effectuer le traitement classique des informations. La mécanique
quantique quant à elle nous offre, par son principe de superposition linéaire des états
classiques possibles, un grand avantage pour traiter les informations. En effet, la base 2
est encore utilisée mais, en plus des deux états classiques possibles, nous pouvons
également avoir d’autres états formés par la combinaison des autres états c'est-à-dire
qu’il y a une infinité d’états possibles. Ces états sont appelés bits quantiques ou qubits.
1
Le Bit (BInary digiT) est le plus petit élément d'information stockable par un ordinateur. Claude
Shannon est en grande partie responsable de l’omniprésence du concept de bits en information.
Page 16
A un instant donné, un ordinateur classique ayant quatre bits de mémoire ne peut

traiter uniquement qu’un état parmi 2 soit 16 états possibles (0000, 0001, 0010, …,
1101, 1110, 1111) alors qu’un ordinateur quantique ayant la même mémoire, selon le
principe de superposition, a l’avantage de pouvoir traiter simultanément ces 16 états.
Pour un système composé de qubits, un ordinateur quantique calcule fois plus vite
qu'un ordinateur classique puisqu'ils sont capables d'effectuer ces calculs en parallèle. Et
le nombre de qubits augmente de manière exponentielle la puissance du travail en
parallèle : on double la puissance d’un ordinateur quantique à chaque fois qu’on lui
ajoute un qubit. Ce qui n’est pas le cas pour un ordinateur classique.
3. Théorie de l’information
Une information désigne, parmi un ensemble d'événements, un ou plusieurs
événements possibles. La théorie de l'information est une théorie probabiliste permettant
de quantifier le contenu moyen en information présent dans un ensemble de données,
dont le codage informatique satisfait une distribution statistique précise. La théorie de
l’information définit également des lois spécifiques de codage, appelées encodages,
permettant de représenter tout autre élément d’information, comme l’alphabet et les
différents caractères d’écriture, sous forme de nombres généralement des bits. Le
traitement de l’information peut être ainsi effectué de façon automatisée par des
machines ou ordinateurs par l’intermédiaire de portes logiques.
3.1. Mesure de l'information classique : Entropie de

Shannon
3.1.1. Définition
Claude Shannon a appliqué les techniques de la thermodynamique, étudiant la

dispersion de l'énergie et la mesure du désordre ou de l’information manquante d’un
système physique, à la représentation des informations [16-17-18]. Ces recherches ont
montré que les limites de la représentation des informations sont les bits car il a constaté
qu’il était possible de représenter un texte de plusieurs façons différentes par
l’utilisation de bits. Toutefois, certains types de représentation sont plus efficaces que
d’autres. Il a ainsi établi, en 1948, un lien entre la probabilité d’occurrence d’un
caractère et la quantité d’informations qui lui est associée : l’entropie.
Page 17
Si est une variable aléatoire discrète comportant symboles, chaque symbole

ayant une probabilité d'occurrence et associé à la quantité d’information − log ,
l'entropie de Shannon ou la moyenne de la quantité d’information dans s’exprime par
=− log 2.1
où log désigne le logarithme de base 2 ou logarithme binaire et l’entropie se mesure en

shannons ou en bits. L’entropie de Shannon s’interprète donc comme étant le nombre
moyen d'éléments binaires nécessaires à la représentation des différentes occurrences
de . De façon générale, il faut au minimum log bits pour représenter un nombre
entier ∈ ℕ.
3.1.2. Propriétés
≥ 0 avec égalité si et seulement s'il existe tel que =1
|
-
- , = + : l'entropie conjointe des variables et définie par
, =− = , = !" # log = , = !" # 2.2

,"
et | est l'entropie conditionnelle de relativement à :
| =− = , = !" # log = !" | = # 2.3

,"
- , = ,
- , ≤ + avec égalité si et seulement si les variables sont
'| |
indépendantes.
,⋯, = + + ⋯+ ,⋯, (
≤∑
-
- ,⋯,
Page 18
3.2. Mesure de l'information quantique : Entropie de von

Neumann
3.2.1. Définition
La théorie de l’information quantique généralise la notion de théorie de

l’information puisque celle du classique n’est qu’une description d’un état dans l’espace
de phase. En information quantique, les informations sont représentées par des états
quantiques, alors l’ensemble de données est un mélange des états quantiques définis par
les états * , associés aux probabilités + , tels que :
*= * et * = | ./ | 2.4
Ainsi, pour un mot ou un observable 1 défini par
1= + | ./ | , 2.5
l’entropie de l’ensemble de données est :
3 * = | ., + = − + log + = − Tr * log * 2.6
avec | ., + est l’entropie de l’ensemble 7 , + 8 ou l’entropie de von Neumann [19-20-

21].
3.2.2. Propriétés
- 3 * ≥ 0, avec égalité si et seulement si * est un état pur
- 0<3 * ≤ pour un état mixte et l'égalité étant atteinte pour un état maximalement
mixte, c'est-à-dire proportionnel à l'opérateur identité, de systèmes à deux niveaux.
- 3 * = + +∑ +3 *
- 3 1, : ≤ 3 1 + 3 : pour un système composite 1:,
Page 19
4. Ordinateur quantique
4.1. Rappels sur les ordinateurs classiques
Voyons les concepts de base régissant l’ordinateur classique [6] avant d’aborder
son analogue quantique. Le bit, matérialisé par un système macroscopique à deux
niveaux, est l'élément de base de l'informatique classique et peut prendre la valeur 0 ou
1. Un ordinateur classique est une machine capable d'effectuer des opérations logiques
qui agissent sur un registre ou un ensemble de bits vers un autre, le résultat. Ces
opérations sont représentées sous forme de portes logiques obéissant à l'algèbre
booléenne [22]. Mais toutes les différentes portes ne sont pas nécessaires car la porte
NAND (figure 2.1.) peut réaliser toute opération logique voulue. Elle est alors dite
universelle pour le calcul classique et un ordinateur ayant cette porte dans son répertoire
et pouvant agir sur un nombre arbitraire de bits est alors qualifié d'universel. Le tableau
2.1. donne la table de vérité de la porte NAND
Figure 2.1. Circuit classique représentant la porte NAND
Tableau 2.1. Table de vérité de la porte NAND
1 : 1 .:
0 0 1
0 1 1
1 0 1
1 1 0
Comme la porte NAND a moins de bits de sortie que de bits d’entrée, l’opération
NAND est une opération irréversible. Il est impossible de récupérer les bits d'entrée à
partir du bit de sortie : l’information initiale est perdue et l’est de manière irréversible.
Toutefois, cette perte d’information peut être évitée en utilisant des portes logiques
réversibles comme [10], par exemple, les portes Fredkin et portes Toffoli dans le cas des
calculs classiques réversibles [23-24] et la porte C-NOT pour les calculs quantiques.
Page 20
4.2. Représentations des états quantiques

4.2.1 Qubits
Le bit quantique ou qubit (quantum bit) est un état quantique, appartenant à un
l'information quantique [25-26-27]. Un qubit peut donc prendre deux valeurs, notées |0.
espace de Hilbert à deux dimensions, qui représente l'unité fondamentale de
et |1. [28], avec /i|j. = δ>? et i, j = 70,18. En raison du principe de superposition, un

qubit peut aussi exister dans une superposition de ces états.
|ψ. = α|0. + β|1. 2.7
avec α, β ∈ ℂ désignent les amplitudes de probabilité d'obtenir |0. ou |1. respectivement

lors de la mesure de |ψ. et satisfont la condition de normalisation |α|' + |β|' = 1.
Puisque α et β prennent un continum de valeur, un qubit encode une quantité infinie
d'information classique. Toutefois, lors de la mesure de l'état |ψ. dans la base 7|0., |1.8,
on n’obtient qu'un seul bit d'information classique |0. ou |1. et non une superposition de
ces états.
4.2.2 Paramétrisation d’un qubit : Sphère de Bloch
Comme |α|' + |β|' = 1, l’équation (2.7) peut s’écrire
θ θ
|ψ. = e>E Fcos |0. + e>J sin |1.L 2.8
2 2
où θ, φ, γ ∈ ℝ. Or le facteur de phase e>E n'affecte pas l’état physique d'un système,

nous pouvons réécrire
θ θ
|ψ. = cos |0. + e>J sin |1. 2.9
2 2
avec θ ∈ R0, πT et φ ∈ R0,2πT. Les coordonnées θ et φ définissent un point sur une

sphère de rayon unité dans ℝU (figure 2.2.) avec
x = sin θ cos φ
y = sin θ sin φ 2.10
z = cos θ
Cette sphère, appelée sphère de Bloch, donne la représentation géométrique de
représentent les états |0. et |1. et deux points antipodaux représentent des états
l'ensemble des états possibles d'un système à un qubit. Sur cette sphère, les pôles
orthogonaux.
Page 21
Figure 2.2. Paramétrisation d'un état |Y. sur la sphère de Bloch.
A la fin d’un calcul quantique, le résultat est obtenu en mesurant l’état de chaque
qubit. Après projection dans la base de calcul 7|0., |1.8, le qubit a la probabilité cos '
Z
'
de se trouver dans l’état |0. et sin' dans l’état |1..

Z
'
4.2.3 Registre quantique

4.2.3.1 Etat séparable
Un registre quantique ou un ensemble de qubits est un élément d’un espace de

Hilbert de dimensions 2 . Dans la base 7|0., |1.8⨂ , les états à bits quantiques
peuvent s’écrire comme produit tensoriel des états individuels des qubits
\Y]^_ ` = |a ( . ⨂ ⋯ ⨂ |a . ⨂ |ab . = |a ( ⋯ a ab . 2.11
où les a prennent la valeur 0 ou 1. Dans ce cas l’état est dit séparable ou factorisable :
chaque qubit peut être décrit indépendamment des autres.
Exemple 13 : l’état à deux qubits,
c|00. + d|01. = |0.⨂ c|0. + d|1.
est séparable.
Page 22
Pour simplifier l’écriture, un vecteur de base à qubits est représenté par un

nombre décimal correspondant à sa chaine binaire suivant la formule
(
= a2 2.12
b
Par exemple pour =3
|0. = |000., |1. = |001., |2. = |010., ⋯ , |6. = |110., |7. = |111.
Ainsi, en utilisant la représentation décimale, un registre de qubits qui s’écrit

comme combinaison linéaire des éléments de base s’exprime par
'e (
c|. 2.13
b
avec ∑' |c |' = 1. En projetant chacun des qubits sur la base de calcul 7|0., |1.8, la
e(
b
probabilité d'obtenir | . est |c |' .
4.2.3.2 Intrication
Dans certains cas, le registre ne peut pas être factorisé en un produit d’états
individuels des qubits, on parle alors d’intrication ou état intriqué d’un registre [29-30-
31-32-33-34-35-36]. L'intrication quantique est un phénomène observé en mécanique
quantique dans lequel deux systèmes intriqués, ou plus, ne sont pas indépendants et
doivent être considérés comme un système unique. Par conséquent, toute variation de
l’un affecte simultanément l’autre. La modification de l’état du registre entier en
agissant sur un seul qubit est à la base des processus de téléportation quantique et de la
cryptographie quantique [37-38-39].
Exemple 14 : état EPR2
1
|Yfgh . = |00. + |11. 2.14
√2
2
L’état EPR, pour Einstein, Podolsky et Rozen, a permis la mise en évidence de l’intrication. Les auteurs
utilisèrent cet état pour formuler des questions fondamentales sur la possibilité d’une interprétation
réaliste et locale de la mécanique quantique [29]. En 1964, John Bell a parvenu à formuler sous forme
d’inégalités portant son nom cette interprétation déterministe locale à variables cachées soutenue par
Einstein, Podolsky et Rozen [31-32-33-34-35]. Mais les expériences, plus particulièrement celle d’Alain
Aspect en 1975 [36] démontrent que les inégalités de Bell sont systématiquement violées vérifiant la non-
localité de l’intrication [30].
Page 23
Lors d’une mesure d’un registre, il n’est pas nécessaire de s’étaler sur tout le
registre. En effet, la mesure d’une partie seulement du registre permet de définir la
valeur des autres qubits s’ils sont intriqués avec les qubits mesurés. Ces mesures
partielles sont considérablement exploitées dans les algorithmes quantiques leur
permettant de devancer leurs contre-parties classiques.
4.2.3.2.1. Décomposition de Schmidt
Le théorème de décomposition de Schmidt [40-41] permet de distinguer les états

intriqués. On considère un système quantique bipartite 1: décrit par un espace de
Hilbert ℋk ⊗ ℋm de dimension × o. L’état du système est décrit par un état
pur |Ykm . ∈ ℋk ⊗ ℋm normalisé. L’état du sous-système 1 est décrit par sa matrice
densité réduite *k = Trm *km , de taille × où *km = |Ykm ./Ykm |. L’état du sous-
système : est décrit par sa matrice densité réduite *m = Trk *km , de taille o × o. On
suppose o ≥ .
Théorème (Décomposition de Schmidt) : si |p . désigne le vecteur propre de *k

associé à la valeur propre q . Soit
*k = q |p ./p | 2.15
une décomposition spectrale de *k . Alors l’état |Ykm . s’écrit :
|Ykm . = r q |p .|s . 2.16
et *m = q |s ./s | 2.17
où 7|s .8 constitue un ensemble orthonormal de vecteurs propres de *m et désigne le

rang de Schmidt.
Page 24
Démonstration : soit 7|t ., … , |tv .8 une base orthonormale de ℋm . Alors |Ykm .

s’exprime
v
|Ykm . = w " |p .\t" `

"
Et la matrice densité réduite *k s’écrit
*k = Trm |Ykm ./Ykm |

v
*k = /tx |Ykm ./Ykm |tx .

x
v v v
*k = /tx | w " |p .\t" ` wyz ∗ /tz |/py | tx .

x " y z
*k = w x wyx ∗ |p ./py | 2.18

x y
or |Ykm . peut s’écrire aussi

v
|Ykm . = |p .|s′ . où l on a posé

'
w " \t" ` = |s′ .
"
soit
v v v v v
/s′y |s′ . = wyx ∗ /tx | w z |tz . = w z wyx ∗ /tx |tz . = w x wyx ∗

x z x z x
et donc *k s’écrit comme
*k = /s ‚ y |s ‚ .|p ./py | 2.19

y
La comparaison de (2.18) avec (2.19) donne l’orthogonalité des vecteurs |s′ .
/s ‚ y |s ‚ . = q ƒ ,y
En effectuant un changement de variable |s′ . = r q |s ., on obtient les équations

(2.16) et (2.17).
Page 25
Critère d’intrication de Schmidt : on définit le nombre de Schmidt, noté „, le

nombre de valeurs propres q
L’état |Ykm . est intriqué si et seulement si son nombre de Schmidt est strictement
non nulles dans la décomposition de Schmidt.
supérieur à 1. Alors pour „ = 1, l’état est séparable. Pour „ = , c'est-à-dire toutes

les q égales, l’état est dit maximalement intriqué, c’est le cas d’une paire EPR par
exemple.
4.2.3.2.2. Mesure d’intrication de Wootters
Toujours dans un système quantique bipartite, William Wooters a trouvé une

formule simple permettant de mesurer la quantité d’intrication appelée concurrence
[42]. Il a proposé deux théorèmes pour la mesure de l’intrication.
Théorème 1 : l’intrication pour les états purs est donnée par
… |Y. = † ‡ |Y. #, 2.20
où la concurrence ‡ est définie par
‡ |Y. = \/Y|Ŷ`\, 2.21
avec |Y. → \Ŷ` = Š‹ |Y∗ .. La fonction † est définie par :
1 + √1 − ‡ '
† ‡ = ℎ• Ž 2.22
2
avec
ℎ = − log − 1− log 1 − 2.23
Si ‡ = 0, l’état est séparable et si ‡ = 1, l’état est au contraire maximalement intriqué.
Théorème 2 : l’intrication pour les états mixtes est donnée par
… |Y. = † ‡ |Y. #, 2.24
où la concurrence ‡ est
‡ * = Max70, q − q' − qU − q 8, 2.25
où les q sont les valeurs propres dans l’ordre décroissant de la matrice hermitienne
suivante :
• = r**‘* 2.26
Page 26
4.2.3.3 Conséquence de l’intrication : Théorème de non-

clonage
A la différence des bits classiques, les qubits ne peuvent pas être dupliqués : c’est
le théorème de non-clonage [43-44].
Démonstration : supposons qu’un opérateur ’ permet de cloner un qubit dans un

état |Y. quelconque sur un second qubit initialement dans un état |a. arbitraire :
’|Y.|a. = |Y.|Y..
Prenons |Y. = |0. + |1. . Par linéarité, nous avons

√'
1
’|Y.|a. = ’|0.|a. + ’|1.|a.
√2
1
= |0.|0. + |1.|1.
√2
L’état final correspond à l’état EPR qui est un état intriqué et ne peut donc pas s’écrire
sous la forme d’états séparables comme défini à l’hypothèse initiale. Cette contradiction
démontre que les états quantiques ne peuvent pas être copiés.
Mais ce phénomène est notamment utilisé pour la sécurité de l’information. En

effet, la sécurité des processus de la cryptographie quantique repose sur ce théorème de
non clonage [45].
4.3. Opérations logiques

En informatique quantique, un calcul s’effectue généralement en trois étapes :
Initialisation : préparation de l'état initial : |entrée. ;

Opération : |sortie. = ’|entrée. ;
1)
2)
3) Résultat : mesure ou projection sur la base de calcul.
Les états |entrée. et |sortie. appartiennent à l’espace de Hilbert de vecteurs de

base 7|0., |1.8⨂ .
Page 27
L’opération ’, qui est le programme quantique, est une suite d’opérations

logiques agissant sur les qubits. Dans la pratique, comme au cas classique, ces
opérations sont réalisées avec des portes logiques quantiques. D’après l’équation de
Schrödinger [26-27-46] décrivant l'évolution dans le temps d’un vecteur d'état,
l’opérateur d'évolution ’ est un opérateur unitaire, ’ “ ’ = ’’ “ = ” où ’ “ est l’adjoint
de ’ et ” l'opérateur identité. De plus, les opérations logiques sont réversibles puisque
l'inverse d'un opérateur unitaire, ’ ( = ’ “ , existe toujours. On distingue trois types
d'opérations logiques quantiques :
4.3.1. Les opérations sur un qubit :
Ce sont les matrices de rotations [47] faisant tourner un point ou un qubit sur la
sphère de Bloch vers un autre par la rotation d’angle • suivant une direction déterminée
• •
– —˜ • = ™ —˜›⁄'
—˜.š
= ”' cos − —˜. Š̃ sin 2.27
2 2
où ”' est la matrice unité 2 × 2, —˜ est le vecteur unitaire suivant l’axe de rotation, •
l’angle de rotation, et Š̃ le vecteur des matrices de Pauli.
Exemples 15 :
• Les rotations en deux dimensions autour des axes des et !
• •
• • cos − sin
–• • =
›
™ ( 'šž = ”' cos − Š• sin = Ÿ 2 2 2.28
2 2 • •
− sin cos
2 2
• •
• • cos − sin
–‹ • =
›
™ ( 'š¡ = ”' cos − Š‹ sin = Ÿ 2 2 2.29
2 2 • •
sin cos
2 2
avec les matrices de Pauli
0 1 0 −
Š• = ¢ £ ; Š‹ = ¢ £ 2.30
1 0 0
Ces rotations changent les poids de la superposition d’états du qubit.
Page 28
• La transformation du décalage en phase : ce sont les rotations

autour de l’axe ¥
›
–› = ™
›
' –¦ • =™
› ›
'™ ' §
( š
=™
›
' ¨™
(
' 0 © = ¢1 0
£ 2.31
› 0 ™›
0 ™'
avec la matrice de Pauli
1 0
Š¦ = ¢ £ 2.32
0 −1
Ces opérations ajoutent une phase • à l’état |1. du qubit, sans modifier l’état |0..
• La transformation de Hadamard définie par
−
=– « = Š• + Š¦ 2.33
√'
^˜ž ª^˜§
√2
Comme la phase − est une phase globale qui ne dépend pas de l’état du qubit, elle peut
être ignorée de telle sorte que l’opération s’écrit sous forme matricielle
1 1 1
= ¬ - 2.34
√2 1 −1
Ainsi la transformation de Hadamard a pour action de transformer un état de base en

deux états superposés.
1
|0. = |0. + |1. 2.35
√2
1
|1. = |0. − |1. 2.36
√2
combinaison –‹ «⁄2 ∘
Notons que la transformation de Hadamard peut être obtenue par la
13… « .
Page 29
4.3.2. Les opérations locales sur ¯ > ± qubits
Ces opérations sont des transformations écrites sous forme d’un produit tensoriel
d’opérateurs.
Exemple 16 : Une transformation agissant sur deux qubits s'exprime
’ ' = ’ ⊗ ’' 2.37
où ’ est une transformation agissant sur le i-ème qubit seulement. D’une manière
générale, le produit tensoriel de cette paire d’opérateurs s’exprime sous forme
matricielle
p ’' ⋯ p ’'
’ ⊗ ’' = ² ⋮ ⋱ ⋮ µ 2.38
p ’' ⋯ p ’'
4.3.3. Les opérations non locales sur ¯ > ± qubits
Ce sont des transformations qui ne peuvent pas s'exprimer sous forme d'un produit
tensoriel d'opérateurs et sont les seules opérations pouvant engendrer de l'intrication.
Exemple 17 : le ‡¶ ·¸¶¹¹™º-¼½¾ noté ‡-¼½¾, et défini par
‡-¼½¾ ∶ | , À. → | , ⨁À. 2.39
avec et À sont respectivement appelés bits de contrôle et bits de cible, et ⨁ dénote

l’addition modulo 2. La particularité de cette transformation est son habilité à opérer sur
contrôle dans une superposition d’états | . = c|0. + d|1., ∀c, d ≠ 0, et le cible dans
des superpositions d'états engendrant des états intriqués. En effet, pour un bit de
l’état |0., la transformation ‡-¼½¾ engendre l’état intriqué
‡-¼½¾ c|0. + d|1. |0. = c|00. + d|11. 2.40
4.4. Portes logiques quantiques

Une porte logique quantique est une porte logique réversible qui effectue une
opération unitaire sur un ou plusieurs qubits pendant un intervalle de temps fixe. Les
portes qui agissent sur qubits sont des portes d’ordre , c'est-à-dire pouvant être
représentées par des matrices unitaires 2 × 2 , et auront le même nombre de qubits
avant et après l’opération.
Page 30
4.4.1 Portes quantiques à un qubit
Les portes quantiques à un qubit sont des portes d’ordre 1 et correspondent aux
matrices de rotation sur la sphère de Bloch. Comme ces rotations peuvent être obtenues
par la combinaison de transformation du décalage en phase effectuant des rotations
autour de l’axe ¥ et les transformations effectuant des rotations autour des axes et !,
dans la base de calcul 7|0., |1.8, les portes quantiques élémentaires à un qubit sont :
- La porte PHASE s’écrit
1 0
–› = ¢ £ = |0./0| + ™ › |1./1| 2.41
0 ™›
La porte PHASE laisse invariant l’état de base |0. et associe à |1. l’élément ™ › |1.. Elle
est représentée graphiquement par un circuit de la forme
Figure 2.3. Circuit quantique représentant la porte PHASE
- Les portes ROTATION d’angle • autour des axes , ! et ¥
• •
cos − sin
–• • = Ÿ 2 2 = cos • |0./0| + |1./1| − sin • |0./1| + |1./0| 3.42
• • 2 2
− sin cos
2 2
Figure 2.4. Circuit quantique représentant la porte ROTATION –• •
• •
cos − sin
–‹ • = Ÿ 2 2 = cos • |0./0| + |1./1| + sin • |1./0| − |0./1| 2.43
• • 2 2
sin cos
2 2
Figure 2.5. Circuit quantique représentant la porte ROTATION –Ä •

›
–¦ • = ¨™ 0 © = ™ ( ›' |0./0| + ™ ›' |1./1|
(
2.44
'
›
0 ™'
Page 31
Figure 2.6. Circuit quantique représentant la porte ROTATION –¦ •
Le tableau suivant résume leur table de vérité
Tableau 2.2. Table de vérité des portes ROTATION
–• • –‹ • –¦ •
OPERATIONS
ENTREES
• • • •
|0. cos |0. − sin |1. cos |0. + sin |1.
›
2 2 2 2 ™ ( ' |0.
• • • •
|1. − sin |0. + cos |1. − sin |0. + cos |1.
›
2 2 2 2 ™ ' |1.
- Les portes Pauli sont représentées par les portes ou NEGATION (¼½¾),
et Å
0 1
= ¼½¾ = ¢ £ = |0./1| + |1./0| 2.45
1 0
Figure 2.7. Circuit quantique représentant la porte X
0 − |1./0| − |0./1|
=¢ £= 2.46
0
Figure 2.8. Circuit quantique représentant la porte Y
1 0
Å=¢ £ = |0./0| − |1./1| 2.47
0 −1
Figure 2.9. Circuit quantique représentant la porte Z
Page 32
Leur action sur un qubit est donnée par la table de vérité suivant
Tableau 2.3. Table de vérité des portes de Pauli
Å
OPERATIONS
ENTREES
|0. |1. |1. |0.
|1. |0. − |0. −|1.
- La porte Hadamard s’écrit matriciellement
1 1 1 1
= ¬ -= |0./0| + |0./1| + |1./0| − |1./1| 2.48
√2 1 −1 √2
La table de vérité de la porte Hadamard est donnée par les équations (2.35) et (2.36). Le
circuit représentant la porte Hadamard est présentée par la figure 2.10.
Figure 2.10. Circuit quantique représentant la porte Hadamard
- La porte racine carré NOT, notée Æ, est définie par
Æ × Æ = Æ “ × Æ “ = ¼½¾ 2.49
tel que Æ et Æ “ sont conjugués hermitiques. La porte racine carré NOT est représentée
matriciellement par
1 1+ 1− 1
Æ= ¬ -= 7 1+ |0./0| + |1./1| + 1 − |0./1| + |1./0| 8 2.50
2 1− 1+ 2
1 1− 1+ 1
Æ“ = ¬ -= 7 1− |0./0| + |1./1| + 1 + |0./1| + |1./0| 8 2.51
2 1+ 1− 2
et graphiquement par la figure 2.11.
Figure 2.11. Circuit quantique représentant la porte racine carré NOT
Page 33
Nous avons la table de vérité suivante pour la porte racine carré NOT
Tableau 2.4. Table de vérité de la porte racine carré NOT
Æ Æ“
OPERATIONS
ENTREES
1 1
|0. 7 1 + |0. + 1 − |1.8 7 1 − |0. + 1 + |1.8
2 2
1 1
|1. 7 1 − |0. + 1 + |1.8 7 1 + |0. + 1 − |1.8
2 2
4.4.2 Portes quantiques à deux ou plusieurs qubits
Les portes quantiques à qubits sont des portes unitaires pouvant être engendrées
par le produit tensoriel et la composition de certains sous-ensembles de portes à 1 et à 2
qubits. De ce fait, on distingue les portes qui permettent d’intriquer les qubits, et celles
qui ne le permettent pas.
Décrivons d’abord les portes quantiques élémentaires permettant d’intriquer les

qubits. Ces portes logiques sont celles dont le premier bit, appelé bit de contrôle,
conditionne la dynamique du second bit appelé bit cible : les portes Controlled-U notées
C-’. Si ’ est une porte unitaire d’ordre , alors C-’ est une porte d’ordre +1:
”º Çe 0
‡-’ = F ℂ L = |0./0|⨂”ºℂÇe + |1./1|⨂’ 2.52
0 ’
La porte C-’ effectue l’opération unitaire ’ sur le qubit cible lorsque le qubit de
contrôle est dans l’état |1.. Le circuit suivant représente la porte C-’
Figure 2.12. Circuit quantique représentant la porte C-’
Page 34
Dans la figure 2.12., le cercle noir indique le bit de contrôle et la lettre ’ encadrée
indique l’opération unitaire du bit cible. Les portes quantiques C-’ les plus utilisées
Feynman (ÈÉ) et la porte Controlled-Æ(C-Æ). Dans la base 7|00., |01., |10., |11.8, elles
sont la porte Controlled- (C- ) ou Controlled-¼½¾ (C-¼½¾) ou encore porte
s’écrivent :
1 0 0 0
0 1 0 0
‡-¼½¾ = ÈÉ = Ê Ë = |00./00| + |01./01| + |10./11| + |11./10| 2.53
0 0 0 1
0 0 1 0
Figure 2.13. Circuit quantique représentant la porte C-¼½¾ (ou la porte Feynman)
2 0 +00 000
1 0 2 0 0
‡-Æ = Ê Ë
2 0 0 1+ 1−
0 0 1− 1+ 2.54
= |00./00| + |01./01|
1
+ 7 1 + |10./10| + |11./11| + 1 − |10./11| + |11./10| 8
2
Figure 2.14. Circuit quantique représentant la porte C-Æ
Page 35
Quand le qubit de contrôle est dans l’état |0., l’état du qubit cible à l’entrée des portes
logiques reste inchangé après opération. Lorsque le qubit de contrôle est dans l’état |1.,
la porte C-¼½¾ bascule l’état du qubit cible et la porte C-Æ effectue l’opération racine
carré de la négation sur le qubit cible. Le circuit réalisant ces deux opérations est
représenté par la figure 2.13 et 2.14.
Notons qu’en doublant le contrôle d’une porte C-¼½¾, nous obtenons la porte
CC-¼½¾ ou la porte Toffoli (¾É) [23-24] qui est une porte à 3 qubits ou d’ordre 3,
‡‡-¼½¾ ∶ | , !, ¥. → | , !, ¥⨁ !. 2.55
et dans la base 7|000., |001., |010., |011., |100., |101., |110., |111.8, nous avons la
table de vérité et la représentation matricielle suivante :
Tableau 2.5. Table de vérité de la porte CC-¼½¾ (ou la porte Toffoli)
OPERATION
CC-¼½¾
|000. |000.
ENTREES
|001. |001.
|010. |010.
|011. |011.
|100. |100.
|101. |101.
|110. |111.
|111. |110.
1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0
Î 1 0 0 0 0 0Ñ
0 0
Í 0 1 0 0 Ð
‡‡-¼½¾ = ¾É = Í0 0 0 0Ð 2.56
Í0 0 0 0 1 0 0 0Ð
Í0 0 0 0 0 1 0 0Ð
0 0 0 0 0 0 0 1
Ì0 0 0 0 0 0 1 0Ï
Page 36
Le circuit qui donne la représentation graphique de la porte ‡‡-¼½¾ est presenté par la
figure 2.15.
Figure 2.15. Circuit quantique représentant la porte CC-¼½¾ (ou la porte Toffoli)
L’autre type de porte quantique est celle qui ne permet pas l’intrication mais se
révèle très utile dans le calcul quantique. Comme exemple important, la porte SWAP,
présentée graphiquement par la figure 2.16. et notée SWAP. La porte SWAP échange la
place des deux qubits à l’entrée :
3Ò1 ∶ | .|!. → |!.| . 2.57
Figure 2.16. Circuit quantique représentant la porte SWAP
Dans la base 7|00., |01., |10., |11.8, elle est représentée par la matrice
1 0 0 0
3Ò1 = Ê0 0 1 0Ë = |00./00| + |01./10| + |10./01| + |11./11| 2.58
0 1 0 0
0 0 0 1
Page 37
Tableau 2.6. Table de vérité de la porte SWAP
OPERATION
SWAP
|00. |00.
ENTREES
|01. |10.
|10. |01.
|11. |11.
En ajoutant un qubit de contrôle à une porte SWAP, elle devient une porte d’ordre
3 appelée porte C-3Ò1 ou porte Fredkin (È) [23]. La porte C-3Ò1 effectue
qubit de contrôle est à l’état |1..

l’opération SWAP c'est-à-dire l’échange des deux qubits cibles à l’entrée dès que le
Dans la base 7|000., |001., |010., |011., |100., |101., |110., |111.8, elle s’écrit
1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0
Î 1 0 0 0 0 0Ñ
0 0
Í 0 1 0 0 Ð
‡-3Ò1 = Í0 0 0 0Ð 2.59
Í0 0 0 0 1 0 0 0Ð
Í0 0 0 0 0 0 1 0Ð
0 0 0 0 0 1 0 0
Ì0 0 0 0 0 0 0 1Ï
Tableau 2.7. Table de vérité de la porte C-3Ò1

OPERATION
C-SWAP
|000. |000.
ENTREES
|001. |001.
|010. |010.
|011. |011.
|100. |100.
|101. |110.
|110. |101.
|111. |111.
La figure 2.17. présente la représentation graphique de la porte C-3Ò1
Page 38
Figure 2.17. Circuit quantique représentant la porte C-3Ò1 (ou porte Fredkin)
4.5. Universalité
Un ordinateur quantique est qualifié d’universel si les circuits qui le composent
sont constitués de portes quantiques universelles. Comme la porte NAND classique, la
porte Toffoli peut réaliser aussi de façon réversible toutes les opérations booléennes
en fixant à |1. l’état de son qubit cible. La porte Toffoli est une porte logique
élémentaires ayant deux entrées. En effet, la porte Toffoli effectue l’opération NAND
universelle pour toutes les opérations réversibles de la logique booléenne. Toutefois, ce

n’est pas la seule porte quantique universelle car il existe une infinité d’ensembles de
portes quantiques qui sont aussi universelles. Mais d’une façon générale, un ensemble
universel de portes quantiques doit être composé de portes permettant la construction
générale des opérations à un qubit, et d’une porte à deux qubits permettant l’intrication
[48-49]. La porte ‡-’ est ainsi une porte universelle à elle seule : elle permet
auxiliaire dans l’état |1..

l’intrication et les opérations à un qubit, en utilisant pour celles-ci un qubit de contrôle
4.6. Circuit quantique

4.6.1. Paramètres d’optimisation d’un circuit quantique
Un circuit quantique est une séquence d’opérations unitaires réalisée à l’aide de

portes logiques quantiques agissant sur les qubits. Comme étant un circuit réversible, les
quatre paramètres suivant sont à prendre en considération pour déterminer la complexité
et la performance d’un circuit quantique.
4.6.1.1 Nombre de portes réversibles (Ó)
Ce nombre représente le nombre de portes réversibles utilisées dans le circuit [50].
Page 39
4.6.1.2 Nombre d’entrées constantes (ÔÕ)
C’est le nombre d’entrées qui doivent être maintenues constantes à l’état |0.
ou |1. pour que le circuit réalise une fonction logique particulière [50].
4.6.1.3 Nombre de sorties résiduelles (Ö×)
C’est le nombre de sorties dans le circuit qui ne sont pas utilisées. Ces sorties
résiduelles sont inévitables car elles assurent la réversibilité du circuit [50].
4.6.1.4 Cout quantique (QC)
Le coût quantique représente le coût du circuit qui est calculé en comptant le

nombre de portes logiques réversibles d’ordre 2 nécessaires pour réaliser le circuit [51-
52]. Donc c’est le nombre minimum de portes logiques 2 × 2 qui représente le circuit en
laissant invariant la sortie. Le coût quantique des portes logiques est un paramètre
important pour optimiser le circuit. Le coût quantique des portes logiques
réversibles 1 × 1 est 0 et celui des portes logiques 2 × 2 vaut 1. Pour les autres portes
quantiques présentes dans un circuit, leur coût quantique est évalué en comptant le
nombre de portes Æ, portes Æ “ , portes C-¼½¾ et de rectangles en pointillés dont chaque
rectangle est équivalent à une porte C-¼½¾.
4.6.2. Exemples de circuit quantique
Voyons quelques exemples de circuits quantiques qui nous seront utiles dans la
troisième partie de cette thèse.
- La porte Fredkin (È) présentée graphiquement par la figure 2.17. est une porte
réversible d’ordre 3 inventée par Fredkin et Toffoli [23-52]. Il s’agit d’une porte
universelle la plus utilisée pour réaliser un multiplexeur 2 : 1. Comme sa réalisation
quantique requiert deux rectangles en pointillés qui sont équivalents à deux portes C-
¼½¾, une porte Æ et deux portes C-¼½¾, le coût quantique de la porte Fredkin vaut 5.
La figure 2.18. présente sa réalisation quantique.
Page 40
Figure 2.18. Circuit représentant l’implémentation quantique d’une porte Fredkin
- La porte Peres ( É) est une porte réversible 3 × 3 introduite par Peres [53]. Son
action peut être considérée comme la combinaison d’une porte Toffoli 3 × 3 et d’une
porte Feynman 2 × 2. La figure 2.19. donne sa représentation graphique. La porte Peres
n’est pas universelle mais elle est très importante pour l’optimisation d’un circuit
additionneur car elle présente un coût quantique faible qui est de 4 [54]. En effet, son
implémentation quantique présentée par la figure 2.20. requiert deux portes Æ “ , une
porte Æ et une porte C-¼½¾.
Figure 2.19. Circuit quantique représentant la porte Peres
Figure 2.20. Circuit représentant l’implémentation quantique d’une porte Peres
- La porte TR (¾–) du nom de ses inventeurs H Thalpliyal and N Ranganathan est

une porte réversible d’ordre 3 [55-56]. L’objectif principal de l’introduction de la porte
TR était de diminuer la sortie résiduelle dans un circuit réversible. La porte TR est une
porte universelle et présente des avantages importants pour la réalisation d’un circuit
soustracteur réversible en terme de coût quantique, sorties résiduelles et complexité des
portes. Selon son implémentation quantique présentée par la figure 2.22., le coût
quantique d’une porte TR est 4.
Page 41
Figure 2.21. Circuit quantique représentant la porte TR
Figure 2.22. Circuit représentant l’implémentation quantique d’une porte TR
5. Réalisation de l’ordinateur quantique et

principales difficultés
Les ordinateurs quantiques fonctionnent en suivant une logique équivalente à celle
des ordinateurs classiques et utilisant le qubit comme unité fondamentale de
l’information à traiter. Tout système à deux niveaux, à savoir les spins nucléaires ou
électroniques, atome à deux niveaux, photon à deux états de polarisation orthogonaux,
particule répartie entre deux modes,…, peut encoder un qubit. Plusieurs techniques, qui
diffèrent selon le codage du qubit utilisé, ont été proposées pour réaliser les portes
logiques.
Pour les portes à un qubit, la transformation unitaire la plus générale d’un qubit
correspond à une rotation sur la sphère de Bloch.
- En utilisant la Résonance Magnétique Nucléaire [57-58] où le qubit est codé par
Bloch autour d’un axe équatorial (précession de Rabi). A partir de l’état |0., on prépare
le spin à deux niveaux, une impulsion de champ résonnante fait tourner le vecteur de
l’état |0.•,Ø . La durée de l’impulsion fixe l’angle •. La phase de l’impulsion détermine

la direction de l’axe de rotation qui fixe Ø.
- Si le qubit est codé dans la polarisation d’un photon, la rotation est réalisée par
une lame biréfringente produisant des déphasages dépendant de l’état de polarisation du
champ.
Page 42
- Pour un qubit codé par un photon réparti entre deux modes, la rotation s’effectue
à l’aide d’une lame séparatrice. Une rotation la plus générale, équivalente à la rotation
de spin, est une combinaison de lames séparatrice et déphasante.
Les portes logiques à deux qubits, par exemple la porte C-¼½¾, peuvent être
réalisées en considérant un système de qubits codé en deux spins nucléaires en
interaction avec un couplage scalaire Ù. Sur un tel système de qubit, la porte est réalisée
grâce à l’application d’impulsions radiofréquences et par des phases d’évolution libre
du système [59].
Le principal problème encouru par les systèmes quantiques durant leur évolution
est la décohérence. L’interaction incontrôlée du système avec l’environnement externe
perturbe son état et risque de produire des erreurs dans le calcul. C’est pour cette raison
que des méthodes de correction d’erreurs [60-61] sont développées et introduites dans le
calcul quantique pour remédier à ce problème.
Toutefois, parmi les technologies utilisées pour réaliser un ordinateur quantique,

la Résonance Magnétique Nucléaire (RMN) est considérée comme bonne candidate. En
effet, le temps de décohérence est long par rapport au temps de porte. De plus, les
technologies radiofréquences et microondes utilisées en résonance magnétique sont
mieux maîtrisées que celles de l’optique laser. Enfin, la RMN est le premier système qui
a réussi à implémenter des algorithmes, notamment celui de Shor pour factoriser le
nombre 15 en 2001 [12-62] et celui de Deutsch-Jozsa [63-64] avec un code de
correction d’erreurs.
Page 43
6. Conclusion partielle
En bref, les ordinateurs quantiques tirent leurs avantages des principes de la
superposition des états et de l’intrication quantique pour mener à bien leurs calculs. La
superposition des états permet à l’ordinateur quantique ayant qubits de mémoire
d’effectuer des calculs fois plus vite qu'un ordinateur classique puisqu'ils sont
capables d'effectuer des calculs en parallèle : c’est le parallélisme quantique. La mesure
d’un état composé de deux ou plusieurs systèmes peut être réduite si ses systèmes sont
intriqués entre eux puisqu’il suffit de mesurer les caractéristiques de l’un pour en
déduire celles de l’autre. Ainsi des portes logiques quantiques réversibles à base de
système à deux niveaux ont été conçues pour réaliser des calculs quantiques. Ces portes
logiques tiennent en compte les superpositions des états et l’intrication quantique afin de
réaliser les algorithmes quantiques. Malgré la puissance de l’ordinateur quantique, la
décohérence reste son principal obstacle d’où le fait qu’il soit parmi les objets
primordiaux des recherches en information quantique actuel.
Page 44
Troisième partie
Application de la
méthode de Raoelina
Andriambololona en
informatique
quantique
APPLICATION DE LA METHODE DE RAOELINA ANDRIAMBOLOLONA EN INFORMATIQUE QUANTIQUE
Dans cette dernière partie, les nouvelles techniques utilisant la méthode

matricielle introduites et développées par Raoelina Andriambololona sont appliquées
aux circuits arithmétiques quantiques afin de concevoir la partie arithmétique d’une
unité arithmétique et logique d’un ordinateur quantique.
L'unité arithmétique et logique (UAL) est un ensemble de circuits interconnectés

logiquement entre eux, située dans le microprocesseur de l'ordinateur, chargée
d'effectuer les opérations arithmétiques ou logiques pour lesquelles cet ensemble a été
conçu.
Comme il y a souvent un convertisseur de codes à l’entrée et à la sortie d’une

UAL, nous terminons l’application de la méthode de Raoelina Andriambololona en
proposant également des circuits réversibles permettant de convertir deux nombres
codés différemment en utilisant la méthode matricielle.
1. Conception d’une Unité Arithmétique et Logique

(UAL) réversible utilisant le calcul matriciel
Une UAL est spécifiquement constituée de trois entrées , et où les entrées
et sont les données à traiter et sélectionne l'opération à effectuer. Les sorties sont
représentées par le résultat de l’opération et la sortie qui symbolise le report
résultant d'une addition ou la retenue résultant d'une opération de soustraction. La figure
3.1 présente un schéma simplifié d'une UAL à 1 bit.
Les organes fondamentaux d’une UAL sont [6-65] :
- L’Unité Arithmétique : cette unité réalise les opérations arithmétiques à

savoir l’addition, la soustraction, la multiplication et la division.
- L’Unité Logique : celle-ci effectue les opérations logiques de base comme

le OU INCLUSIF (OR), le OU EXCLUSIF (XOR), le ET (AND), le NON-OU (NOR),
le NON-OU EXCLUSIF (NXOR), le NON-ET (NAND), …
- Les Multiplexeurs : ils consistent à fournir une sortie parmi les entrées
résultant des opérations arithmétiques et logiques.
Page 46
Figure 3.1. Schéma simplifié d'une UAL à 1 bit
1.1. Unité Arithmétique quantique

Pour réaliser l’unité arithmétique quantique d’une UAL qui effectue les quatre
opérations arithmétiques élémentaires (addition, soustraction, multiplication et
division), nous allons appliquer les nouvelles techniques établies en arithmétique selon
la disposition GDc dans les circuits quantiques réversibles.
1.1.1. Additionneur quantique
La base 2 ou base binaire est la base la plus utilisée pour manipuler les nombres
dans les circuits arithmétiques. Les circuits que nous allons concevoir dans ce travail
seront donc réalisés dans cette base. Soient deux nombres binaires à bits
⋯ et ⋯ . L’addition binaire s'effectue en additionnant
digit par digit les deux représentations alignées par le même vecteur de base et en
reportant un éventuel report sur la colonne suivante à droite [2-6-13].
Page 47
Exemple 18 : additionnons 1001 et 1101

reports → 0 1 1 0 1
1 0 0 1
+
1
1 1 0 1
↪
0 0 1 0
La structure d’un additionneur complet classique est donnée par
Figure 3.2. Additionneur complet classique 1 bit
Ces résultats s’expriment comme suit
3.1
! ! 3.2
Le tableau suivant résume ces relations
Tableau 3.1. Table de vérité d’un additionneur complet 1 bit
# $ %&' ( %)*+
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
La structure permettant d’additionner deux nombres de bits selon la disposition

GDc est obtenue en cascadant additionneurs complets à 1 bit.
Page 48
Figure 3.3. Additionneur complet bits selon la disposition GDc
Dans les circuits logiques réversibles, l’implémentation du circuit additionneur

complet et d’autres circuits additionneurs ainsi que la minimisation de leur complexité
et leur coût quantique ont été discutées dans les références [66-67]. Il a été démontré
[67-68] que toute réalisation de logique réversible d’un circuit additionneur ou
soustracteur complet inclut au moins deux sorties résiduelles et une entrée constante.
Le circuit qui réalise un additionneur complet réversible ayant un coût quantique

faible et dont les entrées et sorties ont les caractéristiques optimales citées ci-dessus
peut se construire à l’aide de deux portes Peres 3 , 3 [53-54] et est illustré par la figure
3.4. L’implémentation de ce circuit additionneur complet réversible s’est avérée ainsi
plus efficace que ces homologues existants.
Figure 3.4. Réalisation à coût quantique faible d’un circuit additionneur complet [62-63]
L’additionneur complet réversible obtenu en cascadant deux portes Peres 3 , 3

est appelé porte additionneur complet de Peres (PFAG). La figure 3.5 présente sa
représentation graphique. Comme il est composé de deux portes Peres 3 , 3, son coût
quantique vaut 8 vérifié graphiquement par la figure 3.6. En initialisant à l’état |0. la
quatrième entrée de la porte PFAG, elle peut opérer à elle seule comme un circuit
additionneur complet réversible tel que le montre la figure 3.7 avec sa table de vérité
(tableau 3.1).
Page 49
Figure 3.5. Porte additionneur complet de Peres (PFAG)
Figure 3.6. Réalisation quantique d’une porte additionneur complet de Peres
Figure 3.7. Porte PFAG comme un circuit additionneur complet réversible
Dans les figures 3.4 et 3.7, les états de sortie |/ . désignent les sorties résiduelles
inutilisées (garbage output) des portes PFAG. En cascadant les reports de
012 0
additionneurs complets, tels que , nous obtenons un additionneur complet
multi-bits réversible réalisant 3 .
Figure 3.8. Additionneur complet quantique bits selon la disposition GDc
Page 50
1.1.2. Soustracteur quantique
La soustraction binaire est obtenue en soustrayant digit par digit les deux
représentations de même colonne et en reportant une éventuelle retenue sur la colonne
suivante. [2-6-13].
Exemple 19 : soustrayons 111 de 1011

1 0 0 1
retenues → 0 1 1
-
1 1 1
↪
0 1 1
En comparant la table de vérité d’un soustracteur complet du tableau 3.2 à celle

d’un additionneur complet décrit par le tableau 3.1, on constate que ces opérateurs ne
diffèrent que par leur sortie . D’où les expressions de la sortie d’une soustraction
binaire réalisant 4 5 :
! 3.3
! ! 3.4
Tableau 3.2. Table de vérité d’un soustracteur complet 1 bit
# $ %&' 7 %)*+
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
Page 51
Un soustracteur permettant de réaliser l’opération 5 est présenté par la figure

suivante :
Figure 3.8. Soustracteur complet classique 1 bit
La cascade fois d’un soustracteur complet 1 bit réalise un soustracteur multi-

bits.
Figure 3.9. Soustracteur complet bits selon la disposition GDc
Compte tenue de l’optimisation des circuits réversibles, la réduction de

complexité d’un circuit soustracteur se déduit d’un additionneur puisque le circuit
soustracteur dérive d’un additionneur. Toute porte réversible réalisant un circuit
soustracteur doit donc avoir au minimum deux sorties résiduelles et une entrée
constante. Comme la porte TR satisfait ces conditions optimales, l’implémentation d’un
soustracteur complet réversible est réalisée avec deux portes TR 3 , 3 en initialisant à
l’état |0. sa quatrième entrée, présentée par la figure 3.10 [55-56-69].
Page 52
Figure 3.10. Porte TR réalisant un circuit soustracteur complet
La réalisation quantique d’un soustracteur complet réversible obtenu en cascadant

deux portes TR 3 , 3, noté TRFSG, est présentée par la figure 3.11. Comme le coût
quantique d’une porte TR vaut 4, celui d’un soustracteur complet composé de deux
portes TR sera 8.
Figure 3.11. Réalisation quantique d’une porte de TR réalisant un circuit soustracteur

complet
En cascadant soustracteurs, nous avons le circuit bits effectuant 5
Figure 3.12. Soustracteur complet quantique bits selon la disposition GDc
Page 53
1.1.3. Additionneur - soustracteur quantique
Par la combinaison d’un additionneur complet avec un soustracteur complet,

on peut avoir un seul circuit appelé additionneur - soustracteur complet réalisant 3
ou 5 . Dans ce cas, un multiplexeur commandé par une entrée commande 8 9 est
indispensable pour concentrer le report ou la retenue de l’opération. Ce circuit est
réalisé avec six portes réversibles : trois portes Feynman (FG) pour reproduire les
opérandes nécessaires aux opérations, une porte additionneur complet (PFAG) pour
l’addition, une porte soustracteur complet (TRFSG) pour la soustraction et une porte de
Fredkin (F) pour multiplexer le report et la retenue dans une seule sortie. Quand 8 9
0, le circuit fonctionne comme un additionneur. Quand 8 9 1, le circuit devient un
soustracteur. L’implémentation de ce circuit est présentée par la figure 3.13. Ce circuit
présente 7 sorties résiduelles, 5 entrées constantes et son coût quantique vaut 28 [70].
Figure 3.13. Additionneur-soustracteur quantique 1 bit
Page 54
L’enchaînement fois de cette structure de base nous permet d’obtenir un
5 1 portes FG y sont à ajouter pour reproduire le qubit de commande | 8 9..

additionneur-soustracteur complet quantique bits présenté graphiquement par la figure
3.14.
Figure 3.14. Additionneur-soustracteur complet quantique -bits selon la disposition

GDc
1.1.4. Multiplieur quantique
La multiplication binaire s’effectue en sommant les produits partiels deux à deux

dont les seconds opérandes sont décalés une fois vers la droite. Le produit partiel est
égal au multiplicande si le multiplieur est 1, sinon il est 0 pour un multiplieur 0 [2-6-
13].
Exemple 20 : multiplions 0101 par 101
0 1 0 1
1 0 1
x
0 1 0 1
0 0 0 0
0 1 0 1
↪ sens de l’opération
0 1 0 0 1 1
Comme la multiplication des bits des opérandes peut se faire avec des portes
AND et la somme des produits partiels par des additionneurs, la structure d’un
multiplieur permettant de réaliser , qui correspond à la méthode à la main est
donnée par
Page 55
Figure 3.15. Multiplieur 8 bits selon la disposition GDc
Cette méthode dite itération de l’addition est encore utilisée dans les
programmations et comme la nouvelle technique s’implémentera dans les programmes
informatiques, l’algorithme de la figure 3.16 facilitera sa programmation.
Dans les circuits arithmétiques, l’enchaînement des additionneurs les uns à la suite
des autres selon la figure 3.15 n’est cependant pas un meilleur montage. En effet, les
produits partiels sont générés simultanément alors qu’ils sont additionnés
successivement, ce qui veut dire que les derniers produits additionnés attendent pour
être ajoutés au résultat intermédiaire. Le mieux est de les organiser en arbre pour
effectuer certaines additions en parallèle afin de gagner du temps lors des additions des
produits partiels. Le schéma de ces additionneurs sous forme d’arbre est donné par la
figure 3.17.
Dans la pratique, le circuit multiplieur réversible est réalisé avec les portes
Fredkin et PFAG. Les portes Fredkin assurent la génération parallèle des produits
partiels et les portes PFAG sont utilisées pour les additionner. La figure 3.18 présente
un circuit multiplieur quantique 8 bits selon la disposition GDc. Le circuit est composé
de 31 portes logiques : 18 portes Fredkin et 13 portes PFAG ou 26 portes Peres. Le
nombre de sorties inutiles est 62 et son coût quantique vaut 194.
Page 56
Figure 3.16. Algorithme de la multiplication binaire
Page 57
Figure 3.17. Multiplieur 8 bits en arbre
Figure 3.18. Multiplieur quantique 8 bits selon la disposition GDc
Page 58
1.1.5. Diviseur quantique
La division binaire suit le même principe que la division décimale en commençant

la soustraction du dividende par le diviseur à partir de la gauche tout en décalant le
diviseur vers la droite à chaque étape. Le résultat final est obtenu par la somme des
quotients partiels. [2-6-13]
Exemple 21 : effectuons les divisions 1011000 ÷ 0100 et 1111000 ÷

1100
1 0 1 1 0 0 0 0 1 0 0 1 1 1 1 0 0 0 1 1 0 0
0 1 0 0 1 1 1 0 0 1
1 1 0 1 0 0 0 0 0 1 1 0 0 0
0 1 0 0 1 1 1 0 0 1
+
1 1 1 0 0 0 0 0 1 1 0 0 0 0
0 0 0 0 0 0 0 0 0 0
1 1 1 0 0 0 0 0 1 1 0 0 0 0
0 0 0 0 0 0 0 0 0 0
1 1 1 0 0 0 0 0 1 1 0 0 0 0
0 1 0 0 1 1 1 0 0 1
+
1 0 1 0 0 0 0 1 1 0 0 0 0 0
0 1 0 0 1 0 0 0 0 0
1 0 0 0 0 0 0 1 1 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0
1 0 0 0 0 0 0 1 1 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0
1 . . . . . . 0 1 1 0 1 1 0 0 0 0 0
↪ sens de l’opération ↪ sens de l’opération 1 1 0 0 1
. . . . . . . 1 0 1 0
↪ sens de l’opération ↪ sens de l’opération
Ces deux exemples nous montrent que :
- La division binaire est une cascade de soustractions et de décalages ;

- Le quotient est égal à l’inverse du dernier retenu des soustractions.
Ainsi un circuit diviseur se construit à l’aide des soustracteurs dans lesquels on

incorpore des multiplexeurs permettant de sélectionner la sortie de la soustraction et des
additionneurs pour sommer les quotients partiels.
Page 59
Le schéma du module Soustracteur-Multiplexeur est
Figure 3.19. Module soustracteur-multiplexeur 1 bit
où le multiplexeur peut se construire comme suit
Figure 3.20. Multiplexeur 2 vers 1
Tableau 3.3. Table de vérité d’un multiplexeur 2 vers 1
# 7 ; <
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 1
Page 60
avec
4 != ! != 3.5
La porte TRFSG assure l’implémentation quantique d’un soustracteur et le

multiplexeur 2 vers 1 est réversiblement réalisé avec une porte Fredkin.
Figure 3.21. Multiplexeur 2 vers 1 quantique
La figure ci-dessous montre le circuit représentant un module soustracteur-

multiplexeur quantique.
Figure 3.22. Soustracteur-multiplexeur quantique 1 bit
Quand l’entrée de commande |=. du module est dans l’état |0., la sortie |4. du
multiplexeur sera le résultat de la soustraction | 5 .. Dans le cas où |=. |1., la
sortie |4. est égale à l’opérande | ..
Page 61
La cascade des modules soustracteur-multiplexeur permet d’effectuer la

soustraction du dividende par le diviseur et de générer le quotient de la division :
- Les modules effectuent d’abord la soustraction du dividende par le diviseur. Si la

sortie retenue de la soustraction est nulle, c'est-à-dire que le dividende est
module permet d’obtenir les résultats du calcul qui sont les restes de la division 4
supérieur au diviseur, cette valeur injectée aux bits de contrôle de chaque
ou le nouveau dividende. Dans le cas contraire, si 1, le résultat de la

soustraction ne sera pas considéré et le nouveau dividende est égal à l’ancien.
- A chaque soustraction correspond un bit de quotient qui est l’inverse de la sortie
retenue .
- Le quotient final de la division est la somme des quotients partiels
En considérant ces paramètres et les nouvelles techniques établies pour la

division, nous avons la figure 3.23 suivante
Figure 3.23. Diviseur 4 bits selon la disposition GDc
Page 62
La figure 3.23 montre qu’un circuit diviseur réversible est réalisé avec des
soustracteurs et additionneurs complets réversibles, des multiplexeurs réversibles et des
inverseurs réversibles. Comme le circuit multiplieur réversible, les additions sont
assurées par les PFAG, les soustractions par les TRFSG et les multiplexeurs par les
portes Fredkin. Des portes Feynman sont utilisées pour effectuer la reproduction des
opérandes et l’inversion des retenues des 5 1 modules soustracteur-multiplexeur. Le
multiplexeur est commandé par la sortie retenue de la soustraction pour
sélectionner le résultat de la soustraction ou le dividende. Le circuit diviseur quantique
4 bits en entier est réalisé avec 123 portes réversibles : 63 portes Feynman pour
reproduire l’opérande et inverser les dernières retenues des modules soustracteur-
multiplexeur, 4 portes PFAG pour l’addition, 28 portes TRFSG pour la soustraction et
28 portes Fredkin pour multiplexer le résultat de la soustraction ou le dividende. La
figure 3.24 présente la représentation graphique du circuit diviseur quantique 4 bits
selon la disposition GDc. Le nombre de sorties résiduelles de ce circuit est de 121 avec
un coût quantique équivaut à 459.
Dans les programmations informatiques, l’algorithme de la figure 3.25 illustre

cette méthode.
Page 63
Figure 3.24. Diviseur quantique 4 bits selon la disposition GDc

Page 64
Figure 3.25. Algorithme de la division binaire
Page 65
1.1.6. Récapitulation de l’unité arithmétique
Le tableau suivant récapitule les caractéristiques des circuits arithmétiques

proposés. Les portes réversibles utilisées, le nombre de sorties résiduelles ainsi que le
coût quantique du circuit y sont donnés.
Tableau 3.4. Tableau récapitulatif des circuits arithmétiques quantiques
Nombre Nombre Nombre Nombre Nombre Nombre Nombre de

Coût
Circuits de portes de portes de portes de portes de portes de portes sorties
quantique
FG F PG TR PFAG TRFSG résiduelles
Additionneur
- - 8 - 4 - 8 32
quantique 4 bits
Soustracteur
- - - 8 - 4 8 32
quantique 4 bits
Additionneur -
soustracteur 15 3 8 8 4 4 26 94
quantique 4 bits
Multiplieur
- 18 26 - 13 - 46 194
quantique 8 bits
Diviseur
63 28 8 56 4 28 121 459
quantique 4 bits
1.2. Unité Logique quantique

Puisque toutes les portes logiques réversibles d’ordre supérieur ou égal à 3 sont
universelles c'est-à-dire permettant de réaliser toutes les fonctions logiques booléennes,
alors la porte Fredkin et la porte Peres sont utilisées à nouveau pour effectuer les
fonctions logiques de base (NOR, OR, NAND, NAND, NXOR et XOR) dans l’UAL
proposée. La porte Fredkin génère le fonction logique OR et la porte Peres produit les
fonctions logiques AND et XOR. Des portes Feynman assurent toujours la copie des
opérandes et l’inversion des résultats. Le circuit unité logique composé de 5 portes
Feynman, une porte Fredkin et une porte Peres, présente 3 sorties résiduelles et son coût
quantique vaut 14. Le tableau 3.5 résume les caractéristiques de l’unité logique d’une
UAL.
Page 66
Figure 3.26. Unité logique quantique 1 bit pour les opérations logiques NOR, OR,
NAND, NAND, NXOR et XOR
Tableau 3.5. Tableau récapitulatif du circuit logique quantique
Nombre de Nombre de Nombre de Nombre de sorties Coût

Circuits
portes FG portes F portes PG résiduelles quantique
Unité logique
20 4 4 12 56
quantique 4 bits
1.3. Multiplexeur quantique
Le composant d’une UAL permettant de concentrer sur une seule voie de

transmission ses résultats d’opérations (arithmétiques et logiques) est le multiplexeur.
La figure 3.27 présente le schéma logique d’un multiplexeur vers 1. représente le
nombre de données à l’entrée et le 1 indique qu’il n’y a qu’une seule sortie.
Figure 3.27. Schéma logique d’un multiplexeur vers 1
Le bloc multiplexeur de l’UAL est constitué de trois multiplexeurs : le premier

pour concentrer sur une seule voie les résultats des opérations arithmétiques (addition,
soustraction, multiplication, division), le second pour les opérations logiques (NOR,
OR, NAND, NAND, NXOR et XOR) et le dernier pour choisir entre les deux
opérations. La figure 3.28 présente un schéma simplifié du bloc multiplexeur d’une
UAL.
Page 67
Figure 3.28. Schéma simplifié du bloc multiplexeur d’une UAL
Le premier multiplexeur est un multiplexeur 4 vers 1 c'est-à-dire qu’il dispose de

quatre entrées de données qui sont le résultat des quatre opérations arithmétiques
élémentaires et une sortie. Le deuxième multiplexeur est de type 6 vers 1 où les six
entrées représentent les fonctions logiques. Le dernier multiplexeur est un multiplexeur
2 vers 1 qui permet d’orienter le résultat des deux premiers multiplexeurs vers une seule
sortie . Tous ces multiplexeurs sont réalisés avec de portes Fredkin. Les figures 3.29,
3.30 et 3.31 présentent le schéma et le tableau de vérité des trois multiplexeurs
quantiques.
|;. |(.
|0. |? .
|1. |? .
Figure 3.29. Schéma et tableau de vérité d’un multiplexeur quantique 2 vers 1 (MUX 3)
Page 68
|;@ . |;A . |(.
|0. |0. |? .
|0. |1. |? .
|1. |0. |? .
|1. |1. |?B .
|;C . |;D . |;@ . |;A . |(.
|0. X |0. |0. |? .
|0. X |0. |1. |? .
|0. X |1. |0. |? .
|0. X |1. |1. |?B .
|1. |0. X X |?E .
|1. |1. X X |?F .
Le tableau 3.6 résume les caractéristiques du bloc multiplexeur quantique.
Tableau 3.6. Tableau récapitulatif des caractéristiques du bloc multiplexeur

quantique
Types de Nombre de portes Nombre de sorties

Coût quantique
multiplexeur Fredkin résiduelles
2 vers 1 1 2 5
4 vers 1 3 5 15
6 vers 1 5 9 25
Page 69
1.4. Conclusion partielle

Les nouvelles techniques de calcul en arithmétiques utilisant le calcul matriciel
sont appliquées aux circuits réversibles pour la conception d’une UAL. Des circuits
logiques réversibles ont été proposés pour les quatre opérations fondamentales en
arithmétiques compatibles avec l’écriture GDc des nombres. Ces circuits sont réalisés
avec des portes logiques réversibles formant des blocs avec un minimum de complexité.
L’ensemble des ces blocs constitue une unité arithmétique. En combinant cette dernière
à l’unité logique proposée en 1.2., nous obtenons une unité arithmétique et logique
réversible conçue en utilisant le calcul matriciel développé par Raoelina
Andriambololona.
Toutefois, le résultat de ces opérations est un nombre binaire. Il nous est donc
utile de créer un convertisseur pour lire ces nombres sous autres codes à savoir le code
décimal.
2. Convertisseurs réversibles utilisant le calcul

matriciel
Les résultats des opérations d’une UAL sont le plus souvent codés en nombre
binaire. Or, il nous est parfois nécessaire d’utiliser la sortie d’un système comme étant
l’entrée d’un autre. Un circuit convertisseur de codes doit être inséré entre les deux
systèmes s’ils utilisent des codages différents pour une même information. Dans cette
dernière section, nous proposons un circuit permettant de convertir un nombre binaire
en BCD (de l’anglais Binary Coded Decimal, c'est-à-dire nombre en décimal codé
binaire) et vice versa en utilisant le calcul matriciel.
2.1. Convertisseur binaire vers BCD réversible

Pour des raisons pratiques, le système décimal se présente aussi en code BCD
(Binary Coded Decimal) qui consiste à représenter chaque chiffre du code décimal par
un quartet binaire dans les circuits arithmétiques.
Page 70
Le chiffre 857 sera représenté par exemple, par 0001 1010 1110IJK . En BCD,
le comptage se fait toujours dans la base décimale, ce qui veut dire que la valeur la plus
élevée dans un quartet est 9 1001 . Par conséquent on doit faire une correction
après toute opération dès que l’on dépasse 9 en additionnant 6 (0110) pour générer un
report ramené au rang supérieur (figure 3.32) [71].
Tableau 3.7. Table de correspondance entre les nombres binaires purs, décimaux
et BCD en écriture GDc
Code binaire pur Code décimal Code BCD

0 0 0 0 00 0 0 0 0 0 0 0 0
1 0 0 0 10 1 0 0 0 0 0 0 0
0 1 0 0 20 0 1 0 0 0 0 0 0
1 1 0 0 30 1 1 0 0 0 0 0 0
0 0 1 0 40 0 0 1 0 0 0 0 0
1 0 1 0 50 1 0 1 0 0 0 0 0
0 1 1 0 60 0 1 1 0 0 0 0 0
1 1 1 0 70 1 1 1 0 0 0 0 0
0 0 0 1 80 0 0 0 1 0 0 0 0
1 0 0 1 90 1 0 0 1 0 0 0 0
0 1 0 1 01 0 0 0 0 1 0 0 0
1 1 0 1 11 1 0 0 0 1 0 0 0
0 0 1 1 21 0 1 0 0 1 0 0 0
1 0 1 1 31 1 1 0 0 1 0 0 0
0 1 1 1 41 0 0 1 0 1 0 0 0
1 1 1 1 51 1 0 1 0 1 0 0 0
Figure 3.32. Additionneur BCD classique 4 bits
L’équivalence réversible d’un additionneur BCD classique 4 bits est donnée par la
figure 3.33. Le circuit additionneur BCD quantique 4 bits est composé de 9 portes
PFAG, 2 portes Fredkin et 6 portes Feynman. Son coût quantique vaut 88 et le nombre
de ses sorties résiduelles est 24.
Page 71
Figure 3.33. Additionneur BCD quantique 4 bits
En tenant compte de l’addition BCD, on peut appliquer la méthode du calcul

matriciel pour convertir un nombre binaire en BCD.
Exemple 22 : le nombre 1111 1111 (qui est 552 ) à convertir en BCD [3-6-13]
1000 0000 0000 S0000 1000 V

S V R0000 1000 U
R 0100 0000 0000 U R U
R 0010 0000 0000 U R0000 1000B U
R 0001 0000 0000 U R0000 1000 U
M N11111111O⨂ R U⨂R EU
0110 1000 0000
R U R0000 1000 U
R 0100 1100 0000 U R0000 1000F U
R 0010 0110 0000 U R WU
Q 0001 0100 1000 T R0000 1000 U
Q0000 1000 T
X
Page 72
où, dans la matrice ligne,
1 0 0 0
0 1 0 0
1 YE Z [
0 0 1 0
0 0 0 1
1000
0100
0010
0001 30110
0110 30110
0100
0010
0001 30110
0000
0000
0000
0000
1000
M 3
1100
0110 30110
0100
0000
0000
0000
0000
0000
0000
0000
1000
\1010
]^]_ \1010
]^]_ \0100
]^]_
F F IJK
L’analyse de cet exemple nous montre qu’un convertisseur binaire vers BCD se
réalise avec des additionneurs simples et des additionneurs BCD [13]. Comme le chiffre
1 est peu nombreux que 0 dans la matrice de passage, les nombres binaires à convertir
sont reliés aux chiffres 1 des opérandes. Nous proposons ainsi la figure 3.34 comme
convertisseur binaire vers BCD utilisant le calcul matriciel.
Page 73
Figure 3.34. Convertisseur binaire vers BCD suivant la disposition GDc
Le circuit réversible équivalent qui réalise la conversion binaire vers BCD est
donné par la figure 3.35 [72-73-74]. Il est constitué de 68 portes PFAG, 12 portes
Fredkin et 44 portes Feynman. Son coût quantique vaut 648 et le nombre de ses sorties
résiduelles est 174.
Page 74
Figure 3.35. Convertisseur binaire vers BCD quantique suivant la disposition GDc
Page 75
2.2. Convertisseur BCD vers binaire réversible

Afin de concevoir un convertisseur BCD vers un binaire, considérons d’abord
l’exemple suivant.
Exemple 23 : convertissons en binaire le nombre BCD 1010 1010 0100IJK [3-6-13]
1000000 2
N N 1010 1010 0100 O⨂ a0 1 0 1 0 0 0b ⨂ c2 d
0010011
2
où, dans la matrice de passage,
1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0
1 IE Z [ et 0 Z [
0 0 1 0 0 0 0 0
0 0 0 1 0 0 0 0
1010
0000
0000
0000
1010
0000
0000
0000
0100
0000
1010
M 3 0000
0000
0000
0000
0000
0000
0100
0000
0000
0100
111111100
Cet exemple montre qu’un convertisseur BCD vers binaire est réalisé uniquement
avec des additionneurs simples qui additionnent les chiffres BCD activés par les chiffres
1 dans la matrice de changement de base [13]. La figure 3.36 présente le schéma d’un
convertisseur BCD vers binaire suivant la disposition GDc.
Page 76
La figure 3.36 montre que la conversion BCD vers binaire quantique est réalisée
avec des additionneurs complets quantiques uniquement soit des portes PFAG. Des
portes Feynman assurent la copie des opérandes. La figure 3.37 présente le circuit
convertisseur BCD vers binaire quantique suivant la disposition GDc. Comme il est
constitué de 20 portes PFAG et 12 portes Feynman, son coût quantique vaut 172 et le
circuit a 41 sorties résiduelles.
Figure 3.36. Convertisseur BCD vers binaire suivant la disposition GDc
Page 77
Figure 3.37. Convertisseur BCD vers binaire quantique suivant la disposition GDc
2.3. Conclusion partielle

A partir de la technique développée par Raoelina Andriambololona et basée sur
l’utilisation du calcul matriciel qui permet de réaliser le changement de bases de
numération, des circuits convertisseurs réversibles sont proposés. Ces circuits assurent
la conversion d’un nombre binaire en BCD et vice versa. L’étude de l’expression de la
matrice de passage permet de constituer les composantes des convertisseurs et
d’optimiser les circuits en termes de complexité. Des portes logiques réversibles
réalisant l’addition, qui sont les additionneurs complets et additionneurs BCD sont les
composantes majeures de ces circuits. Le tableau 3.8 ci-dessous récapitule les
caractéristiques de ces circuits convertisseurs.
Tableau 3.8. Tableau récapitulatif des caractéristiques des circuits convertisseurs

entre un nombre codé en binaire et BCD
Nombre de
Types de Nombre de Nombre de Nombre de
sorties Coût quantique
convertisseur portes PFAG portes Fredkin portes Feynman
résiduelles
Binaire vers
68 12 44 174 648
BCD
BCD vers
20 - 12 41 172
Binaire
Page 78
CONCLUSION GENERALE
CONCLUSION
Le présent travail de thèse porte sur la conception de l’unité arithmétique et
logique réversible d’un ordinateur quantique utilisant la méthode de Raoelina
Andriambololona. Cette dernière, se basant sur le calcul matriciel, nous a permis de
pallier aux problèmes liés à la numération et à l’arithmétique.
Trois faits importants ont été résolus par la méthode utilisant le calcul matriciel.
Premièrement, l’écriture de la gauche (G) vers la droite (D) par ordre croissant (GDc),
comparée à la disposition habituelle qui s’effectue de la gauche (G) vers la droite (D)
par ordre décroissant (GDd) est la plus logique et la plus consistante avec les opérations
arithmétiques élémentaires (addition, soustraction, multiplication, division).
Deuxièmement, en conséquence de cette nouvelle disposition, de nouvelles règles
homogènes et consistantes avec la disposition GDc sont établies pour l’addition, la
soustraction, la multiplication et la division. Troisièmement, le problème de changement
de base numérale en utilisant la matrice de changement de base dans un espace linéaire
est résolu de façon simple, directe et immédiate en utilisant les règles habituelles de
l’addition et de la multiplication du calcul matriciel.
Ces résultats ont tous mené à la perspective d’un changement de programmation

et de conception d’un ordinateur. Munis de ces nouvelles techniques, nous avons
proposé des circuits arithmétiques réalisant les opérations arithmétiques et logiques
d’une unité arithmétique et logique (UAL) d’un ordinateur et la conversion d’un
nombre codé différemment.
L’additionneur, le soustracteur, le multiplieur et le diviseur ainsi que le AND, le

OR, le XOR … qui sont des opérateurs arithmétiques et des opérateurs logiques de
l’UAL sont réalisés avec des portes logiques réversibles en tenant compte de la
réduction de la complexité des circuits. Des algorithmes sont également proposés
permettant la programmation de nouvelles techniques ainsi établies. L’analyse de
l’expression des matrices de changement de bases nous permet de concevoir des circuits
convertisseurs de codes réversibles et de les optimiser en termes de complexité.
Page 79
CONCLUSION GENERALE
Ces circuits seront utilisés dans le microprocesseur des ordinateurs quantiques

contribuant à leur conception et à leur développement puisque plus tard les ordinateurs
classiques actuels seront obsolètes et sont actuellement en difficultés à cause de
l’utilisation des circuits irréversibles et de la miniaturisation croissante de leurs
composantes électroniques. En effet, la dissipation d’énergie par l’utilisation des portes
logiques irréversibles dans les circuits électroniques détériore principalement la
performance du système et réduit l'espérance de vie de ses composantes et à partir d’une
certaine limite de miniaturisation (20 nm de section pour un transistor qui représente
seulement quelques dizaines d'atomes), les effets quantiques deviennent incontournables
et perturbent le fonctionnement classique des transistors.
Malgré la puissance des ordinateurs quantiques tirant leurs avantages des

principes fondamentaux de la superposition des états et de l’intrication quantique, leur
principal problème est la décohérence. En effet, lorsque le nombre de qubits devient
grand, la décohérence entre en jeu en perturbant l’état des registres et empêche de
maintenir longtemps l'intrication et la superposition. De plus, ces ordinateurs devront
être isolés dans des milieux stériles et à zéro degré absolu afin de maximiser le temps
d’état de superposition quantique nécessaire aux calculs.
Ces dernières constations nous ont donné deux idées de perspectives de travail.
Tout d’abord du coté matériel informatique (Hardware), il faut approfondir les
recherches dont le but est d’obtenir un grand nombre de qubits intriqués et maintenir
cette intrication le plus longtemps possible.
Pour la partie logicielle (Software), la conception d’un logiciel de système

d’exploitation quantique compatible avec les nouvelles techniques utilisant le calcul
matriciel sont envisageables.
Page 80
ANNEXE 1
ANNEXE 1
INEGALITES DE BELL
En 1935, A. Einstein, B. Podolsky, et N. Rosen [29] ont développé une théorie qui
consiste à réfuter la notion de complémentarité de Bohr et l'interprétation indéterministe
de la mécanique quantique. Ils pensaient que la mécanique quantique est une théorie
incomplète, que la nature est déterministe, et que l'aléatoire qu'on observe n'est dûe qu'à
notre ignorance des phénomènes sous-jacents. Pour arriver à leur fin, ils ont critiqué en
particulier le concept d’intrication quantique, selon lequel l’état de particules peut être lié
quelle que soit la distance qui les sépare. Selon ces trois physiciens, l’intrication quantique
implique qu’il existe entre deux particules intriquées des interactions qui se propagent
plus vite que la lumière. Or toute vitesse supérieure à la vitesse de lumière est en conflit
avec la relativité restreinte : c’est le paradoxe Einstein-Podolsky-Rosen, abrégé en EPR.
Ainsi, EPR avançaient une interprétation réaliste et locale en supposant qu’il existe des
variables cachées pré-établies qui portent l’information de l’issue de la mesure et qui
donnent l’impression d’une communication immédiate. Niels Bohr a réagi
immédiatement en répétant qu’il n’y a pas de conflit avec la relativité restreinte car
l’intrication quantique est un phénomène non local et insistant sur le fait que les états
quantiques n'existent pas tant qu'ils n'ont pas été mesurés [30]. Le débat entre Einstein et
Bohr sur ce paradoxe a duré 20 ans, jusqu'à la fin de leur vie.
En 1964, John Bell parvenait à formaliser le problème par des inégalités, dites de
Bell, qui sont évaluées au cours de l’expérience [31-32-33-34-35]. Si l’inégalité n’est pas
respectée, alors le résultat de l’expérience ne peut pas être expliqué par l'existence de
variables cachées, et il faut se résoudre à admettre le caractère non local de la nature.
On se place dans la situation du paradoxe EPR. On a un système qui émet des paires
de particules intriquées. On a disposé deux détecteurs de part et d'autre de l'émetteur et à
égale distance de celui-ci. Supposons qu’on peut mesurer trois grandeurs , ou . Les
↑ ↓ ↑ ↓ ↑ ↓
résultats possibles sont et si on mesure , et si on mesure et et si on
mesure . Si on mesure la même grandeur pour les deux particules d'un même couple, les
résultats sont opposés. On aura par exemple ↑
& ↓
ou ↓
& ↑
.
Page 81
ANNEXE 1
Dans l’hypothèse de variables cachées, les particules ont décidé de la réponse

qu'elles vont donner avant d'avoir atteint le détecteur, par exemple au moment de se
quitter. Pour une théorie totalement déterministe, cette date est même reportée à =
infini. Le fait que deux particules d'une même paire donnent toujours des réponses
↑ ↑ ↑ ↑ ↑ ↓
opposées, implique qu’elles peuvent se classer en 8 classes : , ,
↑ ↓ ↑ ↑ ↑ ↓ ↓ ↑ ↓ ↓ ↑ ↓ ↓ ↓ ↑ ↓ ↓ ↓
, , , , et .
Toutefois on ne peut pas déterminer dans laquelle de ces 8 classes se trouve une
particule donnée. Pourtant on peut utiliser une astuce qui nous permet d'avoir accès à deux
des variables associées à une particule. Puisque les deux particules d'une paire sont dans
↑ ↓
des états opposés, si on mesure pour l'une, on sait que l'autre est . Supposons qu’on
mesure sur l'une et sur l'autre. Si nous obtenons ↑
& ↑
, on sait que les particules
étaient ↑ ↓
& ↓ ↑
. Une particule ↑ ↑
doit être nécessairement soit ↑ ↑ ↑
,
soit ↑ ↑ ↓
. Si on note ( ) la probabilité d'être dans un état , on peut écrire
trivialement
↑ ↑
= ↑ ↑ ↑
∪ ↑ ↑ ↓ ( 1.1)
Pour la même raison, on a
↑ ↑ ↑
≤ ↑ ↑ ( 1.2)
↑ ↑ ↓
≤ ↑ ↓ ( 1.3)
En reportant ( 1.2) et ( 1.3) dans ( 1.1), on obtient

↑ ↑
≤ ↑ ↑
∪ ↑ ↓ ( 1.1)
Cette dernière inéquation constitue l’inégalité de Bell.
En 1982, Alain Aspect et ses équipes de l’Institut d’optique à Orsay mettent au

point une expérience pour vérifier les inégalités de Bell [36]. Dans le dispositif, des paires
de photons intriqués sont produites, puis chacun des photons d’une paire est dirigé vers
un détecteur pour mesurer sa polarisation. Les deux instruments sont suffisamment
éloignés l’un de l’autre pour éviter qu'une communication à la vitesse de la lumière puisse
fausser le résultat de la mesure. Ils montrent que, dans ce dispositif, les inégalités de Bell
sont violées, confirmant ainsi le caractère non local de la physique quantique.
Page 82
ANNEXE 2
ANNEXE 2
ALGORITHMES QUANTIQUES CELEBRES
A2.1. Algorithme de Deutsch-Jozsa
L’algorithme de Deutsch et Jozsa est l’algorithme quantique le plus simple. Il combine le

parallélisme quantique avec l’interférence. Il fut inventé par David Deutsch [75], ensuite
amélioré par Deutsch et Jozsa [76] et finalement par Cleve-Ekert-Macchiavello-Mosca [77].
Etant donné une fonction booléenne
∶ 0,1 → 0,1 ( . 2.1)
dont on sait à priori qu’elle est constante (0 ou 1 sur toutes les entrées) ou balancée (0 dans la
moitié des cas, 1 dans les autres). Le but du problème est de savoir si la fonction est constante
ou équilibrée.
Le problème de Deutsch-Jozsa est un problème de décision avec Oracle, c'est-à-dire que

l’on ne connaît pas la fonction mais que l’on a à disposition un Oracle qui donne la réponse
pour toute entrée qui lui est soumise. Le problème est de décider si est constante. Le nombre
de questions nécessaires à l’oracle détermine la complexité temporelle de la résolution. Le but
est de prendre la décision correcte en posant le moins de questions possibles.
Si un algorithme classique et déterministe est utilisé, il faut 2 + 1 évaluations de la

fonction mathématique dans le pire des cas pour trouver la solution, c’est-à-dire exponentielle
par rapport à la taille des entrées.
Dans le cas de l'utilisation d'un algorithme probabiliste, un nombre constant d'évaluation

est suffisant pour trouver la bonne réponse avec une forte probabilité, néanmoins 2 +1
évaluations sont toujours nécessaires pour que la réponse soit correcte avec probabilité 1.
L'algorithme quantique de Deutsch-Jozsa permet de trouver une réponse toujours correcte avec
une seule évaluation de .
Page 83
ANNEXE 2
Algorithme de Deutsch
1- L’algorithme commence avec deux qubits dans l’état |0"|1". Une transformation
d’Hadamard est d’abord appliquée à chaque qubit. Cela donne
1
#|0"#|1" = (|0" + |1")(|0" − |1") ( . 2.2)
2
2- Un oracle quantique de la fonction , noté %& permet de passer de |'"|(" à |'"| (')⨁(".
En appliquant cet opérateur à notre état, nous obtenons
1 1
%& * (|0" + |1")(|0" − |1")+ = |0"(| (0)⨁0") − (| (0)⨁1") + |1"(| (1)⨁0") − (| (1)⨁1")
2 2
1 1
%& * (|0" + |1")(|0" − |1")+ = ,(−1)&(-) |0"(|0" − |1") + (−1)&( ) |1"(|0" − |1").
2 2
1 1
%& * (|0" + |1")(|0" − |1")+ = (−1)&(-) |0" + (−1)&(-)⨁&( ) |1" (|0" − |1") ( . 2.3)
2 2
Nous ignorons le dernier bit et la phase globale, nous avons alors l'état
1 1
%& * (|0" + |1")(|0" − |1")+ = |0" + (−1) &(-)⨁&( ) |1" ( . 2.4)
2 √2
3- En appliquant une transformation d'hadamard à cet état, nous obtenons
1 1
#* |0" + (−1) &(-)⨁&( ) |1" + = |0" + |1" + (−1) &(-)⨁&( ) |0" − (−1) &(-)⨁&( ) |1"
√2 2
1 1
#* |0" + (−1) &(-)⨁&( ) |1" + = , 1 + (−1) &(-)⨁&( )
|0" + 1 − (−1) &(-)⨁&( )
|1".
√2 2
( . 2.5)
4- (0)⨁ (1) = 0 si et seulement si nous observons un zéro. Donc, la fonction est constante
si et seulement si nous mesurons un zéro.
Page 84
ANNEXE 2
L'algorithme de Deutsch-Jozsa
Nous commençons avec l'état à 2 + 1 qubit |0" |1". Les premiers 2 qubits sont tous
⨂
1-
dans l'état |0" et le dernier qubit dans l'état |1". Nous appliquons ensuite la transformation
d'Hadamard à chaque qubit, pour obtenir
67
1
5 |'"(|0" − |1") ( . 2.6)
√2 4
89-
2- L’oracle quantique %& qui transforme de |'"|(" à |'"| (')⨁(" donne
67
1
5 |'"(| (')" − |1⨁ (')") ( . 2.7)
√2 4
89-
Pour chaque ', (') vaut 0 ou 1. Une rapide vérification de ces deux possibilités nous
laisse
67
1
5 (−1) (')
|'"(|0" − |1") ( . 2.8)
√2 4
89-
3- A ce point, le dernier qubit peut être ignoré. Nous appliquons alors à nouveau une
transformation d'Hadamard à chacun des qubits restants afin d'obtenir
67 67 67 67
1 1
5 (−1) (')
5 (−1)'.( |(" = 5 > 5 (−1) (')
(−1)'⋅( @ |(" ( . 2.9)
2 2
89- =9- =9- 89-
où ' ⋅ ( = '- (- ⨁' ( ⨁ ⋯ ' ( est la somme du produit bit-à-bit.
4- Finalement nous examinons la probabilité de mesurer |0"⨂2 ,

6
67
1
C 5 (−1) (')
C ( . 2.10)
2
89-
qui vaut 1 si f (') est constant (interférence constructive) et 0 si (') est équilibrée
(interférence destructive).
Le circuit de la figure A2.1 résume ces quatre étapes
Page 85
ANNEXE 2
Figure A2.1. Circuit quantique de l’algorithme de Deutsch-Jozsa
A2.2. Algorithme de Shor
L’algorithme de Shor [78] est un algorithme quantique pour factoriser un entier naturel D
en temps E((log D)I ) et en espace E(log D) avec un circuit quantique de taille polynomiale. Il
s’agit d’un algorithme de factorisation pour les entiers.
Le théorème fondamental de l’arithmétique nous assure que tout entier D peut être
décomposé de facon unique en un produit de nombres premiers. Il n’existe pas d’algorithme
classique connu pour pouvoir factoriser un entier en temps polynomial. Ce qui veut dire qu'il
n'existe pas d'algorithme connu pouvant le factoriser en temps E(D J ) quelle que soit la
constante K. Le meilleur algorithme classique de factorisation d’un nombre de D bits
requiert E LM'N ,(64⁄9) D PI (ln D) PI .R

PI 6
opérations mais on ne connaît pas sa classe de
complexité.
L’algorithme de factorisation d’un nombre entier D consiste en deux parties :
I. Une réduction du problème de factorisation en un problème de recherche d'ordre, qui peut

être effectué sur un ordinateur classique :
• Choisir un entier S entre 1 et D : 1 T S T
• Calculer le U V(S, D). Si U V(S, D) = 1, continuer. Sinon, le problème est
résolu
Page 86
ANNEXE 2
II. Une résolution du problème par le calcul d’ordre avec un ordinateur quantique dans
laquelle s’utilise l’algorithme quantique de Shor :
• Trouver la période W de la fonction (') = S 8 modZD[ c'est-à-dire le plus petit
entier W pour lequel (' + W) = (')
• Si W est impair, retourner à l'étape 1.
\P
Si S 6 ≡ −1 modZD[, retourner à l'étape 1.
\P
Les facteurs de D sont U V S 6 ± 1, D . Effectué
Il est connu depuis 1976 que la factorisation peut se réduire à la recherche de l’ordre.
Application au cas _ = `a
• On choisit a au hasard, 1 T S T :S = 7
• U V(7,15) = 1, on continue.
• La période de b (') = 78 modZ15[ est W = 4 :
' 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
b (') 1 7 4 13 1 7 4 13 1 7 4 13 1 7 4 13
• W + 4 est pair et 76 = 49 = 4 modZ15[ ≠ ±1 modZ15[, retourner à l'étape 1.

Alors : U V(50,15) = 5
U V(48,15) = 3. Problème résolu !
Pour la factorisation des entiers, seule l’étape 3 qui consiste au calcul de la période de la
fonction b (') = S 8 modZD[ est une étape de calcul quantique. Toutes les autres parties de
l’algorithme sont des calculs classiques. La transformée de Fourier discrète (DFT) est une
méthode qui permet de trouver la période d’une fonction. Malheureusement, s’il faut 2 bits pour
représenter D, le calcul classique de DFT demande 26 opérations élémentaires. L’algorithme
de Shor utilise la superposition des états quantiques permettant de définir une transformée de
Fourier quantique (QFT), qui aboutit au même résultat que DFT, mais en 26 opérations. Puisque
la QFT se terminera par une mesure quantique probabiliste et qu’il suffit en moyenne de 2
essais de QFT pour trouver la période, il faudra donc de l’ordre de 2I opérations pour
factoriser D : la complexité de l'algorithme de Shor est polynomiale, alors que celle du meilleur
algorithme classique connu est exponentielle.
Page 87
ANNEXE 2
Procédure de l’algorithme de Shor
1- Choisissons un entier 2 tel que

D 6 T 2 T 2D 6
2- Choisissons un nombre entier pseudo-aléatoire S premier avec D. Si S n’est pas premier
avec D, l’algorithme de Shor ne sera pas utilisé. Sinon, appliquons le reste de
l’algorithme.
3- Créons un registre quantique et partitionnons-le en en deux parties : registe1 et registre 2.
Ainsi l’état de l’ordinateur quantique peut être donné par |WMd1, WMd2". Le registre 1 doit
avoir assez de qubits pour représenter les entiers aussi grands que D − 1.
4- Chargeons le registre 1 avec une superposition de tous les entiers compris entre 0 et 2 −
1. Chargeons le registre 2 avec des zéros. Ceci se fait avec l’ordinateur quantique. A ce
stade, l’état quantique du registre mémoire est
67
1
5 |', 0" ( 2.11)
√2 89-
5- Utilisons le parallélisme quantique pour calculer la fonction

(') = S 8 modZD[
Pour tous les nombres entiers du registre 1 et stockons le résultat dans le registre 2 (cette
fonction est inévitablement périodique de période W). Ceci se fait en une seule fois étant
donné que l’ordinateur quantique calculera seulement S|8" modZD[ où |'" est une
superposition des états créés dans l’étape 4.
A ce point, l’état quantique du registre mémoire est :
67
1
5 e', S|8" modZD[f ( 2.12)
√2 89-
6- Mesurons le deuxième registre. Soit K le résultat de la mémoire. Ceci a pour effet,

l’effondrement du registre 1en une superposition égale de chaque valeur de ' compris
entre 0 et 2 − 1 tel que
S 8 modZD[ = K
Page 88
ANNEXE 2
L’état quantique du registre mémoire après cette étape est
1
5 |'′, K" ( 2.13)
g‖ ‖ 8j∈l
où est l’ensemble des ' tel que S 8 modZD[ = K et ‖ ‖ est le nombre d’éléments de cet
ensemble.
7- Appliquons la transformée de Fourier quantique sur le registre 1. Rappelons que la
transformation de Fourier transforme l’état |'" en un autre état
67
1 6no8p
|'m" = 5M 67 |q" ( 2.14)
√2 p9-
Cette étape s’effectue en une seule étape grâce au parallélisme quantique. Après la
transformée de Fourier quantique, notre registre est dans l’état
67
1 1 6no8jp
5 5M 67 |q, K" ( 2.15)
g‖ ‖ 8j∈l √2 p9-
8- Mesurons l’état du registre 1, appelons cette valeur r. Cet entier r a une grande
, où W est la période désirée.

67
\
probabilité d’être un multiple de
9- Extraction de la période. Dans le cas où la période arrive à être une puissance de 2, de

67
\
sorte que ma transformée de Fourier quantique donne exactement les multiples de , la
période devient facile à extraire. Dans ce cas, r = s où s est un entier. La plupart du

67
\
temps s et W seront relativement premiers. Dans ce cas, la réduction de la fraction 67 à sa

t
plus simple expression donnera une fraction dont le dénominateur est 2 , candidat pour
la période W.
10- Trouver un facteur de D. Lorsque notre estimation de la période, 2 , est pair, nous
\P \P
utilisons l’algorithme d’Euclide pour vérifier efficacement si S 6 + 1 ou S 6 − 1 a un
\P \P
facteur commun non-trivial avec D. La raison pour laquelle S 6 + 1 ou S 6 − 1 est
susceptible d’avoir un facteur commun non-trivial avec D est la suivante : si W est
réellement la période de (') = S 8 modZD[, alors S\ = 1 modZD[
puisque S\ S 8 = S 8 modZD[ pour tout '. Si W est pair, nous pouvons écrire :
( 2.16)
\P \P
S 6 +1 S 6 − 1 = 0 modZD[
Page 89
ANNEXE 2
\P \P \P \P
Ainsi, tant que ni S 6 + 1 ni S 6 − 1 n’est multiple de D, soit S 6 + 1 ou S 6 −1 a
un facteur commun non-trivial avec D.
11- Répétons l’algorithme si ce processus ne donne pas un facteur de D. Les raisons pour
lesquelles le processus de l’algorithme peut ne pas donner le facteur de D sont les
suivantes :
La valeur de r n’est pas proche d’un multiple de

67
\
a) .
b) La période et le multiplicateur s auraient pu avoir un facteur commun, de sorte que

le dénominateur 2 soit en fait un facteur de la période et non la période elle-même.
c) L’étape 9 donne D comme un facteur de D.
d) La période de (') = S 8 modZD[ est impair.
Shor montre que peu de répétitions de cet algorithme donne un facteur de D avec une
forte probabilité.
A2.3. Algorithme de Grover [75]
L’algorithme de Grover permet de chercher un élément '- répondant à un certain critère
donné dans une liste non structurée ' de taille D. Comme l’algorithme de Shor, l’algorithme
de Grover présente une nouvelle procédure quantique tout à fait originale et d’intérêt certain.
Etant donné un ensemble de D éléments désordonnés parmi lesquels nous voulons un ou
plusieurs éléments répondant à un critère donné. La seule façon de procéder, classiquement, est
de faire une recherche linéaire (exhaustive) ou bien de procéder à une recherche aléatoire. Ces
deux méthodes requièrent de soumettre D⁄2 requêtes en moyenne et D − 1 dans le pire des cas.
Avec u éléments correspondants à un critère, il est alors facile de montrer que nous avons
besoin E(D⁄u ) requêtes pour réussir avec l’algorithme classique parce que tout élément choisi
au hasard se calculera avec la probabilité u⁄D. Donc si D = 2 , c'est-à-dire que l’entier D est
représenté par 2 bits, le temps de recherche est exponentiel alors que l’algorithme permet de
résoudre le problème en un temps E √D
Page 90
ANNEXE 2
Formulation mathématique du problème
Soit ∶ 0,1 → 0,1 tel que ∃! ' ∈ 0,1 telle que
(') = x1 si ' satisfait le critère ( 2.17)

0 sinon
Il s’agit d’un problème pour lequel la fonction est calculée par un Oracle E, lequel
effectue la transformation suivante :
E
%& ∶ |', ‚" → |', ‚⨁ (')" ( 2.18)
où
0 si ' ≠ '-
(') = ƒ ( 2.19)
1 si ' = '-
Ainsi la fonction n’est connue qu’à travers de cet Oracle. Nous voulons donc déterminer
une solution '- parme les 2 entrées possibles. Le cas qui nous intéresse est celui où il y a une
solution unique et où D est grand. Et nous supposons que D = 2 .
Procédure de l’algorithme de Grover
Initialisons les qubits d’entrées dans l’état |0" ⊗ |1". Les 2 premiers qubits stockent
⊗
1-
les entrées et le dernier qubit est un qubit dans lequel sera stockée la solution.
2- Appliquons la transformation de Walsh-Hadamard pour tous les 2 premiers qubits. Ce
qui nous donne l’état
67
1
|…" = 5 |'" ( 2.20)
√2 89-
Cet état contient tous les D nombres entiers en entrée avec la même probabilité
√67
.
Cette distribution peut être obtenue en E(log D)
3- Appliquons l’itération de Grover U, † fois. L’itération de Grover peut être divisée en

quatre étapes
a) Application de l’Oracle E effectuant l’opération
67
E 1
|…" → 5 (−1) &(8) |'" ( 2.21)
√2 89-
L’état qu’on cherche sera précédé par un signe négatif. Ce résulat est obtenu par le
parallélisme quantique.
Page 91
ANNEXE 2
b) Application de la transformation de Walsh-Hadamard # ⊗ .

c) Application d’une phase de -1 (ou ‡) sur tous les états de base de calcul de
(|0" − |1"),
√6
l’ordinateur. Puisque le deuxième qubit est toujours dans l’état
l’effet de cette opération peut être décrit par un opérateur unitaire agissant
uniquement sur le registre. Il s’agit de l’opérateur
n = 2|0"ˆ0| − ‰ ( 2.22)
d) Application de la transformation de Walsh-Hadamard # ⊗ .
L’effet combiné de ce quatre étapes peut se résumer dans l’opération
# ⊗ (2|0"ˆ0| − ‰)# ⊗ = 2|…"ˆ…| − ‰ ( 2.23)
où |…" est une superposition uniforme des états définis dans l’étape 2.
Ainsi une itération de Grover peut donc s’écrire
U = #⊗ n#
⊗
E = (2|…"ˆ…| − ‰)E ( 2.24)
L’opérateur # ⊗ n#
⊗
, noté VŠ , est appelé opérateur d’inversion autour de la moyenne
ou opérateur de diffusion.
4- Mesure : une fois l’itération de Grover est appliquée, l’amplitude de probabilité de l’état
recherché va augmenter graduellement tandis que les autres vont tombera sur la solution
à notre problème de recherche avec une grande probabilité en répétant l’itération de
Grover, U, † fois.
Ces quatre étapes sont résumées dans le circuit de la figure A2.2
Figure A2.2. Circuit quantique de l’algorithme de Grover
Page 92
Page 93
Page 94
Page 95
Page 96
Page 97
Page 98
Page 99
Page 100
Page 101
Page 102
Page 103
Page 104
BIBLIOGRAPHIE
[1] Raoelina Andriambololona, « Théorie générale des numérations écrite et parlée ».
Bull. Acad. Malg. LXIV./1-2, Antananarivo, Madagascar, 1986.
[2] Raoelina Andriambololona, « Théorie générale des numérations écrite et parlée. II
Utilisation du calcul matriciel en arithmétique. Nouvelle proposition d’écriture,
d’énoncé des règles d’addition et de multiplication des nombres ». Bull.
Acad.Malg LXV/1-2, Antananarivo, Madagascar, 1987.
[3] Raoelina Andriambololona, « Théorie générale des numérations écrite et parlée.
II- Utilisation du calcul matriciel en arithmétique. Application au changement de
bases de numération. Bull. Acad. Malg. LXV./1-2, Antananarivo, Madagascar »,
1987 (1989).
[4] Raoelina Andriambololona, Ravo Tokiniaina Ranaivoson, Wilfrid Chrysante
Solofoarisina. « Arithmetic and Matricial Calculation ». Pure and Applied
Mathematics Journal. Vol. 5, No. 3, 2016, pp. 82-86. doi:
10.11648/j.pamj.20160503.14.
[5] Raoelina Andriambololona, « Algèbre linéaire et multilinéaire », Collection
LIRA, INSTN-Madagascar, Antananarivo, Madagascar, 1986.
[6] M. Morris Mano, Charles Kime. « Logic and computer design fundamentals »
(4th ed.). Pearson, 2014.
[7] G. Moore, « Cramming more components onto integrated circuits », Electronics
38, 1965.
[8] Martin Fuechsle, Jill A. Miwa, Suddhasatta Mahapatra, Hoon Ryu, Sunhee Lee,
Oliver Warschkow, Lloyd C. L. Hollenberg, Gerhard Klimeck, Michelle Y.
Simmons, (2012), « A single-atom transistor », Nature Nanotechnology, Nature
Publishing Group, 7, 4: pg: 242--246, 10.1038/NNANO.2012.21,Nature
Nanotechnology, 19 February 2012; doi: 10.1038/NNANO.2012.21.
[9] R. Landauer, « Irreversibility and heat generation in the computing process ».
IBM J. Res. Dev. 5, 183, 1961.
[10] C.H. Bennett, « Logical Reversibility of Computation ». IBM J. Research and
Development, pp. 525-532, November 1973.
[11] Richard P. Feynman, « Simulating physics with computers ». International
Journal of Theoretical Physics, Volume 21, Issue 6-7, pp. 467-488, Nos. 6/7,
1982, doi: 10.1007/BF02650179.
Page 105
[12] P.W. Shor. « Polynomial-time algorithms for prime factorisation and discrete
logarithms on a quantum computer ». SIAM J. Comp., 26:1484, 1997.
[13] Nirina Gilbert Rasolofoson, Raoelina Andriambololona. « Design of ALU and
Code Converter Using Matrix Calculation ». Pure and Applied Mathematics
Journal. Vol. 6, No. 3, 2017, pp. 89-100. doi: 10.11648/j.pamj.20170603.11.
[14] Paul Benioff, « Quantum mechanical Hamiltonian models of discrete processes
that erase their own histories: application to Turing machines », International
Journal of Theoretical Physics 21 (3/4), 177–201, 1982.
[15] Paul Benioff, « Quantum mechanical Hamiltonian models of Turing machines »,
Journal of Statistical Physics 29 (3), 515–546, 1982.
[16] Claude E. Shannon, « A Mathematical Theory of Communication ». Bell Labs
Technical Journal vol. 27, july 1948, doi: 10.1002/j.1538-7305.1948.tb01338.x.
[17] Hartley, R.V.L., « Transmission of Information ». Bell System Technical Journal,
7: 3. July 1928 pp 535-563, doi: 10.1002/j.1538-7305.1928.tb01236.x.
[18] José-Philippe Pérez, « Thermodynamique Fondements et applications ». Dunod,
2001.
[19] von Neumann, J., « Mathematische Begründung der Quantenmechanik »,
Göttinger Nachrichten, 1927a.
[20] von Neumann, J., « Wahrscheinlichkeitstheoretischer Aufbau der
Quantenmechanik », Göttinger Nachrichten, 1927b.
[21] von Neumann, J., « Thermodynamik Quantenmechanischer Gesamtheiten »,
Göttinger Nachrichten, 1927c.
[22] George Boole. « The Mathematical Analysis of Logic – Being an Essay Towards
a Calculus of Deductive Reasoning ». Cambridge: Macmillan, Barclay, &
Macmillan; London: George Bell, 1847.
[23] E. Fredkin, T Toffoli, « Conservative Logic », International Journal of Theor.
Physics, 21(1982), pp. 219-253.
[24] T. Toffoli., « Reversible Computing », Tech memo MIT/LCS/TM-151, MIT Lab
for Computer Science (1980).
[25] B. Schumacher, « Quantum coding », Phys. Rev. A 51, 2738, 1995.
[26] RAOELINA ANDRIAMBOLOLONA, « Mécanique quantique ». Collection
LIRA. 1990.
[27] Charles Antoine, « Introduction à la physique quantique ». Dunod, 2017.
Page 106
[28] P. A. M. Dirac, « A new notation for quantum mechanics », Mathematical
Proceedings of the Cambridge Philosophical Society, July 1939, p. 416-418.
[29] Albert Einstein, Boris Podolsky, Nathan Rosen, « Can Quantum-Mechanical
Description of Physical Reality Be Considered Complete? », Physical Review,
vol. 47, 1935, p. 777-780.
[30] Niels Bohr, « Can Quantum-Mechanical Description of Physical Reality Be
Regarded as Complete? », Physical Review, oct. 15, 1935.
[31] J. S. Bell, « On the Einstein Podolsky Rosen Paradox », Physics Vol. 1, No. 3, pp.
195-200, 1964.
[32] J. S. Bell, On the problem of hidden variables in quantum mechanics, Review of
Modern Physics 38 (1966), 447.
[33] J. S. Bell, Introduction to the hidden variable question, Proceedings of the
International School of Physics Enrico Fermi, Course IL, Foundations of
Quantum Mechanics (1971), 171-181.
[34] J. S. Bell, Speakable and Unspeakable in Quantum Mechanics, Cambridge
University Press (1987), ISBN 13 : 9780521523387.
[35] M. Bell, K. Gottfried & M. Veltman ; John S Bell on the foundations of quantum
mechanics, World Scientific (2001), ISBN 981-02-4688-9.
[36] Aspect, A., « Proposed experiment to test the non-separability of quantum
mechanics », Physical Review, D. 14, 1976.
[37] C.H. Bennett & G. Brassard, « Quantum cryptography : public key distribution
and coin tossing », Proceeding of IEEE international conference on computers,
systems and signal processing, page 175, IEEE Press, 1984.
[38] C.H. Bennett, G. Brassard & A. Ekert, « Quantum cryptography », Sci. Am. 267,
50, 1992.
[39] C.H. Bennett, G. Brassard, C. Crépeau, R. Jozsa, A. Peres & W. Wooters, «
Teleporting an unknown quantum state via dual classical and EPR channels »,
Phys. Rev. Lett. 70, 1895, 1993.
[40] Erhard Schmidt, « Zur Theorie der linearen und nichtlinearen Integralgleichungen
I », Math. Annalen 63 (1907), 433-476.
[41] Erhard Schmidt, « Zur Theorie der linearen und nichtlinearen Integralgleichungen
II », Math. Annalen 64 (1907), 161-174.
[42] W.K. Wootters. « Entanglement of formation of an arbitrary state of two qubits ».
Phys. Rev. Letters, 80 :2245–2248, 1998.
Page 107
[43] D. Dieks, « Communication by EPR devices », Phys. Lett. A 92, 271, 1982.
[44] W. Wooters & W.H. Zurek, « A single quantum cannot be cloned », Nature 299,
802, 1982.
[45] I.L. Chuang & M.A. Nielsen, « Quantum Computation and Quantum Information
», Cambridge University Press, Cambridge, U.K., 2000.
[46] Schrödinger, E. (1926) « An Undulatory Theory of the Mechanics of Atoms and
Molecules ». The Physical Review, 28, 1049-1070.
http://dx.doi.org/10.1103/PhysRev.28.1049.
[47] B. C. Hall, « Lie groups, Lie algebras, and representations. An elementary
introduction » Second edition. Graduate Texts in Mathematics, 222. Springer,
2015.
[48] D. Deutsch, A. Barenco & A. Ekert, « Universality in quantum computation »,
Proc. R. Soc. Lond. A 449, 669 (1995).
[49] S. Lloyd, « Almost any quantum logic gate is universal », Phys. Rev. Lett. 75, 346
(1995).
[50] D. Maslov and G. W. Dueck, « Reversible Cascades with Minimal Garbage »,
IEEE Trans. on CAD, vol. 23(11), pp. 1497-1509, Nov. 2004.
[51] W.N. N. Hung, X. Song, G. Yang, J. Yang, and M. Perkowski, « Optimal
Synthesis of Multiple Output Boolean Functions Using a Set of Quantum Gates
by Symbolic Reachability Analysis », IEEE Trans. Computer-Aided Design, Vol.
25, No. 9,pp.1652-1663, Sep 2006.
[52] J. A. Smolin, D. P. DiVincenzo, « Five Two-Bit Quantum Gates are Sufficient to
Implement the Quantum Fredkin Gate », Physical Review A, 53, 1996, pp.2855-
2856.
[53] A. Peres, « Reversible logic and quantum computers », Phys. Rev. A, Gen. Phys.,
vol. 32, no. 6, pp. 3266–3276, Dec. 1985.
[54] W.N. N. Hung, X. Song, G. Yang, J. Yang, and M. Perkowski, « Optimal
Synthesis of Multiple Output Boolean Functions Using a Set of Quantum Gates
by Symbolic Reachability Analysis », IEEE Trans. Computer-Aided Design, Vol.
25, No. 9,pp.1652-1663, Sep 2006.
[55] H Thapliyal and N Ranganathan, « Design of Efficient Reversible Binary
Subtractors Based on a New Reversible Gate », IEEE Proceedings of the
Computer Society Annual Symposium on VLSI, pp. 229-234 (2009).
Page 108
[56] H Thapliyal and N Ranganathan, « Design of Reversible Latches Optimized for
Quantum Cost, Delay and Garbage Outputs », Proceedings of Twenty Third
International Conferences on VLSI Design, pp. 235-240(2010)
[57] Rabi II. « Space quantization in a gyrating magnetic field ». Phys Rev 1937;
51:652-4.
[58] Rabi II, Zacharias JR, Millman S, Kusch P. « A new method of measuring
nuclear magnetic moment ». Phys Rev 1938;53:318.
[59] R. Laflamme, E. Knill, D.G. Cory, E. M. Fortunato, T.F. Havel, C. Miquel, R.
Martinez, C. Negrevergne, G. Ortiz, M. Pravia, Y. Sharf, S. Sinha, R. Somma et
L. Viola. « Introduction to NMR Quantum Information Processing ». arXiv, page
44, 2002.
[60] Michael A. Nielsen and Isaac L. Chuang (2000). « Quantum Computation and
Quantum Information ». Cambridge University Press.
[61] W.Shor, Peter (1995). « Scheme for reducing decoherence in quantum computer
memory ». AT&T Bell Laboratories.
[62] Vandersypen, Lieven M. K.; Steffen, Matthias; Breyta, Gregory; Yannoni,
Costantino S.; Sherwood, Mark H.; Chuang, Isaac L. (2001). « Experimental
realization of Shor's quantum factoring algorithm using nuclear magnetic
resonance ». Nature. 414 (6866): 883–887.
[63] David Deutsch and Richard Jozsa (1992). « Rapid solutions of problems by
quantum computation ». Proceedings of the Royal Society of London A. 439: 553.
[64] R. Cleve; A. Ekert; C. Macchiavello; M. Mosca (1998). « Quantum algorithms
revisited » Proceedings of the Royal Society of London A. 454: 339–354.
[65] Priyanka Yadav, Gaurav Kumar, Sumita Gupta, « Design and Implementation of
4-Bit Arithmetic and Logic Unit Chip with the Constraint of Power Consumption
», IOSR Journal of Electronics and Communication Engineering, 2014.
[66] Md. Saiful Islam, Md. Rafiqul Islam, Muhammad Rezaul Karim and Abdullah Al
Mahmud, « Synthesis of Adder Circuits using Reversible Logic », In Proc. of 3rd
IEEE International Conference for Upcoming Engineers, ICUE 2004, Ryerson
University, Toronto, Canada, May 13-14,2004.
[67] Md. Saiful Islam and Md. Rafiqul Islam, « Minimization of Reversible Adder
Circuits », Asian Journal of Information Technology, Vol. 4, No. 12, pp. 1146-
1151, 2005.
Page 109
[68] Md. Saiful Islam, Md. Rafiqul Islam, Muhammad Rezaul Karim, Abdullah Al
Mahmud and Hafiz Md. Hasan Babu, « Minimization of Adder Circuits and
Variable Block Carry Skip Logic using Reversible Gates », In Proc. of 7th
International Conference on Computer and Information Technology, ICCIT 2004,
Brac University, Dhaka, Bangladesh, 26-28 December, 2004, pp. 378-383.
[69] Thapliyal, H. and Ranganathan, N. (2011) « A New Design of the Reversible
Subtractor Circuit ». Proceedings of IEEE International Conference on
Nanotechnology, Portland, 15-18 August 2011, 1430-1435.
[70] V.Kamalakannan,V.Shilpakala,H.N.Ravi, « Design of Adder/Subtractor Circuits
Based on Reversible Gates ». International Journal of Advanced Research in
Electrical,Vol 2,issue 8,2013.
[71] Osama Al-Khaleel, Mohammad Al-Khaleel, Zakaria Al-QudahJ, Christos A.
Papachristou, Khaldoon Mhaidat, Francis G. Wolff, « Fast binary/decimal
adder/subtractor with a novel correction-free BCD addition », Electronics,
Circuits and Systems (ICECS), 2011.
[72] M. Mohammadi, M. Haghparast, M. Eshghi, and K. Navi, « Minimization
optimization of reversible bcd-full adder/subtractor using genetic algorithm and
don’t care concept », International J. Quantum Information, vol. 7, no. 5, pp. 969–
989, 2009.
[73] Himanshu Thapliyal, Nagarajan Ranganathan, « A new Reversible Design of
BCD Adder » ‖9783981080179/DATE11/@2011 EDAA.
[74] Robert Wille, Rolf Drechsler « Towards a Design Flow for Reversible Logic »,
(9-13).
[75] David Deutsch, « Quantum theory, the Church–Turing principle and the universal
quantum computer », roceedings of the Royal Society of London A, vol. 400, 97–
117 (1985).
[76] David Deutsch and Richard Jozsa, « Rapid solutions of problems by quantum
computation », Proceedings of the Royal Society of London Ser. A, vol. 439, 553-
558, 1992.
[77] R. Cleve, A. Ekert, C. Macchiavello and M. Mosca, « Quantum algorithms
revisited », Proceedings of the Royal Society of London A, vol. 454, 1998, p. 339-
354.
Page 110
[78] L.K. Grover. « A fast quantum mechanical algorithm for database search ». In
Proceedings of the28th Annual ACM Symposium on the Theory of Computing,
pp. 212-219, May 1996.
Page 111
CONCEPTION D’UNE UNITE ARITHMETIQUE ET LOGIQUE REVERSIBLE
D’UN ORDINATEUR QUANTIQUE UTILISANT LA METHODE DE RAOELINA
ANDRIAMBOLOLONA
RESUME
L’unité arithmétique et logique (UAL) est le bloc de matériel qui effectue les calculs
arithmétiques élémentaires (addition, soustraction, multiplication, division) et logiques (ET ou
AND, OU INCLUSIF ou OR, OU EXCLUSIF ou XOR…). Elle est la plus importante
composante dans le microprocesseur ou CPU (Central Processing Unit) des ordinateurs. Le
présent travail de thèse se porte sur la conception de l’unité arithmétique et logique réversible
d’un ordinateur quantique utilisant la méthode de Raoelina Andriambololona qui se base sur le
calcul matriciel. Nous avons proposé des circuits arithmétiques quantiques réalisant les
opérations arithmétiques et logiques d’une unité arithmétique et logique (UAL) d’un ordinateur
quantique ainsi que la conversion d’un nombre codé différemment avec un minimum de
complexité. La réalisation de ces circuits permet d’éviter les incohérences dues à l’utilisation de
la numération et des règles de calcul arithmétique habituelles.
Mots-clés : UAL, Arithmétique, Numération, Calcul Matriciel, Convertisseur, Quantique,

Réversibilité
DESIGN OF A REVERSIBLE ARITHMETIC LOGIC UNIT OF A QUANTUM

COMPUTER USING RAOELINA ANDRIAMBOLOLONA’S METHOD
ABSTRACT
Arithmetic Logic Unit (ALU) is a building block that performs basic arithmetic (addition,
subtraction, multiplication, division) and logical (AND, OR, XOR …) operations. It is one of
the most important components of a computer processor (CPU). This thesis deals with the
design of reversible arithmetic logic unit of a quantum computer using the Raoelina
Andriambololona’s method based on matrix calculation. We suggested quantum arithmetic
circuits performing arithmetic and logical operations of an Arithmetic Logic Unit (ALU) of a
quantum computer. We also proposed the design of code converters with minimum complexity.
The implementation of these circuits allows to avoid the inconsistencies due to the use of the
international writing numeration with the usual rules in arithmetic.
Keywords: ALU, Arithmetic, Numeration, Matrix Calculation, Code Converter, Quantum,

Reversibility
Directeur de thèse :
Pr. RAOELINA ANDRIAMBOLOLONA RASOLOFOSON Nirina Gilbert
Professeur Titulaire de Classe Exceptionnelle, E-mail: nirizi.rasolofoson@gmail.com
Faculté des Sciences, Université d’Antananarivo Tél.: +261 33 01 053 17

Conception D'une Unite Arithmetique Et Logique D'un Ordinateur Quantique

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Conception D'une Unite Arithmetique Et Logique D'un Ordinateur Quantique

Transféré par

Droits d'auteur :

Formats disponibles

UNIVERSITÉ D’ANTANANARIVO

DOMAINE DES SCIENCES ET TECHNOLOGIES

EAD: Physique Nucléaire Appliquée et Physique des Hautes Energies

CONCEPTION D’UNE UNITE ARITHMETIQUE ET LOGIQUE

Président : M. RAJAOBELISON Joël

Rapporteurs : M. RABESIRANANA Naivo

Examinateur : M. RAKOTOMALALA Minoson

Directeur de thèse : M. RAOELINA ANDRIAMBOLOLONA

EAD: Physique Nucléaire Appliquée et Physique des Hautes Energies

CONCEPTION D’UNE UNITE ARITHMETIQUE ET LOGIQUE

devant la commission d’examen composée de :

Président : M. RAJAOBELISON Joël

Je remercie Monsieur RAOELINA ANDRIAMBOLOLONA, Professeur Titulaire

Je remercie Monsieur RAJAOBELISON Joël, Professeur à la Faculté des

Je remercie Monsieur RABESIRANANA Naivo, Maitre de Conférences HDR à

Je remercie Monsieur RAVELONIRINA Hanitriniaina Sammy Grégoire, Maitre

Je remercie tous les membres de l’INSTN-Madagascar et spécialement le

Je remercie le personnel de la Faculté des Sciences, plus particulièrement le

Je remercie tous ceux qui m’ont aidé de près ou de loin à la réalisation de ce

Enfin, je remercie mon épouse RANDRIAMENAZAFY Jessica et mes deux

ABREVIATIONS ………..…………………………………………………………………………… viii

LISTE DES FIGURES ………..………………………………………………………………….. x

LISTE DES TABLEAUX ………..…………………………………………………………........ xiii

Première partie Rappels mathématiques ………..……………………………….. 5

2. Théorie générale de numération se basant sur le calcul

2.1. Représentation matricielle d’un nombre …….……………….………… 7

2.2. Conversion des nombres utilisant la matrice de

2.3. Nouvelles règles pour les quatre opérations

2.3.1. Règles pour l’addition ………..…………………………………………….. 9

2.3.2. Règles pour la soustraction ……………………………………………... 11

2.3.3. Règles pour la multiplication ………………………………………….... 11

2.3.4. Règles pour la Division ………..…………………………………………… 12

3. Conclusion partielle ……………………………………………………………………... 14

Deuxième partie Etudes des notions de base de

2. Puissance du calcul quantique ………..…………………………………………… 16

3. Théorie de l’information ………..……………………………………………………… 17

3.1. Mesure de l'information classique : Entropie de Shannon 17

3.1.1. Définition ……………………………………………………………………….... 17

3.1.2. Propriétés …………………………………………………………………….... 18

3.2. Mesure de l'information quantique : Entropie de von

3.2.1. Définition …………………………………………………………………………... 19

3.2.2. Propriétés …………………………………………………………………………... 19

4. Ordinateur quantique ……………………………………………………………………… 20

4.1. Rappels sur les ordinateurs classiques ……………………………………. 20

4.2. Représentations des états quantiques ……………………………………… 21

4.2.1 Qubits ……………………………………….…..………………………………………….. 21

4.2.2 Paramétrisation d’un qubit : Sphère de Bloch ………………… 21

4.2.3 Registre quantique ………………………………………………………………… 22

4.2.3.1 Etat séparable …………………………………………………………………. 22

4.2.3.2 Intrication …………………………………………………………………….. 23

4.2.3.2.1. Décomposition de Schmidt …………………………………… 24

4.2.3.2.2. Mesure d’intrication de Wootters ……………………… 26

4.2.3.3 Conséquence de l’intrication : Théorème de non-

4.3. Opérations logiques ……………………………………………………………………. 27

4.3.1. Les opérations sur un qubit ………………………………………………… 28

4.3.3. Les opérations non locales sur > 1 qubits …………………… 30

4.4. Portes logiques quantiques …………………………………………………… 30

4.4.1 Portes quantiques à un qubit ……………………………………………… 31

4.4.2 Portes quantiques à deux ou plusieurs qubits ………………… 34

4.5. Universalité ……………………………………………………………………………… 39

4.6. Circuit quantique …………………………………………………………………….. 39

4.6.1. Paramètres d’optimisation d’un circuit quantique …………… 39

4.6.1.1. Nombre de portes réversibles (N) ………………………………… 39