Module EL501

Composants à semiconducteurs
et amplification
Thierry.maurel@univ-reims.fr
 I Les Semiconducteurs
I-1 Introduction
Un semiconducteur (SC) est un matériau solide dont la résistivité électrique  est telle que:
 métal (faible) < sc <  isolant (forte) 10-2 .cm < sc < 109 .cm
Par exemple, on donne à température ambiante la résistivité de quelques matériaux:
- Cuivre : Cu = 1.7 10-6 .cm (Métal)
- Germanium Ge = 60 .cm (SC)
- Silicium Si = 2.6 105 .cm (SC)
- Mica Mica = 2 1017 .cm (Isolant)
Dans le tableau périodique des éléments (Mendeleïev), les semiconducteurs sont constitués:
- de matériaux de la colonne IV (4 électrons (ē) sur la « couche externe »). Exemple Si, Ge
- d’association de matériaux des colonnes III et V. Exemple As Ga (Arseniure de Gallium)
- d’association de matériaux des colonnes II et VI. Exemple Cd S (Sulfure de Cadmium)
Remarques
1- La conductivité d’un matériau est  = 1/   s’exprime en -1 .cm-1
2- Résistivité et résistance : Pour un barreau semiconducteur de longueur L et de section S, on a

L
V L 1 L
I V R  
S I S  S 5
I-2 Liaisons covalentes, bande de valence et bande de conduction

- Dans un atome, les niveaux d ’énergie accessibles aux ē sont quantifiés, répartis en plusieurs
couches (K, L, M…) et sous-couches (s, p, d, f…), de sorte que deux électrons ne peuvent avoir le
même état énergétique (principe d’exclusion de Pauli).

Pour l’atome de Silicium (Si) par exemple, le numéro atomique est Z=14 (14 ē ) (K)
Si
(L)
(M)

- Dans un cristal, les arrangements entre atomes sont tels que la couche externe est complétée à 8 ē
(structure des gaz rares), ce qui confère au cristal sa cohésion et sa stabilité.
Deux atomes voisins vont mettre en commun deux ē (chaque atome apporte 1 ē) pour réaliser une
liaison covalente ou liaison de covalence. Par exemple pour le Si, on a 4 liaisons covalentes entre un
atome et ses 4 voisins. L’atome central voit 8 ē sur sa couche externe.

Si
Si

Si Si Si ou Si Si Si

Si Si
6
- Lorsque deux atomes sont suffisamment proches pour interagir , on assiste au dédoublement
des niveaux d’énergie de chaque ē de chaque atome (principe d’exclusion). Dans un cristal, un
très grand nombre d’atomes interagissent (pour le Si, on a 5 1022 atomes/cm3)et on assiste à la
subdivision de chaque niveau d’énergie en autant de sous-niveaux très proches les uns des
autres et quasi-indiscernables (quasi-continuum), que l’on assimile à une bande d’énergie.
Ainsi, l’énergie d’un ē engagé dans une liaison covalente (couche M du Silicium) est située
dans une bande que l’on appelle la bande de valence (BV).

- En communiquant suffisamment d’énergie à un ē de valence, on peut rompre une liaison covalente

et libérer cet ē de l’attraction du noyau. On parle alors d’un électron libre qui peut participer à la
conduction d’un courant électrique. L’ensemble des états d’énergie susceptibles d’accueillir un ē
libre (encore un quasi-continuum) constitue la bande de conduction (BC).
- Bande de valence et bande de conduction sont séparées par une bande d’énergie interdite (BI) de
largeur Eg (Gap du matériau). Eg est l’énergie minimum à fournir pour libérer un ē de valence. C’est
la valeur du Gap qui fait du matériau un isolant (Eg>5ev) ou un semiconducteur (Eg<5ev).

Energie
Emax Les énergies EC et EV correspondent respectivement au bas de la BC et au
BC haut de la BV.
EC
Les énergies mises en jeu dans les matériaux s’expriment habituellement
Eg BI en électron-volt (ev). 1 ev = 1.6 10-19 Joule. C’est l’énergie qu’acquiert un
EV
ē soumis à une différence de potentiel (DDP) de 1V.
BV
Emi Pour le Si, Eg = 1.12 ev. 7
n
I-3 Statistique de Fermi-Dirac fn(E), énergie de Fermi EF
La probabilité qu’un niveau d’énergie E soit occupé par un ē est donnée par la statistique de Fermi-
Dirac, caractéristique du type de particules traitées (les ē appartiennent à la famille des Fermions),
mais indépendante de la nature du matériau :
1
f(E)  f n (E) 
E - EF
1  exp
kT

Où k= 1.38 10-23J/K est la constante de Boltzman, T est la température (Kelvin). Les énergies E et EF
sont exprimées en Joules.
EF est l’énergie de Fermi : c’est l’énergie pour laquelle la probabilité d’occupation est de ½ . En
effet, f(EF) = 1/(1+e0) = ½
Fonction de Fermi à différentes Pour les semiconducteurs purs et les isolants, EF est
températures
situé dans la Bande interdite (à peu près au milieu).
Ce n’est pas un niveau accessible aux ē.
1 T=0K
Semiconducteurs : Eg faible (<5ev), fn(EVsc) indique
T=300K
que la BV n’est pas pleine, fn(ECsc) que la BC n’est
T>300K pas vide => quelques ē libres dans la BC,
f(E)

0,5 Semiconducteur

Isolants : Eg fort (>5ev), fn(EVi)1 indique que la

0
BV est pleine, fn(ECi)0 que la BC est vide => pas
E d’électron libre, pas de conduction, Isolant.
EVi EVsc EF ECsc
ECi
8
I-4 Semiconducteur intrinsèque à l’équilibre thermodynamique

- On dit qu’un semiconducteur est à l’équilibre thermodynamique si la seule excitation

extérieure à laquelle il est soumis est la température (il est non polarisé, non éclairé).
-Un semiconducteur est dit intrinsèque lorsqu’il est pur (pas d’impuretés dans le réseau)
Electrons et trous
- A T > 0K dans un semiconducteur, certains ē passent de BV à BC. Il y a alors apparition d’une
place vacante dans BV que l’on appelle un trou. Ce trou peut être comblé par un autre ē de
valence (provenant par exemple d’un atome voisin). Si c’est le cas, il y a déplacement du trou.
Dans les semiconducteur, les phénomènes de conduction sont dus à deux types de porteurs de
charge :
- les ē dans BC (charge –q) q = 1.6 10-19 Coulomb (C)
- Les trous dans BV (charge +q)

Sous l’action d’un champ électrique E, les sens de E

déplacement des porteurs sont les suivants : ē trous
Pour un semiconducteur intrinsèque à l’équilibre thermodynamique, le nombre d’ ē dans BC est
égal au nombre de trous dans BV (l’existence d’un trou est conditionnée par la transition d’un ē
de BV  BC : Ils ne peuvent exister que par paires). On écrit :

n  p  ni avec n concentration d' e dans BC (cm-3 )

p concentration de trous dans BV (cm-3 )
Pour le Si à T=300K, ni = 1010cm-3 n i concentration intrinsèque de porteurs (cm-3 )
9
I-5 Semiconducteur extrinsèque ou dopée à l’équilibre thermodynamique
-Un semiconducteur est dit extrinsèque ou dopé lorsqu’on a introduit en faible quantité dans le
réseau cristallin des atome de la colonne III (3 ē périphériques, dopage P) ou des atomes de la
colonne V (5 ē périphériques, dopage N).
- Les propriétés électriques d’un semiconducteur dopé sont fortement modifiées par rapport au
cas intrinsèque. Le semiconducteur dopé est un bien meilleur conducteur.
a) Semiconducteur N
En introduisant une impureté pentavalente dans un cristal, on observe que 4 des 5 ē prennent
place dans 4 liaisons covalentes avec des atomes voisins. Le cinquième ē est faiblement lié à son
atome (son énergie ED est proche de la BC du semiconducteur dans la BI). Pour une température
supérieure à 40K (-233°C), l’énergie thermique est suffisante pour que l’ ē passe dans la BC du
semiconducteur. On appelle les atomes pentavalents des donneurs (d’électrons).

E EC
ED (niveau donneur)
Ei (EF intrinsèque)
EV

A température ambiante, chaque atome donneur introduit dans le cristal génère un ē libre dans la
BC du semiconducteur extrinsèque. On dit que toutes les impuretés sont ionisées, ce qui
augmente considérablement la conductivité (par électrons) du matériau.
Pour un cristal de Si dopé N avec des donneurs en concentration ND = 1016 cm-3, on dispose de
1016 ē libres /cm3 pour la conduction électrique. Dans le cas intrinsèque, ni = 1010 cm-3.
10
b) Semiconducteur P
En introduisant une impureté trivalente dans un cristal, on n’apporte que 3 ē de valence ( liaisons
covalentes). Il reste une place vacante dont l’énergie E A est située dans la BI, juste au dessus de
EV. Pour une température supérieure à 40K (-233°C), l’énergie thermique est suffisante pour
qu’un ē de la BV vienne occuper cette place, créant ainsi un trou dans la BV. On appelle les
atomes trivalents des accepteurs (d’électrons).

E EC

Ei

EA (niveau accepteur)
EV

A température ambiante, chaque atome accepteur introduit dans le cristal génère un trou libre dans
la BV du semiconducteur extrinsèque. Toutes les impuretés sont ionisées, ce qui augmente
considérablement la conductivité (par trous) du matériau.
Pour un cristal de Si dopé P avec des accepteurs en concentration N A = 1016 cm-3, on dispose de
1016 trous libres /cm3 pour la conduction électrique. Dans le cas intrinsèque, n i = 1010 cm-3.

11
I-6 Concentrations de porteurs dans un semiconducteur à l’équilibre thermodynamique
Les concentrations d’ ē et de trous libres dans un semiconducteur à l’équilibre thermodynamique
s’expriment à l’aide des énergies EC, EV et EF (exprimées en Joules) par les relations suivantes :
 E  EF   E  EV 
n  N C exp  C  p  N V exp  F 
 kT   kT  Pour le Si, on a :
NC est la densité effective d’états dans la bande de conduction (cm-3) NC = 2.8 1019 cm-3
NV est la densité effective d’états dans la bande de valence (cm-3) NV = 1.04 1019 cm-3

Chaque expression résulte d’un calcul intégral sur la BC pour les ē et sur la BV pour les trous.
Relation Joule – électron volt (ev)
Dans la pratique, les énergies mises en jeu sont si faibles qu’on les exprime en électron – volt.
1 ev = 1.6 10-19 J. La relation Joule – ev est donc : E(J) = q E(ev)

Dans les relations ci-dessus, on a: E(J)  q E(ev)  E(ev)

kT kT UT
kT
où U T  est le potentiel thermodynamique (U T  25,8mV  26mV à T  300K)
q
Pour les calculs, on préfèrera utiliser les expressions suivantes :

 E  EF   E  EV 
n  N C exp  C  p  N V exp  F 
 U T   UT 
12
!! Toutes les énergies sont alors exprimées en électron – volt.
a) Les implications pour un semiconducteur intrinsèque

- Eg
Concentration intrinsèque : n i  n p  ......  N C N V exp
2U T
-> Pour le silicium, on trouve ni = 6.8 109 cm-3 à T=300K. On prend souvent la valeur 10 10 cm-3.

Position du niveau de Fermi intrinsèque :

Pour un semiconducteur intrinsèque, l’énergie de Fermi EF a une valeur particulière Ei (EFintr = EFi = Ei).
On détermine Ei en écrivant l’égalité des concentrations ē – trous, ce qui conduit à :

 E  Ei   E  EV  EC  EV UT N
N C exp  C   N V exp  i   Ei  - Ln C
 U T   U T  2 2 NV

Ce qui donne pour le silicium :

EC
Eg / 2 (EC- Ei)
(0.56 ev) (0.573 ev)
(EC+ EV)/2
Eg (1.12 ev) Ei

EV
13
-> On vérifie bien que Ei est situé quasiment au milieu de la bande interdite.
b) Les implications pour un semiconducteur extrinsèque

Loi d’action de masse : Pour un semiconducteur à l’équilibre thermodynamique, le produit des

concentrations de porteurs donne :
- Eg
n  p  N C N V exp  ni
2
C’est la loi d’action de masse
UT
Elle nous indique que le produit n  p est indépendant de EF et ne dépend que de la nature du SC.
 En résumé, lorsque le dopage d’une région est connu, on connaît immédiatement les concentrations
de porteurs majoritaires et minoritaires à l’équilibre thermodynamique.
SC de type N : n n  N D (majoritaires) SC de type P : pp  N A (majoritaires)
pn  n i / N D (minoritaires) n p  n i / N A (minoritaires)
2 2

Exemple : SC P à Température ambiante (300K) avec NA = 2 1017 cm-3

p p  2.1017 cm -3 (majoritai res) n p  (1010 ) 2 / 2.1017  5.10 2 cm -3 (minoritai res)

Niveau de Fermi extrinsèque : Dans le cas extrinsèque, c’est la position du niveau de Fermi EF qui
varie dans la BI avec le dopage. Il est situé au-dessus de Ei pour un SC N et au-dessous pour un SP P.
On détermine aisément sa position par exemple pour un SC N, en écrivant n n  N D ou p n  n i 2 / N D
SC intrinsèque SC de Type N SC de Type P
EC EC EC
EFn
Ei
EFi = Ei Ei 14
EFp
EV EV EV
I-7 Courants dans les semiconducteurs

a) Courant de conduction
Ce courant correspond au déplacement des porteurs sous l’effet d’un champ électrique E. La densité
de courant de conduction s’exprime vectoriellement par :
   
jC   E   V V   V  E Où J est la densité de courant (A/cm2) !!!
 est la conductivité du matériau (-1 cm-1)
V est la densité volumique de charge (C.cm-3)
 est la mobilité des porteurs (cm2 v-1 s-1)
V est la vitesse des porteurs (cm/s)
E est le champ électrique (V/cm)
Remarques :
1- La mobilité des porteurs est l’aptitude à se déplacer sous l’effet d’un champ électrique E (V =  E)
Pour le Si, les mobilités des ē et des trous à 300K sont : n = 1500 cm2 v-1 s-1 et p = 500 cm2 v-1 s-1
2- Densité volumique de charge V : pour les ē, Vn = - q n et pour les trous Vp = + q p
3- Déplacement des porteurs dans un champ électrique et densité de courant correspondant :
E
   
ē (porteurs) trous Vn    n E et Vp    p E
 
Vn (vitesses) Vp
   
 (courants de
 jnC   Vn (- n E)  - q n ( -  n E)   q n  n E
jnC jpC    15
conduction) jpC   Vp  n E   q p  p E
En résumé, le courant total de conduction a deux contributions : celle des électrons et celle des trous.
Ces deux types de porteurs se déplacent en sens opposé en présence d’un champ électrique, mais les
densités de courant correspondantes s’additionnent algébriquement. Pour obtenir le courant
correspondant, il suffit de multiplier la densité de courant j par la surface transversale S de matériau
dans laquelle passent les porteurs (IC = S jC).

    
jC  jnC  jpC  q (n  n  p  p ) E   E
   n   p  q (n  n  p  p ) est la conductivité du matériau ( -1 cm-1 )
1
  1  est la résistivité du matériau ( cm)
q (n  n  p  p )

Pour un Semiconducteur intrinsèque, on a :

n  p  ni     i  q n i (n  p ) (conductivité intrinsèqu e)

Pour un Semiconducteur extrinsèque à température ambiante, on a :

SC N : n  N D p  n i /N D  n     n  q N D  n
2

SC P : p  N A n  n i /N A  p     p  q N A  p
2 16
b) Courant de diffusion

En appliquant à un semiconducteur une excitation extérieure (éclairement, DDP), il est possible de

créer localement un excès de porteurs par rapport à l’équilibre thermodynamique. On parle d’une
injection de porteurs et on dit alors que le semiconducteur est hors équilibre.

Dans les régions hors équilibre, la force de répulsion coulombiennne crée un déplacement des
porteurs des régions les plus peuplées vers les régions les moins peuplées. Le déplacement de ces
porteurs est à l’origine du courant de Diffusion jD, proportionnel au gradient de concentration.

Electrons trous
n(x) p(x)

ē trous
 
jnD jpD
x x
 dn(x)  dp(x)
jnD (x)  q D n grad n(x)  q D n ( 0) jpD (x)  - q D p grad p(x)  - q D p ( 0)
dx dx
Dn est la constante de diffusion des ē (cm2 s-1) Dp est la constante de diffusion des trous (cm2 s-1)

Remarque :
Le signe des courants jnD(x) et jpD(x) traduit algébriquement le fait qu’un courant circule soit vers les
17
x croissants (il est >0), soit vers les x décroissants (il est <0).
c) Bilan des courants dans un semiconducteur

Dans le cas le plus général, un courant d’électrons ou de trous admet deux contributions : une
composante de conduction et une composante de diffusion. Les équations des densités de
courant dans les semiconducteurs sont donc les suivantes (à une dimension) :

d n(x)
Electrons: jn (x)  n(x) q  n E(x)  q Dn
dx
jnC (x) jnD (x)

d p(x)
Trous : jp (x)  p(x) q  p E(x)  q Dp
dx
jpC (x) jpD (x)

Remarque :
La mobilité des porteurs et la constante de diffusion sont liées par la relation d’Einstein :

Dn Dp kT
   UT (26 mV à 300K)
n p q

18
I-8 Durée de vie des porteurs minoritaires

Lorsqu’on injecte un électron dans une région dopée P ou un trou dans une région dopée N, on parle
alors d’un porteur minoritaire. Les porteurs minoritaires vont avoir tendance à se recombiner avec
les porteurs majoritaires de la région dans laquelle ils ont été injectés. Par exemple, un électron libre
dont l’énergie est située dans la bande de conduction du matériau va rapidement occuper une place
vacante dans la bande de valence en perdant de l’énergie. On dit qu’il y a recombinaison d’une
paire électron-trou.

 La durée de vie d’un porteur minoritaire représente le temps moyen que va mettre ce porteur
avant de se recombiner avec un majoritaire de la région d’injection. Elle caractérise aussi la vitesse à
laquelle le semiconducteur est capable de revenir à l’équilibre thermodynamique après une
excitation.

Plus la région est dopée et plus les possibilités de recombinaison sont grandes, ce qui diminue la
durée de vie des porteurs minoritaires et en fait un semiconducteur rapide.

La durée de vie n d’un électron injecté dans une région P (NA) est proportionnelle à 1/NA.

La durée de vie p d’un trou injecté dans une région N (ND) est proportionnelle à 1/ND.
19
n et p sont de l’ordre de 1ms dans du silicium intrinsèque et de 1ns pour un fort dopage( 1019cm-3).
I-9 Longueur de diffusion des porteurs minoritaires

Pour un porteur injecté dans une région où il est minoritaire, la longueur de diffusion représente
la distance moyenne qu’il va parcourir avant de se recombiner avec un porteur majoritaire de
cette région.
On calcule la longueur de diffusion des électrons (Ln) et des trous (Lp) par :

Ln  Dn  n et Lp  Dp  p
Où Dn,p sont les constantes de diffusion (cm2/s) et n,p les durées de vie (s). Ln et Lp sont des cm.

Région courte – Région longue

Imaginons que l’on fasse traverser une région P de longueur Wp par un électron minoritaire. Si
Wp<<Ln, l’électron a toutes les chances de traverser la région P sans se recombiner. On dit que la
région P est courte et que les recombinaisons y sont négligeables. Le courant de porteurs
minoritaires y est alors quasiment constant. Dans le cas contraire, la région P est longue et dans ce
cas, les recombinaisons de porteurs minoritaires lors de la traversée ne sont pas négligeables, d’où
un courant de porteurs minoritaires qui décroit.
En résumé:
Une région P est courte si sa longueur Wp<<Ln. Les recombinaisons y sont négligeables.
20
Une région N est courte si sa longueur Wn<<Lp. Les recombinaisons y sont négligeables.
 II La diode à jonction PN
II-1 Introduction

a) Définition
Une jonction PN est un monocristal semiconducteur constitué d’une zone dopée P (anode A)
juxtaposée à une zone dopée N (cathode K). La jonction PN à proprement parler est située à la
limite des régions P et N.

Les deux régions sont terminées par des électrodes métalliques qui permettent de relier le
composant au circuit extérieur. On parle alors d’une diode à jonction PN.
métal métal Symbole
P (NA) N (ND)  A K
x
0
(La flèche indique le
sens passant de la diode)
b) Hypothèses de travail
1 jonction abrupte: dopages uniformes (NA pour la région P et ND pour la région N)
2 régions P et N courtes ( 10µm): les recombinaisons de paires électrons-trous sont négligeables dans
toute la jonction PN. Il en résulte que sous polarisation directe, les courants de diffusion sont
constants et les profils de concentration pn(x) et np(x) sont linéaires.
21
Le calcul de la caractéristique I-V statique est alors très simple.
 c) Contact métal – semiconducteur : hypothèse ohmique
Le contact métal – SC est une hétérojonction. Ses caractéristiques dépendent de la nature du métal et
de celle du SC. Ce contact peut être schottky ou redresseur (une DDP interne apparaît au contact), ou
bien il peut être ohmique (la DDP interne est nulle). Nous nous placerons toujours dans l’hypothèse
d’un contact ohmique. Dans ce cas, les concentrations de porteurs dans le semiconducteur à la limite
du métal sont celles correspondant à l’équilibre thermodynamique, et ce, même lorsque la jonction PN
est polarisée : (n × p)contact = ni2. On parle de contacts recombinants.

Point A : (n × p)A = ni2  p(xA) = NA et n (xA) = ni2 / NA

A P (NA) N (ND) B
Point B : (n × p)B = ni2  n (xB) = ND et p(xB) = ni2 / ND

d) Zone de charge d’espace et zone quasi-neutre

Zone de charge d’espace (ZCE) : c’est une région située à proximité de la jonction (autour de x=0) dans
laquelle il n’y a pas électroneutralité (localement V(x) ≠ 0), ce qui se traduit par l’existence d’un
champ électrique local E(x) non nul. On appelle aussi cette région la zone de transition.

Zone quasi-neutre (ZQN) : tout le reste du dispositif, partout où l’électroneutralité est respectée. Dans
une ZQN, le champ électrique E(x) est nul puisque la région est électriquement neutre.

P N ZCE : V(x) ≠ 0  E(x) ≠ 0

ZQN P ZCE ZQN N
ZQN : V(x) = 0  E(x) = 0
x
22
-xp 0 xn
II-2 Mécanisme de création de la Zone de charge d’espace
Localement, très près de l’interface PN, on assiste à deux phénomènes simultanés :

1- Les porteurs majoritaires de chaque région diffusent dans la région où ils sont minoritaires (trous de
P  N, ē de N  P )
 2 courants de diffusion : jpD et jnD (les contributions s’ajoutent)

2- Le départ des majoritaires laisse en place des charges fixes (dopants ionisés), négatives du côté P
(ions accepteurs, concentration NA) et positives du côté N (ions donneurs, concentration ND). La
proximité de ces charges (opposées en signe) fait apparaître un champ électrique E (orienté de + vers -)
qui s’oppose à la diffusion des majoritaires mais favorise la conduction des minoritaires (trous de N 
P et ē de P  N)
 2 courants de conduction jpC et jnC (les contributions s’ajoutent)

A l’équilibre thermodynamique, les courants de conduction et de diffusion se compensent : le

courant total est nul.
 La ZCE est soumise à une DDP interne VD (tension de diffusion) tq VD= V(xn)- V(-xp) positive.
E E
P - diff + N P - jpD + N
trous jpC
cond
- + - jnD +
diff
ē
- cond + - jnC +
23
Déplacement des porteurs Courants : jpD + jnD = -(jpC + jnC)
Remarques :

1- Comme leur nom l’indique, les ZQN sont neutres, alors que la ZCE est chargée par les ions dopants
ionisés. Ce qui donne le profil suivant pour la densité volumique de charge V(x) :
V(x)
+q ND
-xp
x
xn
-q NA

VD - Va
P - + N
2- En appliquant une tension extérieure Va = VP – VN, -xp 0 xn x
la ZCE est soumise à la DDP VD-Va : on modifie
l’équilibre thermodynamique. + -
Va
-Pour Va > 0 (jonction PN en direct), on abaisse la barrière de potentiel interne (V D – Va < VD)  on
favorise la diffusion des majoritaires  courant direct de PN important (majoritaires).

- Pour Va < 0 (JPN en inverse) on augmente la barrière de potentiel interne (V D + |Va | >VD)  on
favorise la conduction des minoritaires  courant inverse de NP très faible (minoritaires).

24
II-3 Etude qualitative de la ZCE: Champ électrique, potentiel, largeur, capacité équivalente
-> On détermine l’allure du champ électrique E(x) et du potentiel V(x) dans la ZCE en résolvant
l’équation de Poisson :
d 2 V(x) d E(x)  (x)
- - V où ε est la permittivi té du semiconduc teur (F/cm)
dx 2
dx 
Pour le Silicium, on a εsi= 10-12 F/cm
Cette détermination montre que le champ électrique E(x) varie linéairement dans la ZCE et que le
potentiel v(x) varie quadratiquement (en x2): V(x)
E(x) -xp xn
-xp xn 0
x
x VD - Va
E(0) = Emax ZQN P ZCE ZQN N
-> En exprimant la continuité de E(x) et celle 2 N A  N D
de V(x) en x=0, on peut calculer la largeur de WZCE  x n  x p  (VD - Va )
la ZCE qui s’exprime par : q N A N D

Cette relation nous montre que WZCE diminue en polarisation directe (Va >0) et augmente en
polarisation inverse (Va <0).

-> La présence de charges + et – face à face constituent une capacité, la capacité de transition CT,
que l’on peut évaluer par la formule du condensateur plan:
ZCE
S S  q NA ND 1
P - + N CT  S (Farad) 25
WZCE 2 NA  ND VD - Va
W
II-4 Tension d’avalanche
L’allure du champ électrique dans la ZCE pour différentes polarisations est la suivante :
E(x)
W3
W1 W 2
x
1 Cas 1 : Va > 0, largeur ZCE = W1
2
3 Cas 2 : Va = 0, largeur ZCE = W2
d Ep/dx = Cte d En/dx = Cte
E(0) Cas 3 : Va < 0, largeur ZCE = W3
EC (Pour le Si : 3.105 V/cm)

En fonction du matériau, il existe une valeur à ne pas dépasser pour le champ électrique (qui est
maximum en x = 0). On appelle cette valeur le champ électrique critique EC du matériau.
Pour E > EC, certaines liaisons covalentes sont cassées. Les porteurs (ē et trous) ainsi libérés sont
accélérés par le champ intense et ont suffisamment d’énergie pour eux même casser d’autres
liaisons, provoquant une réaction en chaîne : c’est le phénomène d’avalanche qui conduit à la
destruction de la jonction.
La valeur de Va (négative) telle que E(x=0) = EC est la tension d’avalanche de la jonction. On la
note VB (Breackdown et anglais).
Exercice d’application : soit un jonction P+N au silicium telle que NA = 1018cm-3 et ND = 1016 cm-3
1°) Montrer graphiquement que VD – Va = ½ |E(0) | WZCE 26
2°) En déduire la valeur ( <0) de la tension d’avalanche VB. Réponse VB = - 27.3 V
II-5 Caractéristique Courant - Tension d’une jonction PN polarisée en continu

a) Profils des concentrations de porteurs dans les ZQN

En direct (Va > 0), les courants de diffusion sont très supérieurs aux courants de conduction (j  jD >> jC).
Les porteurs qui diffusent deviennent des minoritaires après passage de la ZCE.
 Concentrations de minoritaires importantes aux deux interfaces ZCE – ZQN (pn(0) et np(0) )
 Ces concentrations diminuent linéairement le long de chaque ZQN pour atteindre les valeurs à
l’équilibre au niveau des contacts (hypothèse des contacts recombinants).
P np(0)? pn(0)? pn(x) N
np(x) Régions N et P courtes :
Jnp et Jpn constants (recombinaisons  0)
np jnp = Cte jpn = Cte pn pn(x) et np(x) linéaires
-Wp 0 Wn
Va>0

Chaque courant de diffusion étant proportionnel au gradient de concentration, le calcul de ces

courants nécessite la connaissance des valeurs pn(0) et np(0) en bordure de la ZCE, très étroite en
polarisation directe (xp 0 et xn0).
Ce calcul s’effectue en partant du fait que le courant total par type de porteurs résulte d’un faible
déséquilibre entre ses deux composantes (diffusion et conduction), même en polarisation directe.
Va
Pour les trous qui diffusent dans la région N, JpC + JpD  0 conduit à : p n (0)  pn exp
UT
Va
Pour les électrons qui diffusent dans la région P, JnC + JnD  0 conduit à : n p (0)  n p exp 27
UT
b) Caractéristique courant-tension
En exprimant les densités de courant de diffusion dans ce cas simple, on obtient :

 n p (x) 2 Va
d n p (x) n p (0) - n p q Dn n i
e : jnp  q D n  q Dn  q Dn  (e U T  1)
dx x 0 - (-Wp ) N A WP
2 Va
d p n (x)  p n (x) p - p (0) q Dp n i
trous : jpn  - q Dp  - q Dp  - q Dp n n  (e UT
 1)
dx x (Wn  0) N D Wn

La densité de courant totale circulant de P  N est J = Jpn + Jnp et s’exprime par :

 Dn Dp 
Va

J   1) jS  q n i 
UT 2
jS (e avec  
 N A WP N D Wn 

On appelle jS la densité de courant de saturation de la jonction PN. En multipliant jS par la surface S

de la jonction, on obtient le courant de saturation IS de la diode. Pour des diodes de faible puissance
telles que celles utilisées en TP, IS est compris entre 10-12 et 10-9A.

Pour Va > 2-3 UT (70-80mV), on a exp (Va/UT) >>1 et la caractéristique devient alors I = IS exp(Va/UT)
que l’on peut tracer en coordonnées linéaires ou logarithmique (Ln I = Ln iS + Va/UT est une droite).

I Ln (I)
pente 1/UT

Va Ln (IS) 28
-IS Va
0 0
 II-6 Charge stockée par les porteurs minoritaires, temps de transit
a) Charge stockée
En polarisation directe (Va > 0), l’ensemble des porteurs minoritaires présents dans les ZQN
représentent une charge que l’on peut évaluer à partir des profils pn(x) et np(x).
0
1
Q n p  - S q  n p (x) dx  - Sq n p (0) Wp (  0) (car n p (0)  n p ) P pn(0) N
- Wp
2 np(0)
Wn
1 np(x) pn(x)
Q p n  S q  p n (x) dx  Sq p n (0) Wn ( 0) (car p n (0)  pn )
0
2 Qn p Qpn
np pn
-Wp 0 Wn
b) Temps de transit des porteurs minoritaires

C’est le temps mis par les porteurs injectés pour traverser la ZQN où ils diffusent et dans laquelle ils
sont minoritaires. Il correspond aussi au temps nécessaire au renouvellement de la charge stockée à
l’aide du courant de minoritaires correspondant :
1
Q n p 2 S q n p (0) Wp Wp
2
-> les temps de transit sont indépendant de la
e: tn   tn 
I np D 2 Dn polarisation.
S q n n p (0)
Wp
-> Pour des diodes rapides, il faut des temps de
1 transit faibles, d’où des régions N et P de
Qp S q p (0) W 2
n n W dimensions Wn et Wp faibles. C’est toujours le
trous : t p  n  2 tp  n
I pn D 2 Dp cas pour les composants (diodes et transistors)
S q p p n (0) actuels. 29
Wn
II-7 Jonction PN en régime dynamique petit signal
On s’intéresse ici au comportement de la jonction PN pour des variations de faible amplitude de la
tension appliquée Va autour d’un point de fonctionnement donné (Va0, Id0). La jonction PN peut alors
être ramenée par linéarisation, à un schéma permettant de connaître les variations de courant induites
par une variation donnée de Va autour de Va0. On l’appelle le schéma équivalent petit signal de la
diode, cette linéarisation n’étant valable que très près du point de fonctionnement (petit signal).
Id
Pour des variations sinusoïdales par exemple :
id Va(t) = Va0 + va(t) = Va0 + va sin t
Id0 Pt de repos
Id (t) = Id0 + id(t) = Id0 + id sin (t+φ)
Pente gd
Va0 Le schéma équivalent de la diode permettra de calculer la
0 caractéristique id = f(va).
va
a) Conductance dynamique et résistance dynamique
La conductance dynamique gd de la diode représente la pente de la courbe Id(Va) au point de
fonctionnement. Sa résistance dynamique rd vaut 1/gd.

d  Va  iS Va0 I d0 UT
En direct, g d   S
i exp ( )   exp ( )  gd  et rd 
d Va  UT  I , V
d0 a0
UT UT UT I d0
En inverse, le courant Id est nul quelle que soit la tension Va négative => gd = 0 et rd = 

Un exemple: A température ambiante, rd=26 pour Id=1mA et rd=2,6  pour Id=10mA.

30
-> La valeur de rd dépend du point de polarisation choisi.
b) Capacité de transition CT et capacité de diffusion CD
Pour le comportement dynamique, on doit aussi tenir compte des éléments capacitifs: la capacité de
transition CT liée à la ZCE, déjà évoquée, et la capacité de diffusion CD, liée à la variation de la charge
stockée avec la variation de Va autour de Va0. CD n’existe qu’en polarisation directe. Ces deux capacités
se retrouvent en parallèle avec rd pour former le schéma équivalent petits signal de la diode.
La plupart du temps les jonctions sont dissymétriques: l’une des deux régions est beaucoup plus dopée
que l’autre. On parle d’une jonction P+N si NA>>ND ou d’une jonction N+P si ND>>NA. Cette
dissymétrie se retrouve sur les charges stockées et sur les courants de diffusion. Elle impacte le calcul
de CD.
Par exemple pour une P+N, on a: pn(0)>>np(0) => Qpn>>Qnp et Ipn>>Inp

 
d Q pn
d d I pn dI
Cd   t p I pn  t p  tp C D  t p g d  t p /rd
d Va d Va d Va d Va
Pour une N+P, on trouve de la même façon: CD = tn gd = tn/rd

c) Schéma équivalent dynamique de la diode rd rd

 
En direct Cd Cd
CT En direct, Cd >> CT

En inverse 
CT
31
Remarque: en direct et en basse fréquence, le schéma se ramène à la seule résistance r d.
II-8 La diode en commutation E

On peut observer le comportement de la diode en V1 = -5

V2 = 5
V

R1
commutation à partir du schéma ci contre. TD = 10n 5k
TR = 1n
La tension d’entrée VE(t) est un signal carré E=5V de TF = 1n
PW = 100n
VD
V1
fréquence assez élevée (5MHz) pour pouvoir observer les PER = 200n D1 V

phénomènes de mise en conduction (fermeture) et de D1N4148

blocage (ouverture). 0

La simulation Orcad Pspice ci-dessous met en évidence ces phénomènes pour la tension VD et pour le
courant ID au cours du temps.
a) Fermeture
La diode initialement bloquée est représentée par sa capacité CT. Celle-ci se charge exponentiellement
avec comme constante de temps 1=R1 CT , la tension VD augmente jusqu’à une valeur VS d’environ
0.6-0.7V (tension de seuil de la diode).
Dès que la diode se met à conduire, elle est représentée par rd//CD. La charge se poursuit avec comme
constante de temps 2=rd CD jusqu’au stockage de toute la charge (Qnp et Qpn). En général, 2 << 1 et le
temps de fermeture est proportionnel à 1 et aux valeurs de la tension d’entrée:
tON  1 Ln [2E/(E-VS)] (le calcul donne 17ns pour CT0=4pF à 0V)
Le pic de courant initial (ici quasiment 2mA) correspond au Vinitial/R = (5-(-5))/5k. Le courant
décroit ensuite en même temps que VD augmente pour se stabiliser à la valeur (E-VS)/R = 0.9mA

b) Ouverture

Le blocage de la diode n’est pas immédiat. Il faut décharger Qnp et Qpn (capacité CD) puis la capacité
CT.
On observe sur la simulation que pendant un temps assez court le courant ID s’inverse et reste
constant alors que la tension VD est encore constante. Ce laps de temps correspond au temps de
déstockage de Qnp et Qpn . La diode ne commence à se bloquer qu’une fois la charge déstockée.
Ensuite la capacité CT se décharge à travers la résistance R1 avec comme constante de temps 1. Il
s’agit de la décharge classique d’un circuit RC dont le temps de réponse à 5 est donné par t  3 1.
En résumé, le temps d’ouverture se ramène au temps de décharge de CT :
33
tOFF  3 1 (le calcul donne 60ns)
II-9 Quelques applications VE
D1
a) Redressement mono alternance D1N4148
V1
Le circuit ci-contre permet le redressement mono-alternance VOFF = 0 VS
VAMPL = 2.7V
d’une tension alternative (VE) en une tension continue positive FREQ = 1k
(VS) à condition que la constante de temps R1C1 soit très R1 C1
1k {Cv al}
supérieure à la période T = 1 / FREQ du générateur sinusoïdal V1.
0
Le principe du redressement simple alternance
• La diode n’est passante (ID  0) que si la tension VAK est supérieure à sa tension de seuil (0,7V).
• Lorsque VE > VS +0,7V, la diode D1 est passante et la capacité C1 se charge jusqu’à la tension
maximale VAMPL – 0,7V (ici, 2,7-0,7= 2V).
• Lorsque VE < VS +0,7V, la diode D1 est bloquée (ID = 0). La sortie du circuit (R1C1) est alors isolée
du générateur V1. La capacité C1 se décharge dans la résistance R1 avec la constante de temps  = R1C1.
• Comme la capacité C1 est rechargée une fois par période, si  >> T, elle n’a pas le temps de se
décharger et la tension VS reste constante et égale à sa valeur maximale VAMPL – 0,7V (ici 2V).

34
b) Redressement bialternance
Le schéma ci-dessous permet d’obtenir en Vout une tension
continue de valeur VAMPL - 20,7V, à condition que la
constante de temps R2C2 soit très supérieure à la période
T=1/FREQ du générateur sinusoïdal V2.
L’utilisation d’un transformateur permet de choisir un point de D2 D3
D1N41 48 D1N41 48
masse pour le circuit au secondaire, indépendamment du
R2
primaire. Vout
R3
Vpri m 50k
TX1 V
C2
1
V2 V
VOFF = 0 PARAMETERS: 0
{Cval2}
VA MPL = 5 Cval2 = 100p
FREQ = 10k D4 D5
D1N41 48 D1N41 48
TN3 3_20_11 _2P90
0 COUPLING = 0.9 9

Le principe du redressement double alternance

- Lorsque VE > Vout+2*0,7V, D2 et D5 sont passantes alors que D3 et D4 sont bloquées. La capacité C2
se charge jusqu’à la tension maximale VAMPL – 2*0,7V (ici, 5-2*0,7= 3,6V). La tension Vout est
positive.
- Lorsque VE < -(Vout+2*0.7V), D3 et D4 sont passantes alors que D2 et D5 sont bloquées. La tension
Vout est toujours positive. C’est pourquoi on parle de redressement double alternance. La capacité C2 se
recharge comme précédemment (Vout max=3,6V).
- Dans tous les autres cas, les quatre diodes sont bloquées et la capacité C2 se décharge dans R2. Si la
constante de temps R2C2 est suffisamment importante, la décharge de C2 dans R2 est très lente et la
tension Vout reste constante : Vout = VAMPL – 2*0,7V (ici 3,6V). 35
 5.0V

C2=100nF

1nF

100pF

0V

-5.0V
0s 50us 100us 150us 200us 250us 300us 350us 400us
V(VPRIM) V(VOUT)
Time

A partir de cette analyse paramétrique sur la capacité C2 (paramètre Cval2), on constate encore que la
qualité du redressement dépend de la constante de temps R2C2.
On préfère généralement le redressement double alternance car dans ce cas, la capacité C2 est
rechargée deux fois par période, ce qui donne en Vout une tension continue plus lissée que dans le cas
du redressement simple alternance, pour une constante de temps donnée.

36
 III Le transistor bipolaire
III-1 Introduction
-Le transistor bipolaire est une structure verticale constitué dans un monocristal, de 3 régions
semiconductrices de dopages différents de type NPN ou PNP, nommées l’émetteur (E), la base
(B), et le collecteur (C). L’ensemble forme 2 jonctions PN « têtes-bêches » ayant une région
commune : la base (étroite). Le transistor NPN est le plus utilisé car il présente de meilleures
performances dynamiques.
- Dans un transistor bipolaire, les dopages des trois régions sont toujours très dissymétriques pour
favoriser l’injection de porteurs des régions les plus dopées vers les régions les moins dopées. Par
rapport à la jonction PN, on fera suivre le dopage (NA ou ND constants) du nom de la région
correspondante :
C C
NPN : N+ P N- B PNP : P+ N P-
B
(E) (B) (C) (E) (B) (C)
Dopages NDE NAB NDC E NAE NDB NAC E

E B
Métal
2 µm N+ Emetteur SiO2 (isolant 0,5 µm)
< 1 µm P base
Dopages (cm-3)
7 µm N- Collecteur NDE  1019
NAB  1016
100 µm N+ Semelle collecteur (  0) NDC  1015
37
Semelle  1019
C
III-2 Régime normal direct, utilisations du transistor
La dissymétrie des dopages permet de favoriser l’effet transistor. Le transistor doit alors être
polarisé en régime normal direct caractérisé par :
Jonction BE et direct Pour un transistor NPN : VBE > 0 et VBC <0.
Jonction BC en inverse Pour un transistor PNP : VEB > 0 et VCB <0.

IC
Le transistor (3 accès) est équivalent à un quadripôle (un des accès est Q
commun à l’entrée et à la sortie). Le plus souvent, c’est l’émetteur qui est C
commun à l’entrée et à la sortie (mode émetteur commun). Dans ces IB B
VCE
conditions, les grandeurs d’entrée (tension et courant) sont VBE et IB, les VBE
grandeurs de sortie sont VCE et IC (pour un NPN). E

Fonctionnement en amplificateur :
Polarisé en régime normal direct, le transistor sert d’amplificateur. Il amplifie de faibles variations des
signaux d’entrée autour d’un point de repos donné. Le transistor se ramène alors à un schéma
équivalent (schéma de variations) qui permet de connaître les propriétés de l’amplificateur ainsi réalisé
(gain, impédance d’entrée, impédance de sortie).
Fonctionnement en interrupteur commandé :
Le transistor sert d’interrupteur (entre C et E) commandé par la base. En fonction de la tension VBE, le
transistor est soit en régime saturé (l’interrupteur CE est fermé), soit en régime bloqué (l’interrupteur
CE est ouvert). Le régime normal du transistor n’est alors atteint que furtivement lors des
commutations entre les régimes bloqué et saturé. Ce mode de fonctionnement est utilisé en électronique
numérique (complémentation) et en électronique de puissance (commande de moteurs par 38
exemple).
III-3 Effet transistor
En régime normal direct, le transistor transfère des porteurs de l’émetteur vers le collecteur.
L’émetteur injecte (ou émet) les porteurs. Le collecteur récupère (collecte) ces porteurs. Supposons
un transistor PNP polarisé en régime normal direct (VEB > 0 et VCB < 0).
- JBE en direct  injection (diffusion) de trous de E  B (courant IP) et d’ē de B  E (courant IN).
Comme la jonction BE est de type P+N, on a IP >> IN. La base étant courte, la quasi-totalité des trous
injectés la traversent sans s’être recombinés et arrivent à la jonction BC en inverse.
- JBC en inverse  Le champ électrique E important en inverse accélère les trous ayant traversé la
base et les propulse dans le collecteur.
Ainsi, un courant important traverse la jonction BC polarisée en inverse, du fait de la proximité de la
jonction BE polarisée en direct qui fournit les porteurs : c’est l’effet transistor.
E
P+ (E) N (B) P- (C) P+ (E) N (B) P- (C)
trous (diff) IE IP IC
IPE IPCIPE
ē (diff) rec0 INE Irec0

IB

VEB > 0 VCB < 0 VEB > 0 VCB < 0

Bilan des courants :

IE = IPE + INE -> Loi de conservation du courant : IE (entrant) = IC + IB (sortants)
IC = IPC IPE 39
-> Comme IP >> IN, on a : IE  IC >> IB
IB  INE
Pour un transistor NPN polarisé en régime normal direct (VBE > 0 et VBC < 0), les figures montrant la
diffusion des porteurs et les courants correspondants sont les suivantes :
E
N+ (E) P (B) N- (C) N+ (E) P (B) N- (C)
ē (diff)
IE IN IC
INE Irec INCINE
trous (diff) rec IPE
IB

VBE > 0 VBC < 0 VBE > 0 VBC < 0

Bilan des courants :
IE = INE + IPE -> Loi de conservation du courant : IE (sortant) = IC + IB (entrants)
IC = INC INE
-> Comme IN >> IP, on a : IE  IC >> IB
IB  IPE

40
III-4 Optimisation de l’effet transistor

Pour optimiser l’effet transistor, on cherche à obtenir un courant IC le plus proche possible de IE avec un
courant de base (courant de commande) le plus faible possible.

Deux paramètres permettent de définir la qualité de l’effet transistor :

1 – Le rendement de l’émetteur E : c’est à la Jonction BE, le rapport du courant le plus fort à la

somme des deux courants :
I PE I PE
E    1 (pour un PNP)
I PE  I NE IE
I NE I NE
E    1 (pour un NPN)
I PE  I NE IE
E est d’autant plus proche de 1 que la dissymétrie des dopages est importante (NE>>NB).
2 – Le facteur de transport dans la base α0 : Il concerne les porteurs injectés depuis l’émetteur.
c’est le rapport du courant récupéré à la jonction BC au courant émis à la jonction BE:
I PC I NC
0   1 (pour un PNP) 0   1 (pour un NPN)
I PE I NE
α0 est d’autant plus proche de 1 que la base est courte (recombinaisons négligeables).

 Les performances d’un transistor bipolaire seront d’autant meilleures que chacun de ces
41
deux paramètres est proche de 1.
III-5 Gain en courant direct  F en mode émetteur commun
Le transistor est polarisé en régime normal direct. En mode émetteur commun, l’entrée du quadripôle est la
base, la sortie le collecteur. Le gain en courant F est défini par le rapport IC / IB. On cherche à l’exprimer
en fonction de 0 et de E.
 IC
IC  IC  1 
F       IB
I B  normal I E  I C  normal I E
- 1
VCE
VBE
I C  normal
direct direct

direct

IE I I I I I 1
Pour un PNP,  PE NE  PE NE PE 
IC I PC I PE I PC 0  E
IE I I I I I 1
Pour un NPN,  NE PE  NE PE NE 
IC I NC I NE I NC 0  E
Ainsi, quelque soit le type de transistor, le gain en courant s’exprime par:
1 0  E
F  
1
-1 1 - 0  E
 0 E
F >> 1 lorsque l’effet transistor est optimisé. les valeurs typiques sont 100 < F < 500 pour les
transistors « signaux »; il est inférieur à 100 pour les transistors de puissance.
En mode émetteur commun (le plus utilisé), le transistor est un amplificateur de courant que l’on utilise
en amplificateur de signaux variables.
42
Le mode émetteur commun permet l’amplification de puissance : Pin = |VBE | . |IB| << Pout = |VCE | . |IC|
III-6 Calcul des courants statiques en régime normal direct (transistor PNP )

Comme pour la jonction PN, on calcule les

P+ (E) N (B) P- (C)
courants de diffusion engendrés par la IE IP IC
polarisation directe de la jonction BE, à partir INE
des profils de concentration des porteurs npC
minoritaires dans l’émetteur et dans la base. npE(x) pn(x)
x
Dans l’hypothèse de régions courtes, ces -WE 0 WB WB+WC
profils sont linéaires et les courants IB
correspondants sont constants. Le facteur de
VEB>0 VCB<0
transport dans la base vaut 0 = 1.
On note SE la surface d’émetteur (surface effective du transistor). Les dopages d’émetteur de base et de
collecteur sont respectivement NAE, NDB et NAC .

conditions aux limites :

Emetteur : Base :
2
2 n V
n pE (-WE )  n pE
n
 i (contact ohmique) p n (0)  i exp( EB )
N AE N DB UT
2
n
2
V n V
n pE (0)  i exp( EB ) p n (WB )  i exp( CB )  0 (VCB  0)
N AE UT N DB UT
43
- Courant IP (constant, IPE = IPC )
d p n (x) p (W ) - p n (0) Dp V
I P  - SE q D p  - SE q D p n B   SE q n i
2
exp( EB )
dx WB N DB WB UT

VEB Dp
I P  ISP exp( ISP  SE q n i
2
) avec
UT N DB WB

- Courant INE (constant)

d n pE (x) n pE (0) - n pE (-WE ) Dn  VEB 
I NE  SE q D n  SE q D n  SE q n i 
2
 exp( ) 1
dx WE N AE WE  UT 

 V  Dn
I NE  ISNE exp( EB )  1 ISNE 
2
avec SE q n i
 UT  N AE WE

- Courants IE, IB et IC aux trois accès du transistor

 V 
I E  I P  I NE  (ISP  ISNE ) exp( EB )  1
 UT 
 VEB 
IC  IP  ISP  exp( )  1
 UT 
 VEB 
I B  I NE  ISNE  exp( )  1
44
 UT 
Remarques :
1- Courants en fonction de IS et  F
L’utilisation la plus courante du transistor est le fonctionnement normal direct en mode émetteur
commun. D’autre part, pour un électronicien, c’est le gain en courant direct  F du transistor qui est le
paramètre technologique le plus parlant. Il est donc intéressant d’exprimer les courants IE, IB et IC en
fonction de ce paramètre. On le relie aux équations précédentes par:
ISP F 1 F 1 I
I E  ISP  ISNE   ISP I B  ISNE  ISP  ISNE - ISP  ISP - ISP  SP
E F F F
On appelle IS = ISP le courant de saturation du transistor. Dans ces conditions, les courants aux
trois accès s’expriment en régime normal direct par:

F 1  V   V  IS  VEB 
IE  IS exp EB  1 I C  IS exp EB  1 IB   1
 F 
exp
F  UT   UT  UT 

2- Rendement de l’émetteur
ISP 1 1
E   
ISP  ISNE 1
ISNE D N W
1  n DB B
ISP D p N AE WE
Dn/Dp vaut environ 3 pour le silicium. Pour des largeurs de base et d’émetteur du même ordre de
grandeur, le rendement E est d’autant plus proche de 1 que NAE >> NDB. Un bon rendement est obtenu
avec un émetteur surdopé par rapport à la base.
Par exemple, pour NAE/NDB = 1019cm-3/5.1016cm-3 et WE=WB, on trouve E = 0,9852 et  F = 67,7 45
-> Cette valeur de  F est ici surévaluée puisqu’elle calculée avec un facteur de transport idéal (0 = 1).
 Résultats pour le transistor NPN N+ (E) P (B) N- (C)
IE IN IC
n
2
n
2
V IPE
p nE (-WE )  pnE  i n p (0)  i exp( BE ) pnC
N DE N AB UT pnE(x) np(x)
2 2
x
ni V ni V -WE 0 WB WB+WC
PnE (0)  exp( BE ) n p (WB )  exp( BC )  0 IB
N DE UT N AB UT

VBE>0 VBC<0
d n p (x) VBE Dn
I N  SE q D n  ISN exp( ISN  SE q n i
2
) avec
dx UT N AB WB
d p n (x)  VBE  DP
I PE  - SE q D p  ISPE )  1 ISPE 
2
exp( avec SE q n i
dx  UT  N DE WE

F 1  V   V  IS  VBE 
IE  IS exp BE  1 I C  IS exp BE  1 IB   1
 F 
exp
F  UT   UT  UT 

ISN 1 1
E   
ISN  ISPE I
1  SPE
D N W
1  P AB B
ISN D n N DE WE

Encore une fois, le rendement E est d’autant plus proche de 1 que NDE >> NAB. Pour les mêmes
dopages que pour le PNP (NDE/NAB = 1019cm-3/5.1016cm-3, WE=WB), on trouve E = 0,99834
et  F = 600, plus fort que pour le PNP à cause du rapport Dn/Dp inversé (1/3 au lieu de 3). 46

-> Cette valeur  F est encore surévaluée puisque calculée avec 0 = 1.

III-7 Caractéristiques statiques du transistor en mode émetteur commun
En mode émetteur commun, le transistor se ramenant à un quadripôle de grandeurs d’entrée IB,VBE et de
grandeurs de sortie IC, VCE. Les caractéristiques statiques permettent de représenter les interdépendances
de ces quatre grandeurs et sont obtenues à partir des équations courants-tensions du transistor.
On trace 4 caractéristiques dans un graphique 4 quadrants :
1- IC = f(VCE) à IB=Cte (caractéristique de sortie)
2- IC = f(IB) à VCE = Cte (caractéristique de transfert en courant)
3- VBE = f(IB) à VCE=Cte (caractéristique d’entrée)
4- VBE = f(VCE) à IB=Cte (caractéristique de transfert en tension)

IC 1
2
saturé Remarques :
normal
1- Le graphique correspond à un transistor NPN.
Pour un PNP, les axes sont : -IC, -IB,VEC et VEB.
pente F  IB 2- Allure des distributions de porteurs :
pente 1/rce régime normal régime saturé
IB 0.7V VCE
E B C E B C
0.7  IB
pente rbe V pente  0
VBE direct inversé direct direct
3 4 47
Caractéristique de sortie :
 Pour VCE < VBE, on a VBC > 0. la jonction BC est en direct. C’est le régime saturé du transistor, que
l’on nomme ainsi car les deux jonctions en direct injectent des porteurs dans la base qui se trouve
saturée de charges.
 VBE VBC 
En régime saturé on a I C  IS exp  exp  (diminue si VBC  0 donc si VCE  VBE )
 U T U T 

à VCE = 0, on a VBE = VBC le courant IC s’annule

 Pour VCE > VBE, on a VBC < 0. la jonction BC est en inverse. C’est le régime normal direct du
transistor. On constate une légère augmentation du courant IC avec VCE (pente 1/rce), due à l’effet
Early: modulation de la largeur de base effective avec la tension VBC < 0.

 Pour VCE suffisamment fort, IC augmente brutalement. Cela correspond au claquage par avalanche
de la jonction BC en inverse (destruction du transistor).

Caractéristique d’entrée :
IS VBE
Pour VBE > 2-3 UT, on a IB  exp (c' est la caractéristique I - V d' une jonction PN)
F UT
d IB  1 IS VBE IB UT
  exp   rbe  (résistance dynamique d' entrée)
d VBE  V UT F UT UT IB
CE  Cte

Caractéristique de transfert en courant :

d IC 
IC  F IB    F (pente de la courbe) 48
d IB  V
CE  Cte
III-8 Polarisation du transistor en mode émetteur commun
La polarisation la plus courante pour un transistor bipolaire consiste à utiliser la même alimentation
(VCC) pour l’entrée et pour la sortie. Elle est présentée ci-dessous pour un transistor NPN

RB1 RC En entrée, le pont de base (RB1, RB2) est calculé pour que le
courant de pont IP soit toujours très supérieur au courant
Ip IB IC de base IB. Ainsi, la tension VB sur la base du transistor reste
VB indépendante du point de repos choisi et du transistor utilisé.
VCE VCC
Par exemple, si le courant IC passe de IC0 à 2 IC0, le courant
RB2 IB passe de IB0 à 2 IB0 qui est encore très inférieur à IP.
RE
R B2
La tension VB vaut : VB  VCC (vrai si I B  I P )
R B1  R B2
On choisit RB1 et RB2 de manière à avoir un courant de pont tel que IP  10 IB. Pour obtenir un point
de polarisation donné, le choix de RB1 et RB2 n’est pas unique, contrairement à celui de RE et RC.

Résistance RE : Son rôle est de fixer la valeur du courant IC (IC=(VB-0,7V)/RE) mais aussi de stabiliser le
transistor en température (résistance ballast). En effet, le transistor bipolaire est instable en température
par le terme ni2 dans le courant de saturation IS (IS varie en T3).

Sans RE : si T , IC et IB , Pdiss  |VCE IC |  T  emballement thermique  destruction

Avec RE : si T , IC  VRE  RE IC  VBE (car VB = Cte)  IC  stabilisation

La stabilisation est bonne pour de fortes valeurs de RE, mais cela diminue les performances
dynamiques du montage  compromis : RE  [500 , 2K] pour un transistor « signal »
polarisé à IC  1mA. 49
Exemple de calcul de polarisation du montage
Pour le montage de la page précédente, on donne  F = 100, VBE  0,7V et VCC = 10V
On souhaite un point de repos défini par IC = 1mA, VRE = 1V et VCE = VCC / 2 = 5V.

Calculer les résistances RE, RC, RB1 et RB2.

VRE V 1
RE   RE  -3  1 K
IE IC 10
VCC  VCE  VRE 10 - 5 - 1
RC    4 K
IC 10-3
VB  VRE  VBE  1,7 V
IC 10-3
IB    10 A  On choisit I P  10 I B (par exemple I P  20 I B  200A)
 F 100
VB 1,7
R B2    8,5 K
IP 2 10-5 !! Le choix de RB1 et RB2 n’est pas unique. Il dépend du
VCC - VB 10 - 1,7 choix fait pour IP (ici, on a choisi IP = 20 IB).
R B1    41,5 K
IP 2 10-5

Remarque : On peut aussi être emmené à calculer le point de polarisation engendré par un jeu de
résistances donné et un transistor donné ( F connu) :
- On commence à calculer VB dans l’hypothèse où IP >> IB (sinon le calcul n’est pas possible)
- On en déduit VRE = VB – VBE puis IC = VRE/RE et IB = IC /  F (on vérifie à postériori que IP >> IB )
- On calcule enfin VCE = VC - VE = VCC – RCIC - VRE 50
III-9 Le transistor en régime dynamique variable basse fréquence

La polarisation du transistor lui communique l’énergie nécessaire pour se placer au point de repos
choisi VBE0, IB0, VCE0, IC0 (fonctionnement normal direct).
Si l’on superpose en entrée un signal alternatif de faible amplitude, on produit une modulation des
tensions et des courants autour du point de repos. C’est le fonctionnement dynamique.
IC (t)
VBE(t) = VBE0 + vBE(t) !! On notera
IB (t) = IB0 + iB (t) - Les majuscules pour V ou I IB(t)
VCE(t) = VCE0 + vCE(t) total et pour la polarisation. VCE (t)
- Les minuscules pour les VBE(t)
IC (t) = IC0 + iC (t)
parties variables.

En régime dynamique, on s’intéresse aux relations existant entre les parties variables des signaux
d’entrée et de sortie. On a l’habitude de les représenter à l’aide des 4 paramètres hybrides hij sous la
forme :
v BE  h11 i B  h12 v CE  v BE   h11 h12   i B     iB 
i C  h 21 i B  h 22 v CE
  i  h
 C   21 h  v  
22   CE  
 

H
 v CE 
 
Le schéma équivalent petits signaux basse fréquence du transistor découle directement de l’écriture de
ces relations sous la forme hybride :
iB h11 iC v BE  h11 i B  h12 v CE
vBE h21 iB h22  i C  h 21 i B  h 22 v CE
h12 vCE vCE

Remarque : c’est un schéma de variations. Les paramètres hij sont déterminés à partir les équations 51
courant-tension du transistor et représentent les pentes des caractéristiques au point de fonctionnement.
 IC
v  d VBE 
h11  BE    résistance d' entrée ()
iB  v d IB  V h22 = 1/rce
CE 0 CE  Cte  VCE0 h21 =  F IC0
v BE  d VBE 
h12     gain en tension inverse (SU)
v CE  i 0
d VCE  I  Cte  I B0
B B

IB IB0
i  d IC  VCE
h 21  C    gain en courant (SU) VCE0
iB  v 0
d IB  V  Cte  VCE0
CE CE
VBE0
i  d IC 
h 22  C    conductance de sortie ( -1 ) h11= rbe h12 = 0
v CE  iB  0 d VCE  I  Cte  I VBE
B B0

Comme h12=0, le schéma équivalent petit signal basse fréquence du transistor bipolaire devient :
UT
h11  rBE 
B iC C I B0
iB
vBE h11 h21 iB h22 h12  0 (pas d' effet de VCE sur VBE )
vCE
E h 21   F  
1 1
h 22    10-5
rCE 

52
Remarques :
1- On rencontre souvent un schéma faisant intervenir la transconductance gm du transistor

d IC  iC  h i h I h 21 I C0
gm      21 B  21  C0 gm  
d VBE  V v BE  h11 i B h11 U T h11 U T
CE  Cte  VCE0  vCE  0

iB iC iB iC
vBE h21 iB h22  vBE h11 gmvBE h22
h11 vCE vCE

2 - Dans beaucoup de montages,  = 1 / h22 se retrouve en parallèle avec une résistance de charge R L de
valeur beaucoup plus faible. Dans ce cas, on peut négliger  devant RL ( // RL  RL).

3 - Les valeurs des paramètres hij dépendent du point de fonctionnement (surtout h 11).

4 - Les transistors NPN et PNP ont le même schéma équivalent. Seule la polarisation change mais les
variations sont identiques  On peut garder le même sens pour les courants iB et iC.

53
 III-10 Le transistor en régime dynamique variable haute fréquence
En haute fréquence, on tient compte des capacités des jonctions BE et BC. Ces capacités sont faibles et
présentent des impédances ZC = 1/ C très élevées, ce qui explique qu’en basse fréquence elles ne
figurent pas sur le schéma équivalent petit signal.

- La jonction BE étant en direct, il faut prendre en compte la capacité de diffusion CDBE en // avec la
capacité de transition CTBE. Comme CDBE >> CTBE, on a : CBE = CDBE // CTBE  CDBE.
2
d QB dI I W
Transistor NPN : C BE   t n NE  t n C0 où t n  B (temps de transit des e dans B)
d VBE d VBE UT 2D n
2
d QB dI I W
Transistor PNP : C BE   t p PE  t p C0 où t p  B (temps de transit des trous dans B)
d VEB d VEB UT 2D p
- La jonction BC étant en inverse, seule la capacité de transition intervient :

 q NA ND 1
C BC  CTBC 
2 N A  N D (VD  VBC )

- De plus la résistance d’entrée h11 = rbe se décompose en rbb’+ rb’e (accès à la base active + base active)
 Le schéma haute fréquence (schéma de GIACOTETTO) est le suivant :

B C
iB r iC C’be etC’bc font chuter le gain
bb’ Cb’c
vb’e rb’e gmvb’e h22 du transistor à haute fréquence
vbe Cb’e vCE
E
54
 IV Le transistor JFET (à jonction)

IV-1 Introduction, transistors TEC ou FET

Dans les transistors TEC (à Effet de Champ) encore appelés transistors FET (Field effect
transistors), les porteurs se déplacent sous l’action d’un champ électrique. Ce sont des
transistors unipolaires car ils mettent en jeu un seul type de porteurs (électrons ou trous) selon
la nature du transistor.
Il existe 2 familles de transistors FET :
- Les transistors JFET (transistors FET à jonction)
- les transistors MOSFET (Métal Oxide Semiconductor)

Pour le transistor JFET, on utilise l’extension de la ZCE d’une jonction PN pour moduler la
surface effective d’un barreau semiconducteur (le canal). Pour un barreau de type N, on a
un transistor JFET à canal N. Pour un barreau de type P, on a un transistor JFET à canal P.

57
 IV-2 Description du transistor JFET à canal N
S G D Métal
SiO2
P+ Dopages (cm-3) Symboles
 4 µm Canal N P+ : NA  1018 D D
Canal : ND  1015 G
P+ G
S S
G
- Les pointillés délimitent la surface effective du transistor Canal N Canal
P
- Le canal est pris « en sandwich » entre deux régions P+ reliées électriquement par l’extérieur
(la grille G)
- Les contacts S et D sont la Source (émet des ē) et le Drain (récupère ces ē)
- En polarisant négativement la grille par rapport à S et D, on module la largeur du canal en
modifiant l’extension des ZCE P+N (cette extension se fait principalement dans le canal car
P+N)
- Pour un bon fonctionnement du transistor JFET, les jonctions P+N doivent toujours être
bloquées : Les tensions VGS et VGD doivent rester inférieures à la tension de seuil de la jonction
(0,6-0,7V pour le Si)
- On raisonne sur la structure symétrique suivante : G
+ P
+ + ZCE +
S N D
 Toutes les tensions sont référencées par +
P+
+ ZCE +

rapport à la source : tensions VGS et VDS G 58

IV-3 Etude qualitative du transistor JFET canal N
IV-3-1 Régime linéaire
Ce régime correspond aux faibles valeurs de VDS (VDS  0,1V) pour lesquelles on peut
considérer que la largeur des deux ZCE est constante tout le long du canal. Nous
regardons ici plusieurs cas de figure, selon la valeur de la tension VGS.

 VGS = 0V
La largeur des ZCE est W0  Cte.
Une faible tension VDS > 0 fait circuler des ē de S vers D, soit un courant IDS0 > 0 de D vers S.
G
w
P+
L L 1 L
+ W0 + Résistance RDS du canal : R0     
S N e0 D S w e0 N D q n w e0
+ W0 +
P+ Relation courant – tension : VDS  R 0 I DS0 ou I DS0  G 0 VDS (G 0  1/R 0 )
G
L

 VGS = VGS1 < 0

G La largeur des ZCE est W1 avec W1 > W0. L’épaisseur du canal est e1 < e0.
P+ Une tension VDS > 0 fait circuler un courant IDS1 < IDS0 de D vers S.
+ W1 +
S N e1 D L 1 L
+ W1 + Résistance RDS du canal : R1    (R1  R 0 )
P+ S N D q  n w e1
G 59
Relation courant – tension : VDS  R1 I DS1 (I DS1  I DS0 )
 VGS = VP < VGS1 < 0
VP est la tension de pincement du canal. Elle correspond à la valeur de VGS pour laquelle les
deux ZCE se rejoignent et occupent tout le canal. On dit que le canal est pincé.
Pour un transistor au Silicium, VP  [-3V, -6V] pour un canal N et à [3V, 6V] pour un canal P.
G
P+
+ W2 +
S D La résistance RDS du canal devient infinie et le courant IDS
+ W2 + s’annule.
P+
G
 Résumé pour le régime linéaire
ID VGS = 0V
-1V La pente des courbes en régime linéaire est :
-2V d ID
 G DS 
1
VGS = VP < 0V d VDS R DS
VDS
0,1V
La plupart du temps, le transistor est utilisé en source commune. Les grandeurs d’entrée
sont IG et VGS avec IG  0 (courant de saturation de la jonction PN en inverse). Les grandeurs
de sortie sont ID et VDS.
Dans ces conditions, à VDS faible, le transistor est équivalent vu de la sortie à une résistance
RDS commandée par la tension d’entrée VGS telle que VP < VGS < 0V (pour un canal N). 60
 On utilise le JFET pour réaliser des circuits de contrôle automatique de gain (CAG).
IV-3-2 Régimes triode et saturé
On se place à VGS telle que VP < VGS < 0V (par exemple VGS = -1V) et on étudie ce qui se
passe lorsque VDS augmente.
 VDS = VDS1 > 0,1V (par exemple VDS = 1V)
La tension aux bornes de la ZCE vaut V = VGS = -1V côté source. Elle vaut V’ = VGD = -2V
côté drain (VGD = VGS + VSD = -1-1 = -2V). La largeur de la ZCE augmente donc en allant de la
source vers le drain, ce qui diminue progressivement l’épaisseur du canal : c’est le régime
triode. La résistance RDS augmente et la courbe ID(VDS) s’incurve en dessous de la ligne de
conductance initiale (à VDS = 0)
G
P+
ID
+ +
S N D
+ +
P+
VDS
G
 VDS = VDSsat
En augmentant encore VDS, on arrive au pincement du canal côté drain. Le pincement a lieu
pour une tension VDSsat telle que VGD = VP.
G
P+ VGD = VP = VGS – VDSsat  VDSsat = VGS - VP
+ +
S N D
+ + Le pincement a lieu en x = L. Le courant ID circule
P+
x toujours.
0 G L 61
  VDS > VDSsat
Le pincement du canal a lieu pour une abscisse x = X telle que VGX = VP. L’intensité du
courant ID dépend de la tension VXS. Au-delà de x = X, les ē sont accélérés par le champ
électrique régnant entre X et L (le drain) lié à la DDP VDX.
G
P+ VGX = VP
+ VXS = VXG + VGS = VGS – VP = VDSsat
S N D
+ E En conclusion, pour VGS donné, on a :
P+ VXS = VDSsat  X et VDX = VDS - VDSsat
G
x
0 X L
VXS VDX
Comme VXS = Cte, le nombre d’ē arrivant en X est constant donc le courant ID est constant.
C’est le phénomène de saturation.
VDS = VDSsat
ID VGS = 0V
Remarque :
-1V VDSsat dépend de VGS et varie de –VP (pour VGS = 0V) à 0V (pour VGS =
-2V VP). C’est la courbe en pointillé sur la figure ci-contre.
VDS
En conclusion : 3 régions sur la caractéristique de sortie.
- Région ohmique ou linéaire : VDS faible (<0,1V), JFET  résistance linéaire commandée par VGS
- Région triode (0,1V < VDS < VDSsat) : canal ouvert, variation non linéaire de RDS avec VDS
- Région saturée (VDS > VDSsat) : canal pincé en x=X  [0, L], RDS   et ID  Cte indépendant de VDS
62
 IV-4 Calcul des courants : caractéristique ID = f(VGS, VDS)
IV-4-1 Courant de grille
La jonction PN grille-canal devant toujours être polarisée en inverse, le courant de grille
résultant est de l’ordre de grandeur du courant de saturation d’une jonction PN, que l’on
néglige toujours à l’échelle macroscopique.
IG = - IS  0

IV-4-2 Courant de drain en régime linéaire (VDS faible)

y 2
W Largeur yn de la ZCE : yn  (VD - VGS )
P+ q ND
yn +
We 2Wa y
2a 0 e x Conductance G du canal : G   N D q n (1 - n )
L L a
yn +
P+ x=L a 2 q ND
Tension de pincement : pour VGS  VP , y n  a  VP  VD -
2

 VD - VGS  2a W
En évaluant yn / a, la conductance G s’exprime par : G  G 0 1 -  avec G 0  N D q  n
 VD - VP  L

 VD - VGS 
Courant de drain : I D  G VDS  G 0 1 -  VDS  A VGS = Cte, la relation ID(VDS) est linéaire
 VD - VP 

 VGS 
Remarque : en négligeant la tension de diffusion VD devant VGS et VP, on a : I D  G 0 1 -  VDS
 VP 
Cette approximation est souvent utilisée mais elle est fausse pour VGS  0.
63
 IV-4-3 Courant de drain en régime triode (0 < VDS < VDSsat)
y
P+
W L’épaisseur du canal est non uniforme :
yn(x) +  y (x)   VD - VGX 
e(x)  2 (a - y n (x))  2 a 1 - n   2 a 1 - 

2a 0 e(x)
x  a   VD - VP 
yn(x) + avec VGX  VGS  VSX  VGS - V(x)
P+ x=L
x
Densité de courant J(x) (conduction) : J(x)   E(x)  -  d V(x)
VXS = V(x) dx

Courant I(x) : I(x) = J(x) S(x) = j(x) W e(x)

  V - V 1/ 2  d V(x)   V - V  V(x) 1/ 2  d V(x)
I(x)  -  2 a W 1 -  D GX    -  2 a W 1 -  D GS  
  VD - VP   dx   VD - VP   dx

Le courant ID étant conservatif (I(x) = ID = j(x) S(x) x), on peut l’intégrer de la source au drain
L L L
1
I
0
D dx  I D L   I(x) dx
0
 I D   I(x) dx
L0 G0

W
L   V  V  V(x) 1/ 2  d V(x) W
VDS   V  V  V(x) 1/ 2 
ID  - 2  a
L 0   VD  VP   dx
1 -  D GS
  dx  - 2  a
L  1 -  D
  V
GS
 V
  d V(x)
 
  0 D P

 V 2  V  V  V 
3/ 2
2  V  V 
3/ 2

Résultat de cette intégrale : I D  - G 0 (VD - VP )  DS
-  D GS DS
   D GS
 
 VD - VP 3  VD  VP  3  VD  VP  

64
Le signe – de ID indique qu’il circule vers les x décroissants (de D vers S)
IV-4-4 Courant de drain en régime saturé (VDS > VDSsat)
Lorsque VDS > VDSsat, ID ne varie plus et vaut IDsat = ID(VDSsat). On obtient l’expression de IDsat en
faisant VDS = VDSsat = VGS – VP dans l’expression du régime triode.
V  V 2  V  V 
3/ 2
2  V  V 
3/ 2 
I Dsat  G 0 (VD - VP )  GS P
-  D P 
   D GS  
 VD  VP 3  VD  VP  3  VD  VP  
 
 V V 2 2  V  V 
3/ 2 
 G 0 (VD - VP ) 1 - D GS
   D GS  
 VD  VP 3 3  VD  VP  
 

  VD  VGS   VD  VGS  
3/ 2
VD - VP
I Dsat  I DSS 1 - 3    2    avec I DSS  G 0

  VD  VP   VD  VP   3

Remarques :
1- IDsat est indépendant de VDS
2- En négligeant la tension de seuil VD devant VGS et VP (faux à VGS  0), on a :

  VGS   VGS  
3/ 2
G 0 VP
I Dsat  I DSS 1 - 3    2    (1) avec I DSS 
  P 
V  P  
V 3

En pratique, on remplace souvent la relation (1) par la relation parabolique suivante :
2
 V 
I Dsat  I DSS 1 - GS  (2) Ces deux relations ne diffèrent jamais de plus de 5%. 65
 VP 
 La caractéristique courant-tension complète comprend deux courbes :
- La caractéristique de sortie ID(VDS)
- La caractéristique de transconductance ID(VGS)

ID VDS = VDSsat
gd sat
IDSS VGS = 0V

gm sat gd lin -1V

VDS > VDSsat
-2V
VDS faible -3V
gm lin
VGS <0 VDS
VP -VP

 Sur ces courbes, gd = G représente la conductance de sortie du transistor (pente d ID / d

VDS) et gm sa transconductance (pente d ID / d VGS). Elles se calculent en dérivant les équations
I-V précédentes et peuvent prendre différentes expressions selon le régime de
fonctionnement du transistor (linéaire, triode ou saturé). En régime dynamique, ces
conductances interviennent dans le schéma équivalent petit signal du transistor.

Remarque : Dans la réalité le courant ID en régime saturé augmente légèrement avec la

tension VDS. Par conséquent, la conductance gd sat est faible mais non nulle ( 10-4 à 10-5 -1).
Dans les équations I-V en régime saturé on a ID indépendant de VDS  gd sat = 0. 66
IV-5 Polarisation d’un transistor JFET canal N
La polarisation la plus courante est la polarisation automatique.
RD - VDS = VDD – (RD + RS) ID
ID
VDD - IG = 0  VGM = VG = 0V  RG. On choisit RG très grande (10 M)
VDS - VGS = VGM + VMS = - RS ID < 0V  convient pour la polarisation du JFET
RG
RS

La polarisation automatique stabilise le point de repos contre les variations des paramètres
intrinsèques du JFET (IDSS, gm). Comme la résistance d’émetteur pour un transistor bipolaire,
la résistance RS sert de résistance ballast (contre-réaction) : si ID augmente, la tension VGS
augmente en valeur absolue, ce qui a pour effet de diminuer ID.

Pour des valeurs données de VDD, RS et RD, le point de repos est défini par un triplet ID0, VDS0,
VGS0.
La droite de charge statique est le lieu des points VDS0, ID0. C’est l’équation de la maille de
sortie reportée sur la caractéristique ID(VDS) du transistor (VDD = RD ID + VDS).
ID
passant
VDD Remarque : Aux extrémités de la droite de
RD+RS pente -1/(RD+RS)
charge, on retrouve les régimes passant
ID0 (interrupteur fermé) et bloqué (interrupteur
bloqué
VDS
ouvert) du transistor.
VGS VGS0 VDS0 VDD 67
 IV-6 Le transistor JFET en régime dynamique (montage source commune)
Comme pour le transistor bipolaire, on cherche les relations existant entre les parties
variables des signaux d’entrée (entre G et S) et de sortie (entre D et S), lorsqu’on superpose
des variations de faible amplitude à un point de repos donné.
VGS(t) = VGS0 + vGS(t)
ID(t) = ID0 + iD(t)
VDS(t) = VDS0 + vDS(t)

IV-6-1 Schéma équivalent petite signaux basse fréquence

Le comportement dynamique du transistor est caractérisé par les conductances gm et gd
(pentes des caractéristiques I-V au point de repos). Plusieurs expressions sont possibles
selon le régime de fonctionnement du transistor (linéaire, triode, saturé).
ID
d ID  iD 
gd     (conductance de sortie)
gm ID0 gd d VDS  V
GS  Cte
v DS  v
GS  0

d ID  iD 
VDS gm     (transconductance)
VGS VGS0 VDS0 d VGS  V v GS  v
DS  Cte DS  0

d VGS  v GS 
Remarque : la résistance d’entrée rgs du transistor est définie par rgs    
d IG  V iG  v
DS  Cte DS  0

Comme IG = - IS  0, la résistance rgs est très élevée (rgs > 1M). En général, elle est
considérée comme infinie et négligée (ne figure pas sur le schéma équivalent). 68
Construction du schéma équivalent ID (t)
En montage source commune, le transistor est défini en entrée
IG(t)
par (VGS, IG) et en sortie par (VDS, ID). Pour représenter les VDS (t)
variations de ces grandeurs, si l’on utilise la représentation VGS(t)
hybride (matrice H), on obtient :
v GS  h11 i G  h12 v DS  v GS   h11 h12   i G  
i D  h 21 i G  h 22 v DS
Soit encore  i   h  v   

H vi 

G

 D   21 h 22   DS   DS 
h11 est la résistance d’entrée du transistor (rgs). Elle est infinie. h12 est nul (pas d’effet de VDS
sur VGS). h21 est le gain en courant du transistor. Il est également infini car IG = 0. h22 est la
conductance de sortie gd du transistor.
Plutôt que d’utiliser un schéma faisant intervenir h11 et h21 qui tendent tous deux vers
l’infini, on préfère utiliser le schéma faisant intervenir la transconductance gm = h21 / h11 qui
a elle, une valeur finie.

iG iD iG=0 iD
vGS h21iG h22 vDS  gmvGS gd vDS
h11() vGS

Schéma équivalent petits signaux

basse fréquence du transistor JFET
Ordres de grandeur en régime saturé
gm  [1, 10] mA/V
gd  [10-4, 10-5] -1  rd = rds  [10, 100] K  69
 Remarques :
1 - On obtient le même schéma en différenciant les équations I-V :

d ID  d ID 
I D  f (VGS , VDS )  d ID    d VGS    d VDS  i D  g m vGS  g d v DS
d VGS  V d VDS  V
DS  Cte GS  Cte

2 - Lorsque la sortie du transistor est chargée par une résistance RL, on a souvent RL << rds, donc
RL // rds  RL. Dans ce cas, on peut négliger rds, ce qui simplifie le schéma équivalent du transistor.
iG=0 iD
vGS gmvGS vDS

3 - Expressions de gm et gd obtenues en dérivant les équations I-V du transistor

Transconductance gm 1/ 2
G V  1 
- En régime linéaire (VDS faible) : g m lin 0 DS0  
2  (VD - VP )(VD - VGS0 ) 
  V - V 1/ 2 
- En régime saturé (VDS > VDSsat, IDCte) : g m sat  G 0 1   D GS0  
  (VD - VP )  

Conductance de sortie gd
  V - V 1/ 2 
- En régime linéaire (VDS faible) : g d lin  G 0 1   D GS0    g m sat
  (VD - VP )  
- En régime saturé (VDS > VDSsat, IDCte) : pas d' expression analytique: g d sat  [104 , 10-5 ]  -1
70
IV-6-2 Schéma équivalent petite signaux haute fréquence

On doit rajouter au schéma basse fréquence la capacité de transition Grille – Canal (jonction
P+N en inverse), que l’on représente par deux capacités aux extrémités du canal : CGS et CGD.

C
En régime saturé, on a toujours CGS > CGD car pour
une jonction PN la caractéristique C-V est la
VGD VGS 0 Va
suivante :

Le schéma haute fréquence est donc le suivant :

iD
Ordres de grandeur en régime saturé
vGS Cgd gmvGS rds vDS
Cgs
Cgs  2 pF et Cgd  1 pF

71
 V Le transistor MOSFET
V-1 Introduction
Le transistor MOSFET fait partie de la famille des transistors TEC (transistors à effet de champ) ou
FET en anglais (Field effect transistors). Les porteurs s’y déplacent sous l’action d’un champ
électrique. Ce sont des transistors unipolaires car ils mettent en jeu un seul type de porteurs (électrons
ou trous).
Il existe 2 familles de transistors FET :
- Les transistors JFET (transistors FET à jonction)
- les transistors MOSFET (Métal Oxide Semiconductor)

Le transistor MOSFET est né des retombées technologiques du procédé planar (premiers transistors
MOSFET en 1962).Comme tous les phénomènes électriques se passent en surface, il est très bien adapté à
la conception de circuits LSI ou VLSI (very large scale integration). Le principe mis en œuvre est de
moduler la conductance d’un canal semiconducteur par l’application d’une tension sur la grille de
commande.
Il existe deux types de transistors MOSFET :
- Le transistor à canal N (conduction par ē) est fabriqué sur un substrat semiconducteur de type P
- Le transistor à canal P (conduction par trous) est fabriqué sur un substrat semiconducteur de type N

-> La technologie MOSFET silicium est de loin la plus répandue pour la fabrication de tous les
circuits intégrés numériques équipant la plupart de nos appareils électroniques dans les domaines de
l’informatique, la télévision, la téléphonie, les écrans plats (Thin Film Transistors)… Les capacités
d’intégration doublent environ tous les deux ans. Les derniers microprocesseurs contiennent plus d’un
milliard de transistors MOSFET. 73
V-2 Un transistor MOSFET canal N à enrichissement
Sur un substrat silicium de type P on implante en surface deux régions N+ : la source (S) et le drain
(D). Entre S et D se trouve le canal, isolé électriquement de la grille métallique (G) par un oxyde de
grille (SiO2) d’épaisseur TOX faible.
-> En l’absence de polarisation, le canal ne conduit pas.
Source Grille Drain Il faut « l’enrichir » en polarisant la grille positivement
(S) (G) (D) par rapport au bulk (B) pour attirer des électrons sous
W
l’oxyde et créer le canal (de type N). La conduction
entre S et D est alors possible si l’on applique une
N+ Canal N+
tension VDS  0.
L 200µm
-> En présence du canal, si VDS>0 , alors IDS>0
Substrat Si type P (Bulk)
-> La plupart du temps, le substrat et la source sont
Bulk (B) reliés électriquement. C’est le potentiel de référence
Métal SiO2 pour les autres électrodes (tensions VGS et VDS).
Remarques :
1 - pour un transistor à enrichissement à canal P, S et le D sont de type P+, alors que le substrat est de
type N. On « enrichit » le canal en trous en polarisant la grille négativement par rapport au substrat et
à la source. Ce transistor travaille à VGS < 0 et VDS < 0. IDS est négatif.
2 - Ordres de grandeurs des dopages. S et D : 1018 à 1020 cm-3, substrat : 1016 à 1019 cm-3.
3 –Dimensions des transistors actuels :
- Longueur L du canal : < 100 nm (45nm pour le Core i7 par exemple)
- Largeur W : dépend des applications car IDS = f (W/L)
- Oxyde de grille : TOX < 5nm (harmonisé avec la longueur L du canal).
74
- Résistance d’entrée rgs[1012, 1014 ].
V-3 Etude qualitative du transistor MOSFET canal N à enrichissement

a) Création du canal d’inversion, tension de seuil

Les électrodes de source (S) et de bulk (B) étant reliées à la masse, on polarise le drain (D) par une
tension VDS faible ( 0,1V).

- à VGS = 0V : pas de conduction possible (2 JPN têtes-bêches). IDS = 0

- à VGS > 0 V : le potentiel positif de la grille attire des ē libres en surface, sous l’oxyde de grille. Ces ē
proviennent du substrat (minoritaires) mais surtout des régions N+ de source et de drain (majoritaires).

(G) (D)
(S) VGS
VDS  Il y a apparition d’une couche d’inversion en surface. On
N+ ----------------- N+ note ns la concentration d’ ē dans cette couche. Une faible
conduction est possible entre S et D (IDS  ns).
P (Bulk)

On note VT la tension de seuil du transistor (ou Threshold Voltage). VT correspond à la valeur de VGS
pour laquelle il y a inversion de la population de porteurs en surface.
2
n
Pour VGS = VT, on a : n s  pp  N A ps  n p  i
NA

 On considère que le canal est formé (la conduction devient significative) pour VGS  VT.

75
 b) Régime linéaire (VDS faible ( 0,1V) et VGS  VT)

Comme VDS est faible, la concentration d’électrons dans la couche d’inversion est quasi-uniforme tout le
long du canal. La résistivité  du canal est donc constante.
La résistance rDS du canal et la relation courant-tension IDS(VDS) s’expriment par :
L L 1 L
rDS      où e est l' épaisseur de la couche d' inversion
S we n s q n w e
VDS  rDS I DS ou I DS  g DS VDS (g DS  1/rDS est la conductance du canal)

Remarque :
à VDS faible et constant, si VGS , ns ,  , rDS donc IDS (l’augmentation est non linéaire).
à VGS = Cte  VT, la conductance gDS reste constante tant que VDS reste faible (régime linéaire).
 Ce qui donne les deux caractéristiques suivantes (transconductance et caractéristique de sortie) :

IDS
Caractéristique de IDS pente VT + 3V
transconductance
pente
gDS VT + 2V VGS
VDS = Cte gm
Caractéristique VT + 1V

VGS de sortie VGS = VT > 0V

0 VT VDS
0,1V
 En régime linéaire, le transistor est équivalent à une résistance rDS commandée par VGS > VT.
On l’utilise parfois ainsi pour réaliser un contrôle automatique de gain (CAG) dans les circuits
76
électroniques.
c) Régimes triode et saturé
On se place à VGS  VT et on augmente VDS.
- Le canal n’est plus équipotentiel. La tension grille-canal est maximale au niveau de la source (VGS) et
minimale au niveau du drain (VGD = VGS – VDS < VGS). L’inversion de population diminue en allant de S
vers D. La résistance du canal augmente et le courant IDS diminue.
 La courbe IDS(VDS) s’incurve en dessous de la ligne de conductance initiale (à VDS = 0).
G
S D IDS
C’est le régime triode : N+ --- --- --- --- -- -- -- - N+
P VDS

G
S D
- Pour VDS = VDSsat, on a disparition du canal côté drain (x = L).
Ceci correspond à VGD = VT = VGS – VDSsat , N+ --- --- --- -- -- - - N+
P
x
soit VDSsat = VGS - VT 0 L

- Pour VDS > VDSsat, le canal disparaît en x = X < L tel que VGX = VT.
VXS = VXG + VGS = VGS – VT = VDSsat , ceci quelque soit X.
Comme VXS = VDSsat = Cte, le courant IDS ne varie plus et est indépendant de VDS (le nombre
d’électrons arrivant en X est constant). VGS > VT
G IDS
S D
C’est le régime saturé : N+ --- --- -- - N+
P VDS
x
0 X L
77
VDSsat = VGS - VT
En conclusion : 3 régions sur la caractéristique de sortie.

- Région ohmique ou linéaire : VDS faible (<0,1V), MOSFET  résistance linéaire commandée par VGS

- Région triode (0,1V < VDS < VDSsat) : canal ouvert, variation non linéaire de rDS avec VDS

- Région saturée (VDS > VDSsat) : canal ouvert sur [0, X], rDS   et IDS  Cte indépendant de VDS

Caractéristiques I-V complètes :

VDS = VDSsat
IDS

VGS (>VT)
VDS = Cte

VGS VDS

VT

78
V-4 Les différents types de transistors MOSFET

a) Transistors à enrichissement
Canal N : substrat de type P, S et D en N+ (c’est celui qu’on a vu)
Pas de canal à VGS = 0, le canal existe pour VGS > VT > 0V. Fonctionne à VDS > 0V et IDS > 0.
D
G
B
- La flèche montre la jonction Bulk-canal (PN)
Symbole : - Les pointillés indiquent qu’il n’y a pas de conduction à V GS = 0V
S

Canal P : substrat de type N, S et D en P+

Pas de canal à VGS = 0, le canal existe pour VGS < VT < 0V. Fonctionne à VDS < 0V et IDS < 0
D
G - La flèche montre la jonction canal-Bulk (PN)
Symbole : B
S
- Les pointillés indiquent qu’il n’y a pas de conduction à V GS = 0V

b) Transistors à déplétion (ou appauvrissement)

Le canal N ou P est préexistant car il a été implanté à la fabrication. Il y a conduction à V GS = 0V. Pour
bloquer le transistor, il faut « l’appauvrir » en repoussant les porteurs présents dans le canal à l’aide
d’une tension de commande appropriée (VT < 0V pour un canal N et VT > 0V pour un canal P).

Canal N : substrat de type P, canal préexistant de type N, S et D en N+

VT < 0V. Le canal existe pour VGS > VT. Fonctionne à VDS > 0V et IDS > 0.
D
G - La flèche montre la jonction Bulk-canal (PN)
Symbole : B
- Le trait plein (canal) indique qu’il y a conduction à V GS = 0V. 79
S
Canal P : substrat de type N, canal préexistant de type P, S et D en P+
VT > 0V. Le canal existe pour VGS < VT. Fonctionne à VDS < 0V et IDS < 0.
D
G - La flèche montre la jonction canal-Bulk (PN)
Symbole : B
S - Le trait plein (canal) indique qu’il y a conduction à V GS = 0V.

c) Caractéristiques de transconductance des  types de transistors MOSFET

 Elles résument les 4 cas de figure rencontrés pour le transistor MOSFET.

IDS
Canal N Canal N
déplétion enrichissement
VT < 0V VT > 0V
0 VGS
Canal P Canal P
enrichissement déplétion

80
V-5 Courant drain pour un transistor canal N : caractéristique IDS = f(VGS, VDS)

Courant de grille :
L’électrode de grille étant séparée du canal par l’oxyde de grille (SiO2 isolant), le courant de grille en
régime continu est nul pour tous les types de transistors MOSFET.
IG = 0
Courant de drain : w
S G
On suppose que le canal est formé (VGS > VT) et que le D
transistor conduit (VDS > 0). La figure ci-contre permet de N+ --- --- --- --- -- -- -- - N+
repérer dans l’espace, à l’abscisse x0, une section S de canal z w
d’épaisseur yc et de largeur w (largeur du transistor). 0 S L x
Dans le cas général, yc varie en allant de 0 à L (  yc(x0) ). yc x0
y
Le courant IDS circulant à travers la surface S est conservatif donc indépendant de x0. Il s’exprime par :
yc yc

I DS  I(x 0 )   J(x
S
0 , y) w dy   q n(x 0 , y)  n E(x 0 ) w dy   n w E(x 0 )  q  n(x 0 , y) dy
0 0

I(x 0 )   n w E(x 0 ) Q n (x 0 ) où Q n (x 0 ) représente la charge /cm2 du canal à l' abscisse x 0 .

Comme le courant est indépendant de x la relation précédente est vraie pour tout x du canal :

I DS  I(x)  n w E(x) Qn (x)

 Cette formulation générale du courant permet de déterminer IDS dans tous les régimes de
fonctionnement du transistor. 81
 a) Courant de drain en régime linéaire (VDS faible)

L’épaisseur yc ne varie pas. Toutes les grandeurs intervenant dans I(x) sont constantes. On les évalue par :

d V(x) V
E(x)  -  - DS
dx L
 OX
Qn(x)  COXs VOX avec COXs  (capacité de l' oxyde / cm2 )
TOX
VOX  VGS - VT (tension aux bornes de l' oxyde)
G
 Qn(x)  COXs (VGS - VT )
VGS SiO2 VOX

P VT

On en déduit l’expression du courant I(x) en régime linéaire :

w
I(x)  -  n COXs (VGS - VT ) VDS (signe -  x décroissants) (GDS est fonction de VGS)
L

Soit un courant IDS en régime linéaire ayant pour expression (variation linéaire avec VDS):

w w
I DS  G DS VDS   n COXs (VGS - VT ) VDS G DS   n COXs (VGS - VT )  f( VGS ) 82
L L
 b) Courant de drain en régime triode (0,1V <VDS < VDSsat)
Dans ce cas, le canal n’est plus équipotentiel. La tension grille-canal à une abscisse x est notée VGX et
varie de VGS à la source (x=0) à VGD au drain (x=L).

VGX = VGS – VXS = VGS – V(x) où V(x) est le potentiel au point x (par rapport à la source).
 La charge Qn(x) n’est plus constante le long du canal et s’exprime par :
Qn(x) = COXs (VGX – VT) = COXs (VGS – VT – V(x) ).
 Le champ électrique E(x) n’est plus constant et égal à –VDS / L.
- d V(x)
Le courant conservatif I(x) s’exprime par : I DS  I(x)   n w COXs (VGS - VT - V(x))
dx
On le calcule en intégrant I(x) de x=0 (source) à x=L (drain) :
L L V(L)
- d V(x)
 I(x) dx
0
 I( x) L   n w COXs 0 dx (VGS - VT - V(x)) dx  - n w COXs  (V
V(0)
GS - VT - V(x)) d V(x)

 VDS 
VDS
w  V(x) 2  w
2
soit I(x)  -  n COXs (VGS - VT ) V(x) -   -  n COXs (VGS - VT ) VDS - 
L  2 0 L  2 
Le signe – indique que le courant circule vers les x décroissants.
Le courant IDS (de D vers S) s’exprime donc en régime triode par :

w  VDS 
2
I DS   n COXs (VGS - VT ) VDS - 
L  2  83
c) Courant de drain en régime saturé (VDS > VDSsat)

En régime saturé, le courant IDS ne varie plus avec la tension VDS (en première approximation). La
valeur constante de IDS est obtenue pour VDS = VDSsat = VGS – VT dans l’expression du régime triode.
w  VDSsat 
2
I DSsat   n COXs (VGS - VT ) VDSsat - 
L  2  Remarques :

1 - IDSsat est indépendant de VDS.

2
w (V - V )
soit I DSsat   n COXs GS T 2 - En réalité IDS augmente légèrement avec VDS.
L 2

d) En résumé pour le courant IDS

Régime linéaire (VDS faible) I DSlin  K (VGS - VT ) VDS

 VDS 
2

Régime triode (VDS<VDSsat) I DS  K (VGS - VT ) VDS - 

 2 

(VGS - VT ) 2
Régime saturé (VDS>VDSsat) I DSsat  K
2 84
 e) Caractéristique courant-tension complète (deux réseaux de courbes)

VDSsat= VGS - VT
IDS VT +4V
VDS > VDSsat Ordre de grandeur :
gDS sat0
gm sat gDS lin VT +3V gDS sat : de 10-4 à 10-5 -1
VDS faible VT +2V rds sat : de 10 à 100 K 
gm lin
VT +1V
VGS = VT
VGS > 0 VDS
VT

les conductances gDS et gm se calculent en dérivant les équations I-V précédentes. Elles peuvent prendre
différentes expressions selon le régime de fonctionnement du transistor. En régime dynamique, elles
interviennent dans le schéma équivalent petit signal du transistor.

En régime linéaire : g m lin  K VDS

g DSlin  K (VGS - VT )

g m sat  K (VGS  VT )
En régime saturé :
g DSsat  0 (en réalité 10-4 à 10-5  -1 )

85
V-6 Polarisation d’un transistor canal N
On peut le polariser par une ou deux sources d’alimentation, avec ou sans résistance de source (ici sans).

IDS IG=0 RD IDS

R1
RD IDS RD
RG VDD RG VDD
(2) VDD (3)
VGG (1) R2

(1) Montage à deux sources d’alimentation (2) et (3) Montages à une source d’alimentation

Montage 1 : VGS = VGG (IG = 0) et VDS = VDD – RD IDS

Montage 2 : IG = 0  on travaille à VGS = VDS = VDD – RD IDS
Montage 3 : VGS = R2/(R1+R2) ×VDD et VDS = VDD – RD IDS

Exemple de calcul de polarisation sur le montage (3) :

Le transistor est en régime saturé (IDSsat = (k /2)(VGS – VT)2) et on donne VT =4V, k=1mA/V2 et VDD=12V.
Calculer RD , R1 et R2 pour obtenir le point de repos (IDS = 2mA, VDS = 6V).
RD = (VDD_VDS)/IDS = (12-6)/2.10-3 = 3k.
IDS = (k/2) (VGS – VT)2 => (VGS – VT) = (2IDS/K)1/2 = 2V => VGS =6V
On choisit R1 = R2 pour que le rapport du pont diviseur de tension soit de ½. Le courant de grille étant nul,
on peut choisir R1 et R2 comme on veut. Ici, contrairement au transistor bipolaire, pas de contrainte sur le
courant de pont. Un choix de R1 et R2 élevées (1M, 1M) permet d’avoir une impédance d’entrée
élevée pour le montage, de sorte qu’il ne perturbe pas l’étage qui le précède. 86
V-7 Le transistor MOSFET en régime dynamique variable basse fréquence
On étudie le régime dynamique du transistor sur un montage source commune. Ici encore, on cherche
les relations existant entre les parties variables des signaux d’entrée (entre G et S) et de sortie (entre D
et S), lorsqu’on superpose des variations de faible amplitude à un point de repos donné.
IDS (t)
VGS(t) = VGS0 + vGS(t) D
IDS(t) = IDS0 + iDS(t) IG(t) G
B VDS (t)
VDS(t) = VDS0 + vDS(t) VGS(t) S

Pour représenter ces relations, si l’on utilise la représentation hybride (matrice H), on obtient :
v GS  h11 i G  h12 v DS  v GS   h11 h12   i G  
i D  h 21 i G  h 22 v DS Soit encore  i   h  v   

H vi 
G

 D   21 h 22   DS   DS 
h11 est la résistance d’entrée du transistor (rgs). Elle est infinie. h12 est nul (pas d’effet de VDS sur VGS).
h21 est le gain en courant du transistor. Il est également infini car IG = 0. h22 est la conductance de sortie
gDS du transistor.
Plutôt que d’utiliser un schéma faisant intervenir h11 et h21 qui tendent tous deux vers l’infini, on préfère
utiliser le schéma faisant intervenir la transconductance gm = h21 / h11 qui a elle, une valeur finie,
calculable avec les équations I-V du transistor. Le schéma est également applicable aux transistors à
canal P.

iG=0 iDS
Schéma équivalent petits signaux basse gmvGS
fréquence du transistor MOSFET vGS gDS vDS
87
V-8 Le transistor MOSFET en régime dynamique variable haute fréquence

On doit rajouter au schéma basse fréquence la capacité Grille – Canal (charge stockée à l’interface Si-
SiO2 sous l’action de la tension de grille appliquée), que l’on représente par deux capacités aux
extrémités du canal : CGS et CGD. iDS

vGS Cgd gmvGS gDS vDS

Le schéma haute fréquence est donc le suivant : Cgs

Remarque : prise en compte de la capacité Cgd en entrée

On note Av = VDS / VGS le gain en tension du transistor.

Aux bornes de Cgd, on a vGD = vGS – vDS = vGS (1 – Av).

La charge de la capacité Cgd est donc Qgd = Cgd(1 – Av) vGS.

 Tout se passe comme l’on avait branché en entrée une capacité C = Cgd(1 – Av) en parallèle sur Cgs.

iD
La capacité d’entrée s’exprime par :
vGS gmvGS gDS vDS
Cgs Cgd (1 – Av) Ce = Cgs + Cgd (1 – Av)
88
 VI L’amplificateur opérationnel (AOP)

VI-1 Présentation de l’AOP

- L ’ amplificateur opérationnel est un circuit intégré comprenant un certain nombre de transistors (20 à 30
transistors bipolaires(NPN et PNP), JFET (canal N et P), MOSFET (canal N et P, technologie CMOS =
complementary MOS), ou un mélange bipolaire – MOS (technologie BI-CMOS) ).

- Ses performances en terme d’amplification sont très supérieures à celles d’un amplificateur à 1 transistor
grâce à un gain en tension statique très élevé, mais qui diminue en fréquence comme un filtre passe-bas du
1er ordre. C’est pourquoi on le réserve plutôt pour les applications basse fréquence.
-Son fonctionnement interne est relativement complexe mais il peut être modélisé de façon très simple.

- C’est un circuit intégré actif qui nécessite d’être polarisé. On utilise souvent des alimentations
symétriques ( Valim, par exemple  12V), mais pas toujours. Ces tensions d’alimentation constituent les
limites (haute et basse) que la tension de sortie de l’AOP ne peut jamais dépasser.

- Il admet 2 régimes de fonctionnement :

 si sa tension de sortie VS est telle que –Valim < VS < + Valim, on est en régime linéaire.
 Si VS atteint les tensions d’alimentation (VS =  Valim), on est en régime saturé. 89
Principales utilisations en régime linéaire :
- l ’amplification d’une tension ou d’un courant (exemple : VS = k VE, avec k > 1)
- la combinaison linéaire de plusieurs tensions (exemple : VS = 1 VE1 + 2 VE2)
- la dérivation ou l’intégration d’un signal (exemple : VS = dVE/dt)
- le filtrage actif (filtrage + amplification dans la bande passante)
Principales utilisations en régime saturé (VS ne peut prendre que 2 valeurs :  Valim) :
- comparateur (simple ou à hystérésis)
- oscillateur non sinusoïdal (générateur de signaux carrés, triangulaires …)

Description et symbole:
Un Amplificateur Opérationnel (figure ci-contre) comporte :
- deux bornes d ’alimentation à connecter à des tensions continues symétriques
ou non ( Valim) , en général non représentées sur les schémas. +Valim (+12V)
- deux entrées : v+ (entrée non inverseuse) et v- (entrée inverseuse) v- -
S
- une sortie S v+ +
-Valim (-12V)
 Le point milieu des alimentations symétriques (0V) sert de tension de référence
90
(masse) pour tout montage utilisant un Amplificateur Opérationnel.
VI-2 Caractéristiques de l’amplificateur opérationnel
a) L’amplificateur de tension et son schéma équivalent
- Un AOP est un amplificateur différentiel de tension, (vS est fonction de la différence des entrées):
VS = AV (v+ - v-) = AV () où  est la tension différentielle d’entrée et AV le gain en tension.

En pratique, comme dans toute structure différentielle, on a VS = AD (v+ - v-) + AC (v+ + v-) / 2
AD = AV est le gain différentiel. AC est le gain de mode commun; C’est un défaut inhérent à toute
structure différentielle mais dans le cas de l’AOP, il est toujours négligeable devant le gain différentiel.

 Le gain en tension est très élevé, sa valeur typique est AV = 105 (AOP 741, en technologie bipolaire).
 Les courants i+ et i- entrant par les entrées inverseuse et non inverseuse sont de très faible intensité
(inférieure à 10-7A) (741).
 La résistance d ’entrée différentielle RD (entre v+ et v- ) est d ’environ 1 M (741).
 La résistance de sortie RS est d ’environ 75  (741).

Le schéma équivalent de l’AOP est le suivant :

+ i+
V
Il est valable en continu et en régime variable.
RS
 RD +
!! Les entrées v+ et v- ne sont pas reliées à la Av. 
vs
_ _ -
masse (entrées différentielles). V i 91
b) Caractéristique de transfert en tension

Pour un AOP donné, elle décrit le comportement de la sortie VS en fonction de la tension différentielle
d’entrée  et permet de visualiser les deux régimes de fonctionnement possibles pour l’AOP :
vS
 Le régime linéaire (VS = AV ) pour les très faibles valeurs de
+Valim Zone
. |  |max  Valim /AV (environ 100µV pour un 741) Zone linéaire saturée
(pente AV) 
 Le régime saturé dès que |  | > 100µV. La tension de sortie 0

VS est alors limitée par une des tensions d’alimentation Valim, Zone -Valim
saturée
selon le signe de .

L’AOP idéal :
En pratique, lorsque l’AOP est utilisé dans un montage amplificateur, il peut être représenté par un
modèle idéalisé qui permet d’effectuer les calculs dans la plupart des cas avec une très bonne
approximation. vS
Les hypothèses de l’AOP idéal sont les suivantes : +Valim
(AV = )
- AV =  (donc  = 0 en régime linéaire) 
0
- RD =  (les courants i+ et i- sont nuls) -Valim
- RS = 0 (vu de la sortie, l’AOP est un générateur de tension idéal) 92
c) Fonctionnement en régime linéaire
Pour qu’un montage utilisant un AOP fonctionne en régime linéaire, il faut contraindre la tension
différentielle d’entrée à rester très faible (  0). Cette condition est obtenue si une liaison existe entre la
sortie de l ’AOP et l ’entrée inverseuse v-. On parle de contre-réaction (2eme semestre).
On peut montrer que dans ce cas, le gain en tension A’V du montage contre-réactionné ne dépend plus du
gain propre AV de l’AOP, mais uniquement des dipôles entourant l’AOP pour réaliser le montage. Ceci
est vrai car AV est très grand. Le gain A’V est tel que A’V << AV (la contre-réaction diminue le gain).
Contre-réaction
Par exemple, pour le montage « inverseur » ci-contre, on a : R2
R1
A’V = VS / VE = - R2 / R1 (indépendant de AV tant que R2 / R1 << AV) -
=0 AV
VE + VS
Pour un amplificateur de tension (c’est le cas de l’AOP), on montre aussi que la contre-réaction
augmente la résistance d’entrée et diminue la résistance de sortie par rapport à l’amplificateur (l’AOP)
seul. Les nouvelles valeurs de ces résistances vérifient :
R’D >> RD  1M (R’D  ) et R’S << RS  75  (R’S  0)

En conclusion : lorsque l’AOP est contre-réactionné, il fonctionne en régime linéaire ( = 0) et ses

performances se rapprochent fortement de celles de l’AOP idéal.
C’est pourquoi en régime linéaire, on peut considérer l’AOP comme idéal
93
(AV = , RD = , i+ i-
= = 0, RS = 0)
d) Fonctionnement en régime non linéaire
L’AOP fonctionne en régime saturé (non linéaire) s’il n’y a pas de contre-réaction (2 cas de figure) :

 pas de retour de la sortie vers une entrée.

 retour de la sortie sur l’entrée non inverseuse (v+).

Dans ces deux cas, on a : VS = +Valim si  > 0 ou VS = -Valim si  < 0

e) Comportement en fréquence de l’AOP en boucle ouverte (non contre-réactionné)
L’AOP étant composé de 3 étages amplificateurs inverseurs, il est sujet à des phénomènes d’instabilité
(oscillations). Pour éviter cela, on le « compense » en insérant une capacité en // sur la sortie, de sorte
qu’il a un comportement de type passe-bas du 1er ordre : le gain propre AV est limité en fréquence.
A 
A V (p)  V0 avec A V0  105 (gain statique) et fc  c  10 Hz (fréquence de coupure à - 3 dB)
1
p 2
|AV|dB c
Dans la bande passante :
100 P1
AOP 741 20 log10(105) = 205 = 100 dB
80

Produit gain bande passante :

60
-20 dB/dec
Point P1 : 105 10 = 106 Hz = 1 MHz
40

P2 Point P2 : 10 105 = 106 Hz = 1 MHz

20

P3
0 f(Hz) Point P3 : 1 106 = 106 Hz = 1 MHz

-20
94
1,E+00 1,E+01 1,E+02 1,E+03 1,E+04 1,E+05 1,E+06 1,E+07
On note fT la fréquence telle que AV(fT) = 0dB = 1. C’est la fréquence de transition de l’AOP. Elle
caractérise le produit gain  bande passante (ici, 1 MHz pour le 741).
La réponse en boucle ouverte limite les performances dynamiques des montages utilisant l’AOP en
régime linéaire. Si l’on conçoit par exemple un filtre actif, sa réponse en fréquence doit être située à
gauche de la courbe en boucle ouverte dans le plan de Bode. Si ce n’est pas le cas, les performances du
filtre en haute fréquence seront limitées par la réponse en boucle ouverte de l’AOP.

Exemple : On réalise un amplificateur ayant un gain en tension de 10, G (dB)

soit 20 log10(10) = 20 dB. Ce gain sera assuré jusqu’à une fréquence
20 dB
f = 105 Hz = 100 KHz (point P2). Au-delà , le gain suivra la
caractéristique en boucle ouverte. f (Hz)
105
f) Les imperfections de l’AOP
Ces imperfections sont prises en compte par les constructeurs sous forme d’un certain nombre de
paramètres. Elles sont de 2 natures : statiques et dynamiques.
 Les imperfections statiques comprennent les courants entrants (i+ et i-) et la tension de décalage en
sortie (sur un AOP réel, on n’a pas forcément VS = 0 lorsque  = 0)
 Les imperfections dynamiques comprennent le comportement passe-bas de l’AOP en boucle
ouverte (on a vu que le gain propre AV diminue avec la fréquence) et le « slew rate » (taux de
croissance, c’est la vitesse maximale de variation de la tension de sortie en V/µs) qui peut engendrer
95
des déformations du signal de sortie en haute fréquence.
Imperfections statiques

 Les courants d’entrée i+ et i– peuvent être représentés par 2 sources de courant en entrée d’un AOP
idéal. Ils ne sont pas identiques et les constructeurs définissent les deux paramètres suivants :
le courant de polarisation IB (input bias current, ), défini par : 1

IB   i  i- 


2  VS 0
le courant de décalage d’entrée IOS (input offset current) défini par : I OS  i   i -
VS  0

 La tension d’entrée différentielle est due à la non symétrie des étages d’entrée de l’AOP. Cette
tension de décalage, amplifiée par le gain AV, induit une tension VS non nulle modélisée par un
générateur de tension VIO (Input Offset) en série en entrée de l’AOP.

Finalement le modèle de l’entrée imparfaite de l’AOP est le suivant : v-

i- RD
Quelques exemples : 
VIO
IB IOS VIO RD i+
v+
technologie bipolaire (AOP 741) 80nA 20nA 1mV 1M i- i+
technologie J-FET (AOP TL 081) 30pA 5pA 3mV 1T

Remarque : les résistances mesurées entre chaque entrée est la masse (l’autre entrée étant placée à

la masse) sont les résistances de mode commun RC. Elles sont très rarement prises en compte car
96
leur valeur est plus importante que RD.
Imperfections dynamiques
 Le comportement fréquentiel de l’AOP en boucle ouverte a déjà été traité au paragraphe II-5.
 Le slew rate (SR) est dû au fait que le courant est limité (Imax) dans la capacité de compensation C
placée en sortie. Ainsi, la vitesse de variation de la tension de sortie est elle-même limitée :
d VS (t) d VS (t)  I max
i C (t)  C et i C  I max    SR
dt dt  max C
Visualisation du slew rate

En fonctionnement non linéaire, lors des basculement de la sortie de l’AOP entre les valeurs +Valim et
–Valim, le temps de montée ou de descente est limité par le SR.
En fonctionnement linéaire (amplificateur), le SR limite également la vitesse de variation de V S, ce
qui peut créer des distorsions. Ceci arrive pour des signaux d’entrée variables de fréquence importante
et/ou pour des gains en tension importants.
VS(t) V V=SR
+Valim SR VS(t) SR
Distorsion
t t

-Valim Limite des distorsions
Non linéaire Linéaire : triangulation en régime sinusoïdal

 En régime harmonique, si VS(t) = V sin t, alors (dVS/dt)max < SR  V  < SR

97
Quelques valeurs se SR : AOP 741: 0,5V/µs AOP TL081 : 13V/µs
VI-3 Montages amplificateurs à AOP en régime linéaire

Pour tous les montages qui suivent, on remarquera la contre-réaction (entre S et v-) qui assure le
fonctionnement linéaire de l ’amplificateur opérationnel. Dans tous les cas, le calcul de la fonction de
transfert VS/VE est effectué en appliquant à l ’AOP les règles :
i+ = i- = 0 =0 Rd =  Rs = 0

a) Le suiveur de tension -

Comme  = 0, on a v+ = v-. Or v+ = vE et v- = vS. Donc vS = vE. +

vE vS
T = vS / vE = 1, d ’où le nom de suiveur de tension.

Ce n ’est pas à proprement parler un amplificateur mais il sert à réaliser l ’adaptation d ’impédance en
tension :Inséré dans une chaîne de traitement, il ne perturbe pas l ’étage précédent puisque sa résistance
d ’entrée est infinie (le circuit précédent ne débite aucun courant dans l ’AOP puisque i+ = 0). Pour
l ’étage suivant, la sortie de l ’AOP se comporte comme un générateur de tension parfait puisque la
résistance de sortie du montage suiveur est nulle.

Exemple d ’utilisation:
On récupère la tension obtenue sur un diviseur de tension pour l ’appliquer sur une charge R3
indépendamment de sa valeur.
R 2 //R 3 R1 R2
R1  I=0 V  E  R3
I0 V S1
R1  R 2 //R 3
E
+
-
S2
R 1  R 2
E R2 R 3 V S2
E R2 R 3 V S1 98
VS1 dépend de R3
VS2 est indépendant de R3
b) L’amplificateur non inverseur
+
0 vS
 -
R R2 v R
v E  v   v-  1  T  S  1 2 vE
1 1 vE R1 i R2 i vS

R1 R 2 R1

Le montage est amplificateur puisque T est toujours supérieure à 1. On le qualifie de non inverseur
parce que les tensions VE et VS sont en phase.

c) L’amplificateur inverseur vS
vE R2 i
L ’entrée non inverseuse v+ est à la masse. Comme  = 0, le potentiel de l ’entrée R1
-
inverseuse v- est également porté à 0V, sans que cette dernière soit réellement i
vE + vS
reliée à la masse. On parle de masse fictive en v- .
v E vS

R R2 v R
v-  v  0  1  T S   2
1 1 vE R1

R1 R 2
Le montage est inverseur car VE et VS sont en opposition de phase (signe -). Il permet
99
d ’amplifier ou d ’atténuer le signal d ’entrée selon le choix des résistances R1 et R2.
d) L’amplificateur de différence
R2
v E1 vS v E2 0 R1
 
R R2 R R2 -
v-  1 v  1
1 1 1 1
  +
R1 R 2 R1 R 2 vE1 R1
R2 vS
vE2
R2
et v-  v   vS  (v E2  v E1 )
R1

Cet amplificateur est très utile car il permet d ’amplifier (pour R2 > R1) la différence de deux tensions
référencées ou non par rapport à une masse commune. Il est très utilisé en instrumentation ainsi qu’en
régulation pour maintenir un signal à une consigne donnée.

e) L’amplificateur sommateur (inverseur)

R
v E1  v E2  v E3 vS R
 R
- 
v v 0 R R  VS  - (v E1  v E2  v E2 ) VE1 -
3 1 R
 VE2 V +
R R E3 VS

inverseur
100
 f) Exemples de filtres actifs
C2
Filtre passe-bas ou intégrateur
R1
En notant Z2 = R2//C2, la fonction de transfert du montage s ’exprime par : - R2

vS / vE = -Z2 / R1 (montage inverseur) avec Z2 = R2 / (1+R2C2p). vE + vS

vS A
soit encore :  A = - R2 / R1 est le gain dans la bande passante du filtre
vE 1  p 0 = 1 / R2C2 est la pulsation propre du filtre
0

En prenant R2 > R1, le gain A est supérieur à 1 en valeur absolue, ce qui ne peut être obtenu qu’avec un filtre
actif. Le signe - du gain A indique que le montage est inverseur, ce qui correspond à un déphasage de 
(ou - ) dans la bande passante entre les signaux d’entrée et de sortie.
Les diagrammes de Bode asymptotiques (amplitude et phase) de ce filtre sont donnés ci-dessous.

Amplitude Phase
Gdb 
0
20log10 A  
Pente
-20 db/dec
3/4

 /2 101
0
Filtre passe-bande (2eme ordre)
C2
Si on pose Z2 = R2//C2 et Z1 = (R1 série C1), la fonction de transfert du
montage s ’exprime par : C1 R
1
- R2
vS Z R2 1  R 1C1P
- 2 avec Z2  et Z1  vE + vS
vE Z1 1  R 2C2 P C1P
P
vS 1 1 R2 1 1
Soit encore :  A avec A  - 1  et 2 
vE  P  P  R1 R 1C1 R 2C2
1   1  
 1   2 

Cte Passe-haut Passe-bas

Cette fonction de transfert réalise un filtre passe-bande si 1 < 2. Elle apparaît comme le produit de
trois fonctions de transfert d ’ ordre 0 ou 1 : Une constante (A), un filtre passe-haut de pulsation propre
1 et un filtre passe-bas de pulsation propre 2.

Gdb amplitude  phase

20 log10 3/2

A (+20) (-20)

0 1 2
/2 102
1 2 
 VI-4 L’ AOP en régime non linéaire
a) Le montage comparateur simple
Il utilise le fait que si l ’AOP n ’est pas contre-réactionné, il fonctionne alors en régime saturé. La
sortie VS de l ’AOP ne peut prendre que deux valeurs:
VS = Valim + si la tension différentielle  = v+-v- est positive
VS = Valim - si  est négative.
La comparaison de deux signaux se fait en plaçant sur l ’une des entrées une tension de référence VREF
et sur l ’autre entrée la tension VE que l ’on souhaite comparer à VREF. Cela permet de détecter le
passage de la tension VE par un seuil.
Le montage comparateur et la caractéristique de transfert VS(VE) sont présentés ci-dessous. Si les
tensions d ’alimentation de l ’AOP sont dissymétriques (5V - 0V par exemple), le comparateur réalise
la fonction logique « est supérieur à ». Vs
+
Valim
VREF
Ve Vs
VREF Ve
Remarques : Valim-

- En intervertissant VE et VREF, dans le cas d ’alimentations 5V - 0V, on réalise la fonction logique « est
inférieur à ».
103
- Ce montage peut être mal adapté à la détection de seuil, si l ’on ne souhaite détecter que le
premier passage par le seuil. En effet, la tension de sortie change de valeur à chaque fois que V E croise VREF.
b) Le montage comparateur à hystérésis
Ce montage est utilisé dans le cas de détection de seuil où l ’on souhaite détecter un seul passage par le
seuil. Il permet d ’éviter des basculements intempestifs et non souhaités de la sortie si le signal d ’entrée
VE est bruité ou s ’il présente des variations importantes.
Le comparateur à hystérésis et sa caractéristique de sortie VS(VE) sont présentés ci-dessous.
Ve Vs
Vs Valim+
Quand Ve >V+, Vs = Valim+ }

Quand Ve <V+, Vs = Valim- R2 Ve

R1 VB2 VB1

Vref Valim-

R2 R1
Quel que soit l ’état de la sortie, la tension v+ s’exprime par : v  VREF  VS
R1  R 2 R1  R 2
On en déduit les deux seuils de basculement de la sortie :
R2 R1 
 Lorsque VS = Valim+, la tension v+ vaut VB1. VB1  VREF  Valim
La sortie ne peut changer d ’état que si Ve > VB1. R1  R 2 R1  R 2

R2 R1 
VB 2  VREF  Valim
 Lorsque VS = Valim-, la tension v+ vaut VB2. R1  R 2 R1  R 2
La sortie ne peut changer d ’état que si Ve < VB2.
VS
10V Ve
Exemple : Pour Valim+=10V, Valim- =0V, VREF=2V et R1= R2, la figure VB1=6V
104
ci-contre présente les états de la sortie VS pour un signal Ve donné. VB2=1V
t
c) Montage astable à AOP (oscillateur non sinusoïdal) R
Le montage ci-contre représente un astable pour lequel l ’AOP est alimenté
par des tensions symétriques +VCC et -VCC. Il tient son nom du fait que la -
sortie ne possède pas d ’état stable. Comme l ’AOP fonctionne en régime +
VC C Vs
non linéaire, la sortie oscille entre deux valeurs correspondant aux tensions
d ’alimentation. R1 R2

 Lorsque VS = +VCC, on a v+ = k VCC avec k = R1/(R1+R2). Lorsque VS = -VCC, on a v+ = -k VCC.

Si l ’on suppose qu ’à t=0 la capacité C est déchargée (VC = 0V) et que VS = +VCC, le comportement
du circuit est le suivant :
dVC -t
- C se charge et VC croit exponentiellement: VCC  RC  V C  V C (t)  VCC (1 - exp( ))
dt RC
- lorsque VC atteint v+ = +k VCC, VS bascule à la valeur -VCC, v+ bascule à la valeur - k VCC et C se
décharge (VC décroît exponentiellement).
- lorsque VC atteint v+ = -k VCC, VS bascule à la valeur +VCC, v+ bascule à la valeur + k VCC et C se
charge (VC croît)……..

La figure ci-contre présente les tensions VS(t) et VC(t) pour T

VCC VS
quelques basculements. La période de cet oscillateur k VCC
correspond à une charge et une décharge de la capacité C. t
Vc
Elle s ’exprime en fonction des éléments du montage par : -k VCC
 2R1  -VCC
1  k 
T  2RC ln   2RC ln 1   105
 1 - k   R 2 
 VII Les amplificateurs à transistors
VII-1 Introduction

-Un amplificateur transforme une partie d’énergie prélevée à une source en un signal de sortie de plus
forte puissance, image de la source (amplification linéaire). Cette opération ne peut être réalisée qu’en
présence d’une ou plusieurs source(s) d’alimentation continue(s).

- L’alimentation permet de placer l’amplificateur en un point de repos donné et fournit l’énergie

nécessaire à l’amplification. Elle constitue aussi une limitation de l’amplitude du signal de sortie :
Par exemple, si l’alimentation est de type 0V – 12V, on a VSmax = 12V et VSmin = 0V.

- Pour un amplificateur alternatif (c’est le cas des amplificateurs à transistors), les grandeurs V et I
dépendent du temps. Chacune s’exprime comme la somme d’une composante continue (point de
repos) et d’une composante variable dans le temps :
V(t) = V0 + v(t) I(t) = I0 + i(t)
Les grandeurs v(t) et i(t) (minuscules) sont les variations par rapport au point de repos.

- Un amplificateur est caractérisé par un gain A, une impédance d’entrée Ze et une impédance de
sortie Zs qui sont complexes dans le cas général mais qui sont le plus souvent réelles (Re et Rs) dans la
bande passante de l’amplificateur. Le gain A est défini par A = xs / xe avec x = i ou v. Ceci permet de
définir 4 types d’amplificateurs selon le choix des grandeurs d’entrée et de sortie (i ou v).

ie is
Ampli
ve vs
109
a) Amplificateur de tension
Le plus souvent, on s’intéresse à l’amplification en tension (ce sera la plupart du temps notre cas).
L’amplificateur de tension est caractérisé par son gain en tension AV, son impédance d’entrée Ze et
son impédance de sortie Zs.
Le schéma ci-dessous présente l’amplificateur de tension, alimenté par un générateur de tension
d’impédance interne Zg et chargé par une impédance ZL. Vu de la sortie, c’est un générateur de
tension (V3) de gain A=AV commandé en tension (Ve).
vs 
ie is AV  [SU]
Zg Zs ve  is  0
ve v3 vs ve
V1 Ze V3 = Av.ve ZL Ze  [ ]
ie
vs  vs
Zs    0 []
Source Amplificateur is  ve  0 is cc
Charge

vS v v v ZL Ze
Le gain en tension du montage chargé et alimenté est :  S 3 e  AV
v1 v 3 v e v1 Zs  Z L Zg  Ze

L’amplificateur de tension est idéal si Vs = AV V1 quelles que soient les valeurs de Zg et de ZL. Cette
condition s’obtient pour Ze =  et pour Zs = 0.

 Un bon amplificateur de tension a une impédance d’entrée Ze élevée et une impédance de

sortie Zs faible.
110
b) Amplificateur de courant

Vu de la sortie, c’est un générateur de courant (i 3) de gain A=Ai commandé en courant (ie).

ie is is 
Ai   [SU]
ie  v 0
s

ve Ze i3=Ai ie Zs ZL vs ve
i1 Zg Ze  [ ]
ie
vs  vs 0
Source Amplificateur Charge Zs    []
is  v 0
i s cc
e

is i i i Zs Zg
Le gain en courant du montage chargé et alimenté est :  s 3 e  Ai
i1 i 3 i e i1 Zs  Z L Ze  Zg

L’amplificateur de courant est idéal si is = Ai i1 quelles que soient les valeurs de Zg et de ZL. Cette
condition s’obtient pour Ze = 0 et pour Zs = .

 Un bon amplificateur de courant a une impédance d’entrée Ze faible et une impédance de

sortie Zs élevée.

111
 c) Amplificateur de transimpédance
Vu de la sortie, c’est un générateur de tension (v3) de gain A=Zm commandé en courant (ie).

ie is
vs 
Zs
Zm   [] (transimpédance)
ie i 0
s

Zg ve Ze v3=Zm ie ZL vs
i1 ve
Ze  []
ie
Source Charge vs  vs 0
Amplificateur Zs    []
is  v 0
i s cc
e

La transimpédance du montage chargé et alimenté est : vs vs v3 i e ZL Zg

  Zm
i1 v 3 i e i1 Zs  Z L Ze  Zg

L’amplificateur de transimpédance est idéal si vs = Zm i1 quelles que soient les valeurs de Zg et de

ZL. Cette condition s’obtient pour Ze = 0 et pour Zs = 0.

 Un bon amplificateur de transimpédance a une impédance d’entrée Ze faible et une

impédance de sortie Zs faible. 112
d) Amplificateur de transconductance

Vu de la sortie, c’est un générateur de courant (i 3) de gain A=Gm commandé en tension (ve).

ie is
Zg
v1 ve Ze i3=Gm ve Zs ZL vs

Source Amplificateur Charge

is i i v Zs Ze
La transconductance du montage chargé et alimenté est :  s 3 e  Gm
v1 i 3 v e i1 Zs  Z L Ze  Zg

L’amplificateur de transconductance est idéal si is = Gm v1 quelles que soient les valeurs de Zg et de

ZL. Cette condition s’obtient pour Ze =  et pour Zs = .

 Un bon amplificateur de transconductance a une impédance d’entrée Ze élevée et une

impédance de sortie Zs élevée.
113
e) Comportement en fréquence des amplificateurs
On souhaite le plus souvent un gain le plus constant possible en fréquence. Ceci n’est vrai que
dans une bande de fréquence f = bande passante de l’amplificateur (définie à -3 dB).

La bande passante est limitée :

- En basse fréquence, par les capacités de liaison entre étages et par les capacités de
découplage (des calculs seront faits dans les paragraphes suivants).
- En haute fréquence, par les capacités intrinsèques des transistors utilisés pour
réaliser l’amplificateur (Bipolaire : Cbe et Cbc. MOSFET : Cgs et Cgd)

Le gain A est complexe dans le cas général :

Gain A (dB)
A(j) = |A(j)| e j()
En général, dans la bande passante, A est
20 log10|A| réel positif ou négatif (() = 0 ou ).
3dB

f
fcB fcH

Capacités de liaison (Cl) Capacités internes des

ou de découplage (Cd) transistors (ex: Cbe et Cbc)
114
VII-2 Amplificateurs contre-réactionnés (à charge répartie)
Ces montages amplificateurs à un transistor utilisent une polarisation à une source d’alimentation et
utilisent un pont de résistances en entrée. Ils sont contre-réactionnés par une résistance d’émetteur
(bipolaire) ou de source (Mosfet).
Cette contre-réaction a pour effet de faire baisser le gain en tension de l’amplificateur mais de le
rendre indépendant des paramètres propres du transistor utilisé. Le gain ne dépend alors que des
résistances utilisées pour polariser le montage, d’où un bon contrôle du gain.
E E
R1 RC Cls RD Cls
R1 D
Cle C Cle
B G

E vs RL S vs RL
ve R2 ve R2 RS
RE
Bipolaire Mosfet

Capacités de liaison Cle et Cls:

Elles sont calculées pour présenter une impédance négligeable dans la bande passante de l’amplificateur
dans laquelle on les considère comme des court-circuits (Ces capacités ne figurent pas sur le schéma
équivalent petit signal du montage).
- Cle (liaison en entrée) permet de superposer sur la base ou sur la grille la tension continue de
polarisation et la tension d’entrée (VB(t) = VB0 + ve(t) ou encore VG(t) = VG0 + ve(t) ). Le couple (Cle, Ze)
constitue un filtre passe-haut.
-Cls (liaison en sortie) sert à filtrer la composante continue de polarisation (VC0 ou VD0) pour ne
transmettre à la charge RL que la partie variable. Le couple (Cls, RL) est encore un filtre passe-haut. 115
 a) L’amplificateur à charge répartie à transistor bipolaire
Le schéma équivalent petit signal dans le bande passante de l’amplificateur est le suivant :
B C
ie iB iC is - En général, la résistance =1/h22 est très supérieure
h21 iB
h11 à RE et RC : On peut la négliger dans les calculs.
ve  RC vs RL
E
- !! La tension continue E devient une masse sur le
R = R1// R2 RE schéma équivalent (variation nulle).

Gain en tension à vide (RL non connectée ou RL >> RC  is  0)

vs  - R C h 21 i B - R C h 21
A V0     A V0 
v e is  0 h11 i B  R E (h 21  1) i B h11  R E (h 21  1)

- (R C //R L ) h 21
Gain en tension en charge (RL connectée  RC // RL) A Vch  ( A V0 )
h11  R E (h 21  1)

Impédance d’entrée Ze = ve / ie

ve h i  R E (h 21  1) i B
v e  h11 i B  R E (h 21  1) i B et ie  iB   i B  11 B
R R
h11 i B  R E (h 21  1) i B R  h11  R E (h 21  1)
 Ze    R 1 // R 2 / / h11  R E (h 21  1)
h i  R E (h 21  1) i B R  h11  R E (h 21  1)
i B  11 B
R 116
Impédance de sortie Zs : Deux méthodes pour la calculer, selon que l’on considère l’amplificateur vu de
la sortie comme un générateur de tension (Thévenin) ou comme un générateur de courant (Norton).

1- Amplificateur = générateur de Thévenin vs 

Zs  
Explication :
is entrant  ve0
on applique une tension vs au générateur lorsque ETH = 0
vs 
RTH Is (entrant)  R TH  Zs  
ETH = 0 vs is entrant  E TH 0
Ampli
vs0 (à vide)
2- Amplificateur = générateur de Norton Zs 
i scc (en court - circuit)

Explication : On évalue la tension à vide vs0 et le courant de court-circuit iscc pour le générateur.

vs0
IN RN vs0 = RN IN IN RN iscc = IN  R N  Zs 
i scc
Ampli (sortie à vide) Ampli (sortie en CC)
-> Il existe donc deux façons de calculer l’impédance de sortie d’un montage.
Pour notre montage les deux méthodes donnent le même résultat:
RC is v Zs = RC
1e méthode: à ve = 0, on a iB = 0 et h21 iB = 0. Reste : s

2e méthode: vs0 = - RC h21 iB et iscc = -h21 iB donc Zs = RC 117

Remarques :
1 - Le gain AV est négatif, le montage est inverseur (à une variation positive de ve correspond une
variation négative de la tension collecteur par rapport au point de repos, donc vs est négative)
2- Le gain AVch du montage chargé par RL est toujours inférieur au gain à vide AV0.
3 - Ordres de grandeur : h21 > 100, RE et h11 du même ordre de grandeur (1-3 K). Dans ces conditions,
on a h11 + RE(h21 + 1)  RE(h21 + 1)
- R C h 21 - RC - (R C //R L )
Le gain en tension devient : A V0   De même, A Vch 
R E (h 21  1) RE RE
 Le gain du montage charge répartie est indépendant des paramètres hij du transistor. Il est
généralement faible [1, 10]. Il s’agit d’un montage contre-réactionné (par RE).
4 - Limites du régime d’amplification linéaire:
Elles sont fixées par la dynamique maximale du signal de sortie qui dépend du point de repos choisi.
Par exemple, pour VCE0 = E / 2, on a : VCE(t) = E/2 + vs sin t.
IC
droite de charge L’écrêtage à lieu pour VCE(t) = 0V ou E, d’où vsmax = E/2.
vsmax
Pt de repos L’amplitude de ve à ne pas dépasser est v emax 
AV
VCE0 VCE(t)
0 VCE E
E

E/2
ve > vemax  E/2

0 t
t

5 – L’impédance de sortie d’un amplificateur se calcule toujours sans la charge 118

(qui ne fait pas partie de l’amplificateur).
 b) L’amplificateur à charge répartie à transistor MOSFET

Le schéma équivalent petit signal dans le bande passante de l’amplificateur est le suivant :

G D
ie iD is
vgs gm vgs rDS - rDS >> RS et RD est négligée dans les calculs.
ve RD RL
S vs
- La tension E continue équivaut à la masse.
R1//R2 RS

 R D g m v gs R D gm
Gain en tension à vide (RL non connectée) A V0   - ( 0 )
v gs  R S g m v gs 1  RS gm

(R D //R L ) g m
Gain en tension en charge (RL connectée) A Vch  - ( A V 0 )
1  RS gm

Impédance d’entrée Ze = ve / ie Ze = R1/R2

Impédance de sortie Zs = RD

119
Remarques :
1 - Le gain AV est négatif, le montage est inverseur.
2- Le gain AVch du montage chargé par RL est toujours inférieur au gain à vide AV0.
3 – A condition que RS gm >> 1, le gain en tension devient :
- R D gm - RD - (R D //R L )
A V0   De même, A Vch 
RS gm RS RS

 Comme pour le transistor bipolaire, la contre-réaction (ici par RS) conduit à un gain en tension
faible mais indépendant de la transconductange gm propre au transistor.
Cependant, cette condition n’est pas toujours réalisée avec un transistor Mosfet parce que son gm est
faible. Le gain en tension d’un transistor Mosfet contre-réactionné n’est pas tout à fait indépendant des
caractéristiques dynamiques du transistor.
4 - Limites du régime d’amplification linéaire:
Elles sont encore fixées par la dynamique maximale du signal de sortie qui dépend du point de repos
choisi. Par exemple, pour VDS0 = E / 2, on a : VDS(t) = E/2 + vs sin t.
IDS
droite de charge
L’écrêtage à lieu pour VDS(t) = 0V ou E, d’où vsmax = E/2.
Pt de repos
vsmax
VDS0 L’amplitude de ve à ne pas dépasser est v emax 
0 VDS AV
E

E/2
120
t
c) Comparaison des résultats bipolaire - Mosfet
Il est intéressant de comparer les expressions obtenues pour les deux types de transistors, en termes
de gain en tension, d’impédance d’entrée et d’impédance de sortie.
Dans le cas du transistor bipolaire, on peut exprimer le gain et l’impédance d’entrée en fonction de la
transconductance :
- R C h 21 - R C (h 21 / h11 ) - R C gm
A V0   
h11  R E (h 21  1) 1  R E (h 21  1)/h11 1  R E gm
Ze  R 1 // R 2 / / h11  R E (h 21  1)  R 1 // R 2 / / h11 1  R E g m 
Pour le transistor Mosfet, si l’on prend en compte la résistance d’entrée rGS du transistor (très grande),
l’impédance d’entrée du montage s’exprime par : Ze  R1 // R 2 / / rGS 1  R S g m 

Bipolaire MOSFET
- R D gm
A V0 
- R C gm A V0 
1  R E gm 1  RS gm
Ze  R1 // R 2 / / rGS 1  R S g m 
Ze  R 1 // R 2 / / h11 1  R E g m 
Zs  R D
Zs  R C
Il s’avère qu’en tous points, les deux montages fournissent les mêmes résultats puisque RD est
l’équivalent de RC et RS l’équivalent de RE. Ces résultats sont dus à la structure du montage et pas au
type de transistor utilisé.
Cependant, les performances de ces deux amplificateurs diffèrent fortement car les valeurs de gm et de
h11 sont très différentes :
g m (bip)  [10 -100mA/V] g m (Mos) [1 - 10mA/V]
121
h11 (bip)  rBE  [1 -10k] h11 (Mos)  rGS  [1012 - 1014 ]
VII-3 Amplificateurs non contre-réactionnés (émetteur commun ou source commune)
D’un point de vue statique, les montages sont identiques aux montages contre-réactionnés. Le point
de polarisation de chaque montage reste inchangé.
D’un point de vue dynamique par contre, la présence de la capacité CD (capacité de découplage)
permet de supprimer la contre-réaction en court-circuitant les variations de tension aux bornes de RE
(ou de RS). Comme la tension sur l’émetteur (ou sur la source) ne varie pas, l’émetteur (ou la source)
se retrouve à la masse (le commun) sur le schéma équivalent petit signal du montage. D’où les noms
donnés à ces deux montages : Emetteur commun ou source commune.
Il en résulte pour l’amplificateur un gain en tension plus important mais qui est fortement dépendant
des paramètres propres du transistor utilisé.

E E
R1 RC Cls RD Cls
R1
Cle Cle
B
vs RL vs RL
ve R2 RE ve R2 RS
CD CD

Le rôle de CD :
RE
E Z  R E // C D 
1  j R E CD 
RE CD
En continu ( = 0),CD est un circuit ouvert => Z = RE

Dans la bande passante, CD est un court circuit => Z=0 122

a) L’amplificateur émetteur commun à transistor bipolaire
Le schéma équivalent petit signal dans le bande passante de l’amplificateur est le suivant :
B C
ie iB iC is
h21 iB !! L’émetteur est à la masse
ve vs
h11 RC
R  RL
E  >> RC et RL est négligée

Gain en tension à vide (RL non connectée )

vs  - R C h 21 i B R C h 21
A V0     A V0  -  - R C gm
v e is  0 h11 i B h11

(R C //R L ) h 21
Gain en tension en charge (RL connectée) A Vch  -  - (R C //R L ) g m ( A V0 )
h11

Impédance d’entrée Ze = ve / ie = R // h11 = R1 // R2 // h11

Impédance de sortie Zs =  // RC  RC

123
Remarques :
1 - Le montage émetteur commun est encore inverseur (signe – du gain AV)
2 - Les résultats sont identiques à ceux obtenus en faisant RE = 0 dans le montage à charge répartie.
3 - Le montage émetteur commun n’est pas contre-réactionné (la CR par RE est annulée), d’où un gain
en tension beaucoup plus important que pour le montage à charge répartie (AV0 > 100). On peut aussi
noter qu’en l’absence de contre-réaction, le gain AV dépend des paramètres intrinsèques h21 et h11 du
transistor.
4 - Limite du régime d’amplification linéaire : En régime dynamique, la résistance RE étant court-
circuitée, les variations de IC et VCE par rapport au point de repos ne se situent plus sur la droite de
charge statique mais sur une droite de pente plus forte (-1/RC) passant encore par le point de repos : c’est
la droite de charge dynamique.
IC
2
1 - Droite de charge statique (pente -1/(RC + RE)). Inclue le point de
repos (IC0, VCE0) IC0
VCE0 1
2 - Droite de charge dynamique (pente -1/RC). Passe par le point de VCE
repos. Son équation est IC = – VCE / RC 0 VCC
vsmax

Le signal de sortie est écrêté sur l’alternance haute lorsque le courant IC s’annule, ce qui permet de
déduire l’amplitude maximale de la tension de sortie sans écrêtage :
V -V v
0 - I C0  - CEmax CE0  - smax  vsmax  R C I C0
RC RC
124
b) L’amplificateur source commune à transistor Mosfet
Le schéma équivalent petit signal dans le bande passante de l’amplificateur est le suivant :
G D
ie iDS is
gm vgs !! La source est à la masse
ve vgs RL vs
R1//R2 rDS RD
rDS >> RD et RL est négligée
S

Gain en tension à vide (RL non connectée )

vs  - R D g m v GS
A V0     A V0  - R D g m
v e is  0 v GS
Gain en tension en charge (RL connectée) AVch  - (R D //R L ) g m ( AV0 )

Impédance d’entrée Ze = ve / ie = R1 // R2

Impédance de sortie Zs = rDS // RD  RD

Remarques :
Les remarques sur le montage émetteur commun à transistor bipolaire(montage inverseur, contre-
réaction, limite du régime d’amplification linéaire) restent valables ici en remplaçant les
résistances RC et RE par RD et RS et le courant IC par IDS .
125
Notons cependant un gain en tension moins fort pour MOS, à cause de gm plus faible.
VII-4 Quelques résultats de simulation
a) Montages contre-réactionnés (à charge répartie)
L’idée est de comparer les performances de deux amplificateurs à charge répartie identiques, l’un
utilisant un transistor bipolaire, l’autre un Mosfet, tous deux polarisée au même point de repos ( IC0 =
IDS0 =1mA, VCE0 = VDS0 = E/2 = 6V).
Les résistances RE et RS sont identiques, comme les résistances RC et RD, permettant ainsi de
comparer les performances dynamiques des deux montages. On a obtenu ces points de repos en
ajustant les résistances de pont (R1, R2 et R3, R4).
Les tensions d’entrée sinusoïdales sont identiques d’amplitude 10mV et de fréquence 10kHz.

RC RD
5k 5k
R1 Cs R3 Cs1
102.5k 86.5k
E E1
Q1 500n v s1 500n v s2
12Vdc Ce 12Vdc Ce1 M1

ve v e2 2N7000/FAI
500n 500n
Q2N2222 RL RL1
V1 100k V2 100k
R2 R4
VOFF = 0 17.5k VOFF = 0 33.5k
VAMPL = 10m RE VAMPL = 10m RS
FREQ = 10k 1k FREQ = 10k 1k

0 0

126
On vérifie bien que les deux montages sont inverseurs.
La charge ayant une forte valeur (RL = 100K >> RC et RD), le gain doit être proche de AV0 (-5).
AVch = -(RC //RL)/ RE = -(RD //RL) / RS = -4.76 (indépendant des paramètres dynamiques des deux
transistors)
L’amplitude de la tension de sortie doit donc être : VSm = 4.76*10mV = 47.6mV.
Cette valeur est obtenue pour le montage à transistor bipolaire mais pas tout à fait pour le montage à
transistor Mosfet, à cause d’une transconductance plus faible qui n’assure pas RS gm >>1 au
dénominateur de AVch. Le gain en tension de l’amplificateur à MOS est donc un peu plus faible. 127
b) Montages non contre-réactionnés
Les montages sont polarisés comme précédemment (E=12V, mêmes résistances, même transistors) et
ont le même point de repos. Ils ne diffèrent que par l’ajout de capacités de découplage CD de forte
valeur (500µF) sur l’émetteur et sur la source, pour assurer une bonne élimination de la contre-
réaction à la fréquence de travail. La tension d’entrée est toujours sinusoïdale (10mV, 10kHz).

Pour la visualisation, la tension ve a été multipliée par 10. Les montages sont encore inverseurs.
L’alternance positive de vs1 (BIP) est « écrasée » (voir remarque 4). On mesure l’amplitude de vs1
sur l’alternance négative. Pour vs2 (MOS), plus faible, on ne voit pas cet « écrasement ».
Pour vs1, on mesure vsm1 = 2V => AVch1 = -2/10-2 = -200 => gmBIP = AVch1 /(RC//RL) = 42mA/V.
Pour vs2, on a vsm2 = 400mV => AVch2 = -0.4/10-2 = -40 => gmMOS = AVch2 /(RD//RL) =
8.4mA/V. 128
VII-5 Montages adaptateurs d’impédance
a) Montage collecteur commun à transistor bipolaire
Pour ce montage, la sortie est prise sur l’émetteur du transistor, le collecteur étant directement relié à
l’alimentation. Il tire son nom du fait que sur le schéma équivalent petits signaux, le collecteur est
ramené à la masse (commun). On polarise sa base à l’aide d’une seule résistance (RB) de forte valeur
qui permet d’obtenir une impédance d’entrée plus forte qu’avec un pont. Ce montage possède de
bonnes propriétés d’adaptation d’impédance.
E B C
ie iB
Cle RB C h21 iB
Cls h11
ve is
B E
ve E
RE vs RL RB RE vs RL

Montage collecteur commun Son schéma équivalent

R E (h 21  1) i B R E (h 21  1) R E gm
Gain en tension à vide A V0    1
h11 i B  R E (h 21  1) i B h11  R E (h 21  1) 1  R E g m

(R E //R L ) g m
Gain en tension en charge A Vch   A V0  1
1  (R E //R L ) g m
Sauf si on utilise une charge de très faible valeur (qq 10), on a toujours (RE //RL) gm >> 1.
Le gain est alors AVch  AV0 = 1 -  avec  << 1. AVch  1
Le gain en tension de ce montage est pratiquement de 1. on parle d’un montage suiveur de tension. 129
 Impédance d’entrée Ze = ve / ie = RB // [h11+ RE(h21+1)]  RB // RE(h21+1)
Ze est élevée car RB et RE(h21+1) le sont (Ordre de grandeur : 100 à 500 K)

Impédance de sortie (méthode Norton : Zs = vs0 / iscc )  on exprime tout en fonction de ve

R E (h 21  1) ve
vs0  A V0 v e   ve i scc  (h 21  1) i Bcc  (h 21  1)
h11  R E (h 21  1) h11

R E h11 RE 1
On en déduit Zs    ( très faible)
h11  R E (h 21  1) 1  R E g m gm

En conclusion pour ce montage, on a AV  1, Ze élevée (>100K ) et Zs très faible (10 à 20 ).

 Le montage a toutes les caractéristiques d’un montage suiveur de tension pour l’adaptation
d’impédance. C’est « l’ancêtre » du suiveur de tension à Amplificateur opérationnel (AOP).
Ce circuit est souvent utilisé comme étage tampon entre un amplificateur à fort gain et une charge
lorsque celle-ci est de faible valeur.
Exemple de calcul : Pour E=12V et F = 100, le choix d’un point de polarisation IC0=1mA et VCE0=6V
conduit à RE = 6k et RB=530k. La transconductance calculée est gm =  F /h11 = IC0 /UT = 38.4mA/V.
On obtient alors les caractéristiques suivantes pour le montage :
Gain en tension à vide : AV0 = 0.9957  1
Impédance d’entrée : Ze = 283k 
130
Impédance de sortie : Zs = 26 
 b) Montage drain commun à transistor Mosfet
C’est la version Mosfet du montage précédent. La sortie est prise sur la source du transistor, le drain
étant directement relié à l’alimentation. Il tire son nom du fait que sur le schéma équivalent petits
signaux, le drain est ramené à la masse (commun). On polarise sa grille à l’aide d’un pont de
résistances (R1 R2) de forte valeurs toujours pour obtenir une impédance d’entrée forte. Ce montage
possède également de bonnes propriétés d’adaptation d’impédance.
E
G D
R1 ie
Cle D
vGS
gm vGS
G Cls ve
S is
ve R2 S R1//R2 RS vs
RS vs RL RL

Montage drain commun Son schéma équivalent

R S g m v GS RS gm
Gain en tension à vide A V0   1
v GS  R S g m v GS 1 RS gm

(R S //R L ) g m
Gain en tension en charge A Vch   A V0  1
1  (R S //R L ) g m
La condition (RS //RL) gm >> 1 est plus difficile à obtenir qu’en bipolaire car gm est plus faible. La
charge ne doit pas être trop faible si l’on veut que la condition énoncée ci-dessus reste vraie.
Dans ces conditions, le gain devient : AVch  AV0 = 1 -  avec  << 1. AVch  1
131
C’est encore un montage suiveur de tension.
Impédance d’entrée Ze = ve / ie = R1 // R2
On choisit des résistances R1 et R2 très grandes (> 1M) pour assurer une impédance d’entrée très
élevée.
Impédance de sortie (méthode Norton : Zs = vs0 / iscc )  on exprime tout en fonction de ve
RS gm
vs0  A V0 v e   ve i scc  g m v GScc  g m v e
1 RS gm
RS 1
On en déduit Zs   ( très faible)
1 RS gm gm
En conclusion pour ce montage, on a AV  1, Ze élevée (> ZeBIP) et Zs très faible (moins que ZsBIP).
 Le montage a encore les caractéristiques d’un montage suiveur de tension pour l’adaptation
d’impédance.
Ce circuit est également souvent utilisé comme étage tampon entre un amplificateur à fort gain et une
charge lorsque celle-ci est de faible valeur.
Exemple de calcul : E=12V. Les caractéristiques du transistor Mosfet sont K = 2mA/V2, VT = 3V.
Le choix d’un point de polarisation IDS0=1mA et VDS0=6V conduit à RS = 6k.
De la relation IDS=(K/2)(VGS_VT)2 on tire VGS = 4V (R1=8M , R2=4M par exemple).
La transconductance calculée est gm =K(VGS_VT) = 2mA/V.
On obtient alors pour le montage : Gain en tension à vide : AV0 = 0.923  1
Impédance d’entrée : Ze = 2.66M
132
Impédance de sortie : Zs = 500 
 VII-6 Calcul des capacités de liaison et de découplage
Les calculs sont faits pour le montage émetteur commun à transistor bipolaire mais le principe est
applicable aux circuits de toute technologie (bipolaire, MOSfet, …)
E
R1 RC Cls
 Le montage est caractérisé en régime
Cle
B dynamique par son gain en tension (AV), son
vs RL impédance d’entrée (Ze) et son impédance de
ve R2 RE sortie (Zs).
CD

a) Capacité de liaison en entrée (Cle)

L’amplificateur étant représenté en entrée par l’impédance Ze (réelle dans la bande passante), le
couple (Cle, Ze) constitue un filtre passe-haut de fréquence de coupure fc = 1 / (2 Cle Ze).
Cle
v'e / v e dB Si l’on veut qu’une fréquence f0 appartienne à la
ve v’e Ze 0 f bande passante, il faut fc < f0. On choisit
 fc f0
habituellement une marge d’une décade (fc = f0 / 10).

f0 1 10
fc    Cle  (valeur minimale)
10 2 Cle Ze 2 f 0 Ze

Pour le montage charge répartie : Ze1 = RB1//RB2//[h11+RE(h21+1)]  Cle1

Pour le montage émetteur commun : Ze2 = RB1//RB2//h11 (< Ze1)  Cle2 > Cle1 133
 b) Capacité de liaison en sortie (Cls)
Ici encore, le couple (Cls, RL) constitue un filtre passe-haut de fréquence de coupure fc = 1 / (2 Cls RL).
On notera bien que la détermination de Cls dépend de la charge RL que l’on souhaite alimenter.
Cls
vs / vC dB
On choisit encore une marge d’une décade
 0 f entre fc et la plus basse fréquence devant
vC(t) vs(t) RL fc f0 appartenir à la bande passante (f0)

f0 1 10
fc    Cls  (valeur minimale)
10 2 Cls R L 2 f 0 R L

c) Capacité de découplage (CD)

RE
Le couple (R E , C D )  Z  R E // C D  avec R E C D   1 dans la bande passante
1  j R E CD 
-> On calcule CD en égalant le gain en tension du montage charge répartie prenant en compte
l’impédance Z et le gain en tension du montage émetteur commun :
- R C gm
Charge répartie : A V  Emetteur commun : A V  - R C g m
1  Z gm
RE RE gm
Z g m  1  g m  1  g m  1 d' où C D 
1  R E CD  2
2 2 R E CD  
Pour qu’une fréquence f0 soit dans la bande passante, on calcule CD pour une fréquence de coupure fc
telle que fc = f0 / 10 (il s’agit encore d’un filtre passe-haut).
gm 10 g m
CD   (valeur minimale) 134
0 /10 2 f 0
VII-7 Amplificateur différentiel à transistors bipolaires

a) Introduction

- C’est un amplificateur de différence possédant deux entrées et deux sorties. Chaque sortie est
l’image amplifiée de la différence des entrées.
- La structure de base comporte 2 transistors (bipolaire, Mosfet, …) et des résistances, le tout étant
alimenté en symétrique (ex : +12V, -12V). Cette symétrie des alimentations évite l’utilisation de
capacités de liaison pour les entrées.
- Le bon fonctionnement du montage est lié à l’appariement des 2 transistors qui doivent être
identiques (même taille, même  ou gm). Pour cela, on utilise toujours une paire de transistors
réalisée à proximité sur la même pastille de semiconducteur.
- Cette structure de base est utilisée dans de nombreuses applications (AOP, multiplication de
signaux,…). Les entrées v+ et v- d’un AOP sont les 2 bases de la paire de transistors bipolaires ou les
2 grilles de la paire de transistors Mosfet.
- L’amplification porte sur les parties variables des signaux qui se superposent au point de repos.
- Comme pour toute structure différentielle, cet amplificateur admet un gain différentiel AD (fonction
de la différence des entrées) et un gain de mode commun AC (fonction de la ½ somme des entrées).
AC est un gain parasite à minimiser. Ainsi, chaque sortie s’exprime en fonction des entrées e1 et e2
par :
e e
s1  A D (e1 - e 2 )  A C ( 1 2 )
2
e e
s 2  - A D (e1 - e 2 )  A C ( 1 2 ) 135
2
 b) Schéma de l’amplificateur différentiel (bipolaire), polarisation
Le schéma de base de l’amplificateur différentiel est donné ci-dessous en technologie bipolaire mais
peut aussi être implémenté en technologie Mosfet. Les transistors T1 et T2 fonctionnent en régime
normal direct et sont strictement identiques. La polarisation du montage est traitée comme un exercice.
E (12V)
On cherche à obtenir un point de repos défini par IC0 et VCE0
RC RC (par exemple IC0 = 1mA et VCE0 = 6V).
IC0 IC0
T1 T2 L’alimentation symétrique permet de brancher directement les
s1 E s2
e1 e2 signaux variables e1 et e2 sur les entrés B1 et B2 et évite
I0
l’utilisation de capacités de liaison.
RE
-E (-12V)
Au repos (e1= e2= 0), on a VB1 = VB2 = 0  VE = - 0,7V.

Résistance RE : Située entre 2 potentiels fixes (-0,7V et -12V), elle sert de source de courant. La
valeur de RE fixe le courant I0  2 IC0. V - (-E) - 0,7  12
RE  E  -3
 5,65 K
2 I C0 2 10
RE peut être remplacée par une source de courant plus sophistiquée assurant le même point de repos
mais améliorant les performances dynamiques de l’amplificateur différentiel.

Résistance RC : Elle permet de fixer la tension de repos VC0 sur les collecteurs des 2 transistors. La
tension VC0 dépend du point de repos, lui même choisi de manière à bénéficier d’une dynamique
maximale pour les signaux de sortie s1 et s2. Les résistances RC peuvent également être remplacées par
des charges actives (PNP).
E - VC0 12 - 5,3 136
VC0  VE  VCE0  - 0,7  6  5,3V RC   -3
 6,7 K
I C0 10
c ) L’amplificateur en régime petits signaux basse fréquence

Pour e1 et e2  0, le schéma équivalent de la structure est le suivant (on néglige  = 1/h22) :

E
B1 C1 C2 B2
iB1 iB2 iB1 h11 h11 iB2
h1 h21 iB1 h21 iB2 h1 h21 iB2
h21 iB1


RE
e1 1 E 1 e1 e2
e2 C2
C1
s1 RE s2 s1 s2
RC RC RC RC

On cherche à établir l’expression de chaque sortie en fonction des entrées : s1 = f(e1, e2) et s2 = g(e1, e2).
 Pour déterminer les gains AD et AC, il faut faire apparaître des sommes et des différences.
s1   R C h 21 i B1
s 2   R C h 21 i B2  On cherche iB1 et iB2 en fonction de e1 et e2

e1 - v E e2 - vE
v E  R E (h 21  1) (i B1  i B2 )  i B1  et i B2 
h11 h11
e1 - e 2
i B1  i B2  (1)
h11
e1  e 2  2v E e  e  2 R E (h 21  1) (i B1  i B2 ) e1  e 2
i B1  i B2   1 2  i B1  i B2  (2)
h11 h11 h11  2 R E (h 21  1)
137
Somme et différence :
e -e e1  e 2 e1 - e 2 e e 1
(1)  (2)  2 i B1  1 2   i B1   1 2
h11 h11  2 R E (h 21  1) 2 h11 2 h11  2 R E (h 21  1)
e1 - e 2 e1  e 2 e1 - e 2 e e 1
(2) - (1)  2 i B2  -   i B2  -  1 2
h11 h11  2 R E (h 21  1) 2 h11 2 h11  2 R E (h 21  1)
En reportant iB1 et iB2 dans les expressions de s1 et de s2, on obtient :
R C h 21 R C h 21  e1  e 2  e e 
s1  - (e1 - e 2 )     A D (e1 - e 2 )  A C  1 2 
2 h11 h11  2 R E (h 21  1)  2   2 
R C h 21 R C h 21  e1  e 2  e e 
s2   (e1 - e 2 )     - A D (e1 - e 2 )  A C  1 2 
2 h11 h11  2 R E (h 21  1)  2   2 
R C h 21 R g
AD  -  - C m est le gain différentiel
2 h11 2
R C h 21 R C gm
AC     est le gain de mode commun
h11  2 R E (h 21  1) 1 2 R E gm
 En général, on souhaite AD le plus grand possible et AC (gain parasite) le plus petit possible.
 La qualité d’un amplificateur différentiel peut être jugée par son taux de réjection de mode
commun (CMRR = Common Mode Rejection Ratio), qui se définit par CMRR = |AD / AC|.
L’amplificateur différentiel est d’autant meilleur que son CMRR est grand.
h11  2 R E (h 21  1) 1
CMRR    R E gm
2 h11 2
138
A. N. pour  = 100, on trouve h11 = 2,6 K, AD = -130.1 , AC = -0.59 et CMRR = 220
 d) Améliorations de l’amplificateur différentiel
Pour augmenter le CMRR ( ½ + RE gm), on ne peut qu’augmenter la résistance RE. Si l’on veut dans le
même temps garder le même point de repos (mêmes I0 et IC0), la seule possibilité est d’augmenter
l’amplitude de la tension continue négative (par exemple, passer de -12V à -100V). Cette solution n’est
pas envisageable, surtout dans les circuits intégrés.
 La solution est de remplacer la résistance RE par une source de courant (ou miroir de courant)
débitant le même courant I0 que précédemment. En statique, le point de repos du montage est inchangé.
En dynamique, le miroir de courant présente une résistance équivalente bien supérieure à RE. La
conséquence est une diminution du gain parasite AC alors que AD reste inchangé, ce qui conduit à une
augmentation importante du CMRR.
Un exemple de miroir simple :
E (12V) T3 est le transistor de commande, T4 est le transistor de copie. Ils sont
R0 Rch (ou circuit) strictement identiques et ont le même VBE donc le même IB.
I0 IC4 IC4 =  IB et I0 = (+2) IB . A condition que  >> 1, on a IC4  I0.
2IB
T3 T4
VBE
Le courant IC4 délivré à la charge est fixé par la valeur de R0. Pour
obtenir par exemple IC4 = 2mA, il faut R0 = (E- VBE) / I0 = 5,65 k.

En régime dynamique, le miroir présente une résistance équivalente entre le collecteur et l’émetteur de
T4. C’estT3 la résistance que voitT4la charge Rch (ou le circuit alimenté par le miroir).
C4 C4
 iB 4 v s0 -  4  i B

R0 3 h11 h11  iB
R eq    4 ( 200 K  R E )
M
i scc -  iB 139
M
Insertion du miroir à la place de RE
E (12V) On place R0 à la masse, les émetteurs de T3 et T4 à –E, et on relie le
RC RC collecteur de T4 au point E (émetteurs de T1 et T2).
IC0 IC0  Avec les calculs numériques précédents, l’amplificateur
T1 T2
s1 E différentiel doté du miroir de courant possède le même point de repos
e1 s2
I0
e2 que le montage initial : IC4 = I0 = 2mA,  IC1 = IC2 = 1mA (pour la
paire (T3, T4), l’alimentation 0V _ -12V équivaut à du 12V _ 0V).
R0 I0
T3 T4  En régime dynamique, Req  200K remplace RE dans les
expressions des gains AD et AC avec Req >> RE.
-E (-12V)

R C h 21 R g R C h 21 R C gm
A'D  -  - C m (inchangé) A'C     (  A C )
2 h11 2 h11  2 R eq (h 21  1) 1  2 R eq g m
1
CMRR   R eq g m  7692 (à la place de 220)
2
Autres améliorations :
- Pour augmenter AD, on peut remplacer les résistances RC passives par des charges actives ( miroir
de courant avec des transistors PNP ou Mosfet canal P). Dans AD et AC, RC remplacée par Req ch. act  .
-On peut aussi utiliser 2 étages différentiels en cascade (s 1 = e’1 et s2 = e’2  AD = AD1  AD2)

 On obtient ainsi quasiment un Amplificateur opérationnel type 741 :

Double étage différentiel, sources de courant + charges actives, amplificateur de puissance en sortie.
140
VII-8 Amplificateur différentiel à transistors Mosfet
a) Schéma de l’amplificateur différentiel, polarisation
La version Mosfet de l’amplificateur différentiel est donnée ci-dessous. Les entrées e1 et e2 sont
directement introduites sur les grilles des transistors Les sorties vS1 et vS2 sont prises sur les drains avec
deux capacités de liaison, calculées pour être équivalentes à des court-circuits dans la bande passante de
l’amplificateur. Les deux transistors sont strictement identiques.
+E (12V)
Rd Rd
IDS1 IDS2 Cl
Cl On peut par exemple choisir un point de polarisation
D D défini par : IDS=1mA, VGS=2.5V, VD=5V pour chaque
G T2 G
T1 transistor. Ce qui permet de calculer les résistances R
vs1 vs2
e1 S A S e2 et RD.
R
-E(-12V)

- 2,5  12 E - VD 12 - 5
V - (-E)
R A   4,75 K RD    7 K
2 I DS 2 10-3 I DS 10-3

Comme pour la version bipolaire, la résistance R peut être remplacée par une source ou un miroir
de courant dont la résistance dynamique équivalente est bien supérieure à R et permet de minimiser
le gain de mode commun.
De même, les résistances RD peuvent être remplacées par des charges actives (Mosfets canal P) de
résistances équivalentes bien supérieures à RD, afin d’augmenter le gain différentiel.

141
b) L’amplificateur en régime petits signaux basse fréquence
Pour e1 et e2  0, le schéma équivalent de la structure est le suivant (on néglige rDS = 1/h22) :
G1 G2

vGS1 A vGS2 s1   R D g m v GS1

s 2   R D g m v GS2
gm vGS1 R gm vGS2
e1 e2  On cherche vGS1 et vGS2 en fonction de e1 et e2.
D1 D2
On essaie encore de faire apparaître des sommes et
s1 RD RD s2
des différences.

v GS1  e1 - v A et vGS2  e 2 - v A  vGS1  v GS2  e1 - e 2 (1)

v A  R g m (v GS1  v GS2 )
e1  e 2
v GS1  v GS2  e1  e 2  2v A  e1  e 2  2 R g m (vGS1  v GS2 )  vGS1  v GS2  (2)
1 2 R gm
e1 - e 2 e e 1 R g R D g m e1  e 2
(1)  (2)  vGS1   1 2  vS1  D m (e1 - e 2 ) 
2 2 1 2 R gm 2 1 2 R gm 2
e1 - e 2 e e 1 R g R D g m e1  e 2
(2) - (1)  vGS2  - 1 2  vS2  - D m (e1 - e 2 ) 
2 2 1 2 R gm 2 1 2 R gm 2
 On retrouve les mêmes résultats que pour la version bipolaire :
R g
A D  - D m est le gain différentiel
2
R D gm
AC   est le gain de mode commun
1 2 R gm 142
Remarques :
- Encore une fois, comme pour tous les montages vus précédemment, les résultats obtenus
sont identiques à ceux en version bipolaire. Ces résultats sont liés à la structure du montage et
pas au type de transistors utilisés.
- Les performances d’un amplificateur différentiel à transistors Mosfet sont moindres que
celles de la version bipolaire, à cause d’une transconductance moins forte. Le gain différentiel
et le gain de mode commun sont tous deux plus faible.
- Par exemple pour une transconductance gm = 2mA/V comme précédemment (montage drain
commun), on trouve :
AD = -7 AC = -0.35 CMRR = 20

143